JP3361964B2 - Semiconductor light emitting device and method of manufacturing the same - Google Patents

Semiconductor light emitting device and method of manufacturing the same

Info

Publication number
JP3361964B2
JP3361964B2 JP22660897A JP22660897A JP3361964B2 JP 3361964 B2 JP3361964 B2 JP 3361964B2 JP 22660897 A JP22660897 A JP 22660897A JP 22660897 A JP22660897 A JP 22660897A JP 3361964 B2 JP3361964 B2 JP 3361964B2
Authority
JP
Japan
Prior art keywords
layer
type
emitting device
cap layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22660897A
Other languages
Japanese (ja)
Other versions
JPH10144962A (en
Inventor
秀人 菅原
正行 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22660897A priority Critical patent/JP3361964B2/en
Publication of JPH10144962A publication Critical patent/JPH10144962A/en
Application granted granted Critical
Publication of JP3361964B2 publication Critical patent/JP3361964B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は化合物半導体材料を
用いた発光ダイオード(LED)や半導体レーザ等の半
導体発光素子の構造とその製造方法に係わり、特に窒化
ガリウム(GaN)系半導体からなる半導体発光素子と
その製造方法に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a semiconductor light emitting device such as a light emitting diode (LED) or a semiconductor laser using a compound semiconductor material and a method for manufacturing the same, and particularly to a semiconductor light emitting device made of a gallium nitride (GaN) based semiconductor. It relates to a device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】Inx Aly Ga1-x-y N等のGaN系
半導体はその光学遷移型(エネルギーダイヤグラム)が
直接遷移型であるため高効率発光再結合が可能であり、
またその遷移エネルギーが2〜6.2eVと広く、緑、
緑青色、青色〜紫外等の短波長半導体レーザあるいは高
輝度短波長LEDなどの高効率発光素子材料としてその
開発が行われている。
2. Description of the Related Art GaN-based semiconductors such as In x Al y Ga 1-xy N are capable of highly efficient radiative recombination because their optical transition type (energy diagram) is a direct transition type.
In addition, its transition energy is as wide as 2-6.2 eV, green,
It is being developed as a high-efficiency light emitting device material such as a short-wavelength semiconductor laser of green-blue, blue to ultraviolet or the like or a high-luminance short-wavelength LED.

【0003】4元系半導体であるInx Aly Ga
1-x-y Nはその基本構成をなす2元系半導体、GaN、
AIN、InNの組み合わせにより構成されるものであ
るが、このなかでも、特にGaNについての開発が盛ん
に行われてきた。GaNは融点が1700℃以上と高
く、また成長温度での窒素の平衡蒸気圧が極めて高いこ
とから化学量論的組成(ストイキオメトリー)の制御が
困難で、バルク単結晶の成長が困難である。したがっ
て、現在のところ、その単結晶成長にはハイドライド気
相成長(HVPE)法や有機金属気相成長(MOCV
D)法が主として用いられている。最近は、中でもMO
CVD法を用いた成長方法の開発が盛んに行われ、Ga
NにInあるいはAlを混ぜたInx Ga1-x NやAl
y Ga1-y Nの3元系混晶が得られている。これらGa
N系材料の複数の組み合わせからなるヘテロ接合構造を
用いれば発光効率の向上が可能となる。特に注入キャリ
アの閉じ込めや光の閉じ込めに有効なダブルヘテロ(D
H)構造を形成することにより高輝度短波長LEDや短
波長LDを実現することができる。
In x Al y Ga which is a quaternary semiconductor
1-xy N is a binary semiconductor, GaN,
It is composed of a combination of AIN and InN, and among these, GaN has been particularly actively developed. Since GaN has a high melting point of 1700 ° C. or higher, and the equilibrium vapor pressure of nitrogen at the growth temperature is extremely high, it is difficult to control the stoichiometric composition (stoichiometry) and it is difficult to grow a bulk single crystal. . Therefore, at present, the hydride vapor phase epitaxy (HVPE) method and the metalorganic vapor phase epitaxy (MOCV) are used for the single crystal growth.
Method D) is mainly used. Recently, especially MO
The growth method using the CVD method is actively developed, and Ga
In x Ga 1-x N or Al with N mixed with In or Al
A ternary mixed crystal of yGa1 -yN has been obtained. These Ga
The use of a heterojunction structure composed of a plurality of combinations of N-based materials makes it possible to improve the luminous efficiency. Double hetero (D) is especially effective for confining injected carriers and light.
H) By forming the structure, a high-luminance short-wavelength LED and a short-wavelength LD can be realized.

【0004】[0004]

【発明が解決しようとする課題】電流注入型の発光素子
を製造する場合、pn接合を基本とするため、p型、n
型半導体領域形成のための伝導型の制御は重要である。
GaN系半導体においては、n型の伝導型制御はSiを
不純物原料として用いることにより比較的容易に行うこ
とができる。しかしながら、p型半導体領域に対する伝
導型制御は一般には困難である。つまりp型に対しては
MgあるいはZnが主なアクセプター不純物として用い
られているが、これらの不純物はその準位が深いことか
ら活性化率が低く、加えてMOCVD法による成長にお
いては原料ガスとして用いるアンモニア(NH3 )の分
解生成分である原子状水素による不活性化が起こるため
と考えられている(J.A.Van Vechten,
et al.Jpn.J.Appl.Phys.31
(1992)3662)。
When manufacturing a current injection type light emitting device, since a pn junction is basically used, a p type and n type are formed.
It is important to control the conduction type for forming the type semiconductor region.
In a GaN-based semiconductor, n-type conductivity type control can be relatively easily performed by using Si as an impurity material. However, it is generally difficult to control the conductivity type of the p-type semiconductor region. That is, although Mg or Zn is mainly used as an acceptor impurity for p-type, these impurities have a low activation rate due to their deep levels, and in addition, as a source gas in the growth by the MOCVD method. It is believed that this is due to inactivation by atomic hydrogen that is a decomposition product of the used ammonia (NH 3 ) (JA Van Vechten,
et al. Jpn. J. Appl. Phys. 31
(1992) 3662).

【0005】つまりMgドープGaN層をMOCVD法
等により成長する際に、そのMgドープGaN層の積層
後、基板温度を室温まで降温(この時ストイキオメトリ
ーを制御するため、すなわち成長層からのNの解離が無
いように5族元素原料ガスであるNH3 ガスは供給し続
けるのが一般的であるが、)すると、成長層に原子状水
素Hが取り込まれて、このHによってアクセプターが不
活性化するためにMgドープGaN層は高抵抗となって
しまう問題が知られている。たとえばMgを1×1020
cm-3ドープしたGaN層の場合、このGaN層のHの
不純物密度は5×1019cm-3であり、同条件で成長し
たアンドープおよびn型GaN層に比べて10倍以上の
Hの取り込まれが起こるのが一般的である。
That is, when the Mg-doped GaN layer is grown by the MOCVD method or the like, after the Mg-doped GaN layer is laminated, the substrate temperature is lowered to room temperature (at this time, in order to control the stoichiometry, that is, N from the grown layer is increased). It is general to continue supplying the NH 3 gas, which is the group 5 element source gas, so that there is no dissociation of hydrogen, but), then atomic hydrogen H is taken into the growth layer, and this H inactivates the acceptor. It is known that the Mg-doped GaN layer has a high resistance in order to achieve high resistance. For example, Mg is 1 × 10 20
In the case of a cm -3 doped GaN layer, the H impurity concentration of this GaN layer is 5 × 10 19 cm -3, which is 10 times or more the incorporation of H as compared with the undoped and n-type GaN layers grown under the same conditions. It is common for this to happen.

【0006】これに対し、MgドーピングしたGaNに
対して電子線照射(H.Amano,et al.Jp
n.J.Appl.Phys.28(1989)L21
12)や熱処理(S.Nakamura,et al.
Jpn.J.Appl.Phys.31(1992)1
258)を行うことによって活性化率が向上することが
見いだされ、高効率発光素子の実現の可能性が広まりつ
つあるが、電子線照射や熱処理という複雑な工程の付加
が必要となる問題がある。さらに電子線照射の場合は高
価な電子線照射装置が必要であり製品のコストが高くな
るという問題もある。
On the other hand, electron beam irradiation (H. Amano, et al. Jp.
n. J. Appl. Phys. 28 (1989) L21
12) and heat treatment (S. Nakamura, et al.
Jpn. J. Appl. Phys. 31 (1992) 1
It has been found that the activation rate is improved by carrying out step 258), and the possibility of realizing a high-efficiency light emitting device is spreading, but there is a problem that a complicated process such as electron beam irradiation or heat treatment is required to be added. . Further, in the case of electron beam irradiation, there is also a problem that an expensive electron beam irradiation device is required and the product cost increases.

【0007】また、高効率のLED素子を実現するため
には高い光取り出し効率が必要であり、このためにはG
x Al1-x AsやGaP系の発光素子で用いられるよ
うな特殊な構造を実現する必要がある。具体的には電気
抵抗率が低く、厚膜で発光に対して透明な層を用い、素
子内部での発光領域を拡大し、電極に遮蔽されることな
く素子外部へ光を取り出す構造のものである。しかしな
がらGaN系材料では、特にp型において低抵抗の結晶
を得ることは難しく、さらに高不純物密度にドーピング
することによる表面モホロジーの劣化は厚膜化によりさ
らに顕著になる。したがってGaN系LEDでは光取り
出し効率を向上するために酸化膜を用いた電流狭窄構造
を形成し電極での光遮蔽を防ぐ方法が提案されている
が、酸化膜形成という付加的な工程が必要となり、工程
が複雑となるという問題がある。
Further, in order to realize a highly efficient LED element, high light extraction efficiency is required, and for this purpose, G
it is necessary to realize a special structure such as used in a x Al 1-x As and GaP light emitting element. Specifically, it has a structure with a low electric resistivity, a thick film and a transparent layer for light emission, to expand the light emission area inside the element and to extract light to the outside of the element without being shielded by electrodes. is there. However, with a GaN-based material, it is difficult to obtain a low-resistance crystal, especially in the p-type, and the deterioration of the surface morphology due to doping with a high impurity density becomes more remarkable as the film thickness increases. Therefore, for the GaN-based LED, a method of forming a current confinement structure using an oxide film to prevent light shielding at the electrode in order to improve the light extraction efficiency has been proposed, but an additional step of forming an oxide film is required. However, there is a problem that the process becomes complicated.

【0008】このように、従来のGaN系発光素子にお
いては高い光取り出し効率を達成するためには、アクセ
プターの活性化のための特別な工程や酸化膜の形成とい
った煩雑な素子化プロセスが必要となっていた。これら
の複雑な工程やプロセスの付加は素子特性の再現性や信
頼性に対して大きく影響を与えるため、製品のコストの
増大や歩留りの低下等の重大な問題を生じていた。
As described above, in the conventional GaN-based light emitting device, in order to achieve high light extraction efficiency, a special process for activating the acceptor and a complicated device forming process such as formation of an oxide film are required. Was becoming. Since the addition of these complicated steps and processes has a great influence on the reproducibility and reliability of the device characteristics, there have been serious problems such as an increase in product cost and a decrease in yield.

【0009】本発明は上記事情を考慮してなされたもの
で、その目的とするところはGaN系発光素子の形成に
おいて、素子化プロセスの簡素化ができ、かつ特性の再
現性および信頼性の高い高輝度発光素子およびその製造
方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to simplify the device forming process in forming a GaN-based light emitting device and to have high reproducibility and reliability of characteristics. It is to provide a high-brightness light emitting device and a manufacturing method thereof.

【0010】より具体的には、電子線照射や熱処理等の
特別な処理を用いずにアクセプター不純物の活性化が可
能で、高い光取り出し効率を有した発光素子の構造を提
供すること、およびその簡便な製造方法を提供すること
を目的とする。
More specifically, it is possible to activate acceptor impurities without using a special treatment such as electron beam irradiation or heat treatment, and to provide a structure of a light emitting device having a high light extraction efficiency, and It is an object to provide a simple manufacturing method.

【0011】特に本発明の目的はp型伝導型制御が容易
で高い発光効率を得ることが可能なGaN系半導体から
なる発光素子を簡単な構造で実現することである。
In particular, an object of the present invention is to realize a light emitting device made of a GaN-based semiconductor having a simple structure, which can easily control the p-type conductivity type and obtain high luminous efficiency.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、この発明による発光素子は、一般式Inx Aly
1-x-y N(0≦x、y≦1)で示されるGaN系半導
体の積層構造を有する半導体発光素子であって、この積
層構造は、発光領域に電子および正孔を注入するための
n型半導体領域およびp型半導体領域を少なくとも具備
し、p型半導体領域の上部にn型キャップ層が形成され
ていることを第1の特徴とする。
In order to achieve the above object, a light emitting device according to the present invention has a general formula of In x Al y G 2.
1. A semiconductor light emitting device having a laminated structure of a GaN-based semiconductor represented by a 1-xy N (0 ≦ x, y ≦ 1), wherein the laminated structure is n for injecting electrons and holes into a light emitting region. The first feature is that the semiconductor device includes at least a p-type semiconductor region and a p-type semiconductor region, and an n-type cap layer is formed on the p-type semiconductor region.

【0013】より具体的には、n型のGaN系半導体
(Inx Aly Ga1-x-y N)層の上にp型のGaN系
半導体層を形成した発光素子構造において、このp型G
aN系半導体層の上にn型のGaN系半導体からなるキ
ャップ層が形成された構造であることを第1の特徴とす
る。p型半導体層とn型半導体層でpn接合を形成して
もよく、さらにはi層となるアンドープ半導体層を挾ん
で、p型半導体層とn型半導体層でpin接合を形成し
てもよい。また表面モホロジーや結晶性の改善のために
n型半導体層と基板の間にバッファ層やアンドープ又は
- 型の半導体層を形成してもよい。バッファ層はn型
でもp型でもかまわない。またホモ接合,シングルヘテ
ロ(SH)構造,ダブルヘテロ(DH)構造のいずれで
あってもかまわない。
More specifically, in a light emitting device structure in which a p-type GaN-based semiconductor layer is formed on an n-type GaN-based semiconductor (In x Al y Ga 1-xy N) layer, this p-type G
The first feature is that the cap layer made of an n-type GaN-based semiconductor is formed on the aN-based semiconductor layer. A pn junction may be formed between the p-type semiconductor layer and the n-type semiconductor layer, or a pin junction may be formed between the p-type semiconductor layer and the n-type semiconductor layer by sandwiching the undoped semiconductor layer serving as the i-layer. . Further, a buffer layer or an undoped or n type semiconductor layer may be formed between the n type semiconductor layer and the substrate in order to improve surface morphology and crystallinity. The buffer layer may be n-type or p-type. Further, it may be a homojunction, a single hetero (SH) structure, or a double hetero (DH) structure.

【0014】より具体的には、本発明のp型のGaN系
半導体層はMgあるいはZn等のアクセプター不純物を
含むGaN系半導体であり、このp型の半導体層上にn
型の電気的特性を示すキャップ層を積層したことを第1
の特徴とする。キャップ層はInu Alv Ga1-u-v
(0<u,v<1)で形成することが好ましい。より好
ましくはキャップ層を電流狭窄構造に用いて半導体発光
素子を構成したことを特徴とする。
More specifically, the p-type GaN-based semiconductor layer of the present invention is a GaN-based semiconductor containing an acceptor impurity such as Mg or Zn, and n is formed on the p-type semiconductor layer.
Firstly, a cap layer having electrical characteristics of the mold is laminated.
It is a feature of. The cap layer is In u Al v Ga 1-uv N
It is preferable to form (0 <u, v <1). More preferably, the semiconductor light emitting device is configured by using the cap layer in the current confinement structure.

【0015】図2(a)は図1で示した本発明の第1の
特徴の積層構造に対して2次イオン質量分析器(SIM
S)を用いて、n型キャップ305の最上層から深さ方
向に測定したMgの不純物密度プロファイルを示す。n
型キャップ層305中のMgの不純物プロファイルは実
線で示すn型キャップ層305とp型半導体層304の
間の成長中断時間が1秒の場合と破線で示す成長中断時
間が30秒の場合の2通りについて示している。ここで
「成長中断」とは基板温度を成長温度に保ったまま、特
定のガスのみを流すステップを言う。図2(a)からわ
かるように、成長中断ステップにより積層界面でのMg
の急峻な不純物密度プロファイルが得られている。図2
(b)はp型半導体層304中のHの不純物密度のn型
キャップ層の厚さに対する依存性を示す。n型キャップ
層305の厚さを1μm以上とすれば、Hの不純物密度
は5×1018cm-3となることがわかる。図2(b)に
は従来のGaN系発光素子に見られるn型キャップ層の
積層を行わない構造の場合のHの不純物密度も同時に示
す。○印で示す従来技術におけるHの不純物密度は5×
1019cm-3であり、同一成長条件で成長したアンドー
プおよびn型GaN層に比べてp型GaN層は10倍以
上のHの取り込まれが起っていることが知られている。
これに対し、本発明の第1の特徴のn型キャップ構造で
は図2(b)から明らかなようにMgドープGaN層3
04におけるHの不純物密度はアンドープ又はn型Ga
N層と同等の値にまで低下している。n型キャップ層3
05又はp型半導体層304の不純物密度等を変えれ
ば、一定の場合においてはn型キャップ層の厚さが0.
1μm以上あれば、Hの取込みは抑制できる場合もあ
る。しかしn型キャップ層の厚さを1μm以上にすれば
確実にHの取込みが抑制できる。なお後述するようにn
型キャップ層305およびp型半導体層304の不純物
密度、n型キャップ層305の厚さ、p型半導体層30
4とn型キャップ層305との間の成長中断条件の4つ
のパラメータは相互に関連しており、本発明はその最適
条件を見い出した点に最大の特徴を有する。かかる最適
化を行った図1に示す構造の連続成長後に上層のn型G
aNキャップ層305を取り除いてMgドープGaN層
304の電気的特性を測定したところ、低抵抗(抵抗率
1Ω−cm)でp型(1×1018cm-3)特性が得られ
た。つまり本発明の第1の特徴によればp型GaN系半
導体層304の活性化率が従来のMgドープGaN層を
熱アニールによって活性化(低抵抗化)させた場合と同
等の値が熱アニールなしで得られるのである。また、両
者の結晶中に含まれるHの不純物密度も図2(b)に示
すように熱アニールしたものと同等であった。したがっ
て、図1又は図3に示す本発明の第1の特徴の積層構造
とすることによって、Mgドープ層へのHの取り込まれ
を抑制でき、熱アニール等の活性化処理や電子線照射等
の特別な工程を付加することなくp型GaN層を得るこ
とができる。一度Hの取り込まれが抑制できれば、その
後n型キャップ層305を除去してもよい。図3は最初
はp型クラッド層304の上部全面にn型キャップ層3
05が形成されていたが、その後n型キャップ層305
の一部を選択的に除去した構造である。このように後の
工程でn型キャップ層305の一部を除去してもアクセ
プターの活性化率を高くする効果は同じであり、良好な
p型伝導型における不純物密度のプロファイルの制御が
できる。
FIG. 2A shows a secondary ion mass spectrometer (SIM) for the laminated structure of the first feature of the present invention shown in FIG.
The impurity density profile of Mg measured in the depth direction from the uppermost layer of the n-type cap 305 using S) is shown. n
The impurity profile of Mg in the type cap layer 305 is 2 when the growth interruption time between the n-type cap layer 305 and the p-type semiconductor layer 304 indicated by the solid line is 1 second and when the growth interruption time indicated by the broken line is 30 seconds. Shows the street. Here, “growth interruption” refers to a step of flowing only a specific gas while keeping the substrate temperature at the growth temperature. As can be seen from FIG. 2 (a), Mg at the stacking interface was changed by the growth interruption step.
A steep impurity density profile of is obtained. Figure 2
(B) shows the dependence of the impurity density of H in the p-type semiconductor layer 304 on the thickness of the n-type cap layer. It can be seen that when the thickness of the n-type cap layer 305 is 1 μm or more, the H impurity density is 5 × 10 18 cm −3 . FIG. 2B also shows the impurity concentration of H in the case of the structure in which the n-type cap layer, which is found in the conventional GaN-based light emitting device, is not laminated. The impurity density of H in the prior art shown by a circle is 5 ×
It is 10 19 cm −3 , and it is known that the p-type GaN layer has 10 times or more H incorporation as compared with the undoped and n-type GaN layers grown under the same growth condition.
On the other hand, in the n-type cap structure of the first feature of the present invention, as apparent from FIG.
The impurity concentration of H in 04 is undoped or n-type Ga
It has dropped to a value equivalent to that of the N layer. n-type cap layer 3
05 or the impurity density of the p-type semiconductor layer 304 is changed, the thickness of the n-type cap layer becomes 0.
If it is 1 μm or more, the uptake of H may be suppressed in some cases. However, if the thickness of the n-type cap layer is 1 μm or more, the uptake of H can be reliably suppressed. As will be described later, n
Impurity density of the type cap layer 305 and the p-type semiconductor layer 304, thickness of the n-type cap layer 305, p-type semiconductor layer 30
The four parameters of the growth interruption condition between the No. 4 and the n-type cap layer 305 are related to each other, and the present invention has the greatest feature in finding the optimum condition. After the continuous growth of the structure shown in FIG.
When the electrical characteristics of the Mg-doped GaN layer 304 were measured by removing the aN cap layer 305, p-type (1 × 10 18 cm −3 ) characteristics were obtained with low resistance (resistivity 1 Ω-cm). That is, according to the first feature of the present invention, the activation rate of the p-type GaN-based semiconductor layer 304 is equivalent to that obtained when the conventional Mg-doped GaN layer is activated (lowered in resistance) by thermal annealing. You can get it without. The impurity density of H contained in both crystals was also the same as that obtained by thermal annealing as shown in FIG. Therefore, by adopting the laminated structure of the first feature of the present invention shown in FIG. 1 or 3, it is possible to suppress the incorporation of H into the Mg-doped layer, and to carry out activation treatment such as thermal annealing or electron beam irradiation. The p-type GaN layer can be obtained without adding a special step. Once the H incorporation can be suppressed, the n-type cap layer 305 may be removed thereafter. In FIG. 3, the n-type cap layer 3 is initially formed on the entire upper surface of the p-type cladding layer 304.
No. 05 was formed, but thereafter the n-type cap layer 305
It is a structure in which a part of is removed selectively. As described above, even if a part of the n-type cap layer 305 is removed in the subsequent step, the effect of increasing the activation rate of the acceptor is the same, and the profile of the impurity density in the p-type conductivity type can be controlled well.

【0016】本発明の第2の特徴は、GaN系半導体発
光素子の製造方法に係る。具体的にはn型のGaN系半
導体層、p型のGaN系半導体層からなる積層構造によ
り所定の波長の光を発光する半導体発光素子であって、
p型のGaN系半導体層に接してn型のInu Alv
1-u-v N(0<u,v<1)からなるキャップ層を1
μm以上の厚みに成長する工程を少なくとも含むことで
ある。
A second feature of the present invention relates to a method for manufacturing a GaN-based semiconductor light emitting device. Specifically, a semiconductor light emitting device that emits light of a predetermined wavelength by a laminated structure including an n-type GaN-based semiconductor layer and a p-type GaN-based semiconductor layer,
In contact with the p-type GaN-based semiconductor layer, n-type In u Al v G
a 1-uv N (0 <u, v <1) as a cap layer 1
This is to include at least a step of growing to a thickness of μm or more.

【0017】本発明の第2の特徴によれば、気相エピタ
キシャル成長工程の一連の過程において、n型のInu
Alv Ga1-u-v Nキャップ層を形成するという単純な
改良を行うことのみで、アクセプターの活性化率を向上
させることができ、p型のGaN系半導体層の抵抗が下
がる。その結果半導体発光素子の発光効率が向上する。
According to the second feature of the present invention, n-type In u is used in the series of vapor phase epitaxial growth steps.
The activation rate of the acceptor can be improved and the resistance of the p-type GaN-based semiconductor layer can be reduced only by making a simple improvement of forming the Al v Ga 1 -uv N cap layer. As a result, the luminous efficiency of the semiconductor light emitting device is improved.

【0018】また本発明の第2の特徴によれば、煩雑か
つ時間のかかる特別な工程を付加する必要がない。この
ため、p型のGaN系半導体層の低抵抗化に際し素子化
プロセスを簡略化することが出来るので製造歩留りが高
くなり、生産性が向上する。さらに短時間で製品を製造
できるので実質的な生産コストが下がり、工業的価値は
大きい。特にn型のInu Alv Ga1-u-v Nキャップ
層を用いることでキャップ層の下地とのエッチング選択
比が向上するので、キャップ層の加工が容易となる。ま
たキャップ層の厚みを1μm以上とすることで、キャッ
プ層の下地となるp型のGaN系半導体層のアクセプタ
不純物の活性化率が高くできる。
According to the second feature of the present invention, it is not necessary to add a complicated and time-consuming special process. As a result, the device fabrication process can be simplified when lowering the resistance of the p-type GaN-based semiconductor layer, which increases the manufacturing yield and improves the productivity. Further, since the product can be manufactured in a short time, the substantial production cost is reduced and the industrial value is great. In particular, the use of the n-type In u Al v Ga 1 -uv N cap layer improves the etching selectivity with respect to the base of the cap layer, so that the cap layer can be easily processed. By setting the thickness of the cap layer to 1 μm or more, the activation rate of acceptor impurities in the p-type GaN-based semiconductor layer that is the base of the cap layer can be increased.

【0019】本発明の第3の特徴は、GaN系半導体発
光素子の製造方法に係る。具体的にはn型のクラッド
層、活性層、p型のクラッド層、n型のInu Alv
1-u- v Nキャップ層(0<u,v<1)からなる積層
構造をこの順番で同一成長室内で連続的に成長する工程
を少なくとも含む製造方法である。n型のInu Alv
Ga1-u-v N層は1μm以上積層する。ここで「連続的
に」とは上記各層の成長を「途中で大気に晒すことな
く」という意味である。すなわち、前述した、途中でソ
ースガスの一部の供給を止めるような「成長中断」が含
まれていてもかまわない概念である。むしろ本発明にお
いては「成長中断」は連続成長の一つのステップとして
含まれることが好ましい。
A third feature of the present invention relates to a method for manufacturing a GaN-based semiconductor light emitting device. Specifically, an n-type clad layer, an active layer, a p-type clad layer, and an n-type In u Al v G
This is a manufacturing method including at least a step of continuously growing a laminated structure including an a 1 -u- v N cap layer (0 <u, v <1) in this order in the same growth chamber. n-type In u Al v
The Ga 1-uv N layer has a thickness of 1 μm or more. Here, "continuously" means that the growth of each layer is "without exposing to the atmosphere in the middle". That is, it is a concept that the above-mentioned "growth interruption" that stops the supply of a part of the source gas may be included. Rather, in the present invention, "growth interruption" is preferably included as one step of continuous growth.

【0020】本発明の第3の特徴によれば、連続した気
相エピタキシャル成長工程の一連の過程においてn型の
Inu Alv Ga1-u-v Nキャップ層を形成することに
よりアクセプターの活性化率を向上させることができ、
p型のクラッド層の抵抗が下がる。その結果半導体発光
素子の発光効率が向上する。また、連続的なエピタキシ
ャル成長による積層構造を用いて電流狭窄構造が容易に
実現できるのでさらに発光効率が向上する。また本発明
の第3の特徴によれば、素子化プロセスを簡略化するこ
とが出来るので製造歩留りが高くなり、生産性が向上す
る。さらに短時間で製品を製造できるので実質的な生産
コストが下がる。特に結晶の柔らかなn型のInu Al
v Ga1-u-v Nキャップ層を用いているので、その厚み
を1μm以上としてもその後の加工が容易で、アクセプ
タ不純物の活性化率の向上を、より確実に可能とする。
According to the third aspect of the present invention, the activation rate of the acceptor is increased by forming an n-type In u Al v Ga 1 -uv N cap layer in a series of continuous vapor phase epitaxial growth steps. Can be improved,
The resistance of the p-type cladding layer is lowered. As a result, the luminous efficiency of the semiconductor light emitting device is improved. Further, since the current constriction structure can be easily realized by using the laminated structure formed by continuous epitaxial growth, the luminous efficiency is further improved. Further, according to the third feature of the present invention, since the device forming process can be simplified, the manufacturing yield is increased and the productivity is improved. Since the product can be manufactured in a shorter time, the substantial production cost is reduced. Especially crystalline n-type In u Al
Since the v Ga 1-uv N cap layer is used, subsequent processing is easy even if the thickness is 1 μm or more, and the activation rate of acceptor impurities can be more surely improved.

【0021】特に、本発明の第3の特徴における成長方
法としてMOCVD法が好ましく、この際、Mg等のア
クセプター不純物を含むp型GaN系半導体層の上に、
NH3 ガスとキャリアガスのみを供給した「成長中断」
ステップを経て、n型のInu Alv Ga1-u-v Nから
なるキャップ層を連続成長することが望ましい。
In particular, the MOCVD method is preferable as the growth method in the third aspect of the present invention, and at this time, on the p-type GaN-based semiconductor layer containing acceptor impurities such as Mg,
"Growth interruption" by supplying only NH 3 gas and carrier gas
It is desirable to continuously grow a cap layer made of n-type In u Al v Ga 1 -uv N through the steps.

【0022】本発明の第4の特徴は、GaN系半導体素
子の製造方法に係る。具体的にはサファイア基板等の所
定の基板の上部にn型のGaN系半導体層、p型のGa
N系半導体層等からなる積層構造を気相エピタキシャル
成長法で成長し、その積層構造の最上層を形成後、TM
G等の3族元素原料ガスとNH3 等の5族元素原料ガス
の供給を停止し、キャリアガスの雰囲気中で、基板温度
を成長温度から室温まで降温することである。この際の
キャリアガスとしてはN2 ,Ar,He等の不活性ガス
が好ましく、特にNの解離(再蒸発)に伴う化学量論的
組成の変化を考慮するとN2 又はN2 を含むキャリアガ
スが好ましい。
The fourth feature of the present invention relates to a method of manufacturing a GaN-based semiconductor device. Specifically, an n-type GaN-based semiconductor layer and a p-type Ga are provided on a predetermined substrate such as a sapphire substrate.
A laminated structure composed of N-based semiconductor layers and the like is grown by a vapor phase epitaxial growth method, and after forming the uppermost layer of the laminated structure, TM
This is to stop the supply of the group 3 element source gas such as G and the group 5 element source gas such as NH 3 and lower the substrate temperature from the growth temperature to room temperature in the carrier gas atmosphere. As the carrier gas at this time, an inert gas such as N 2 , Ar, or He is preferable, and in consideration of the change in the stoichiometric composition associated with the dissociation (revaporation) of N, a carrier gas containing N 2 or N 2 is particularly preferable. Is preferred.

【0023】また基板温度の降温時の操作の煩雑性を避
ける点からは、気相エピタキシャル成長時のキャリアガ
スを降温時と同じ不活性ガスとしておくことが好まし
い。降温時に不活性ガス雰囲気とすることで、従来技術
のようなNH3 の分解した原子状水素がエピタキシャル
成長層に取り込まれることがなくなり、アクセプタ不純
物の活性化率が高まる。
From the viewpoint of avoiding the complexity of the operation at the time of lowering the substrate temperature, it is preferable that the carrier gas at the time of vapor phase epitaxial growth is the same inert gas as that at the time of lowering the temperature. By setting an inert gas atmosphere at the time of temperature reduction, atomic hydrogen decomposed by NH 3 as in the prior art is not taken into the epitaxial growth layer, and the activation rate of acceptor impurities is increased.

【0024】本発明の第5の特徴はサファイア基板等の
基板の上にn型GaN系半導体層、p型のGaN系半導
体層等からなる積層構造を、全体の厚みが最終的に必要
な厚みよりも厚くなるように気相エピタキシャル成長法
で成長し、基板温度を成長温度から室温まで降温する際
に水素(H2 )又は水素を含むキャリアガス中で行な
い、積層構造の最上層の気相エッチングを行ない、最終
的に所望の膜厚のエピタキシャル成長層を得ることであ
る。基板を気相エッチングしながら降温することによっ
ても原子状水素(H)のエピタキシャル成長層中への取
り込まれが抑制され、アクセプタ不純物の活性化率が向
上する。
A fifth feature of the present invention is that a laminated structure including an n-type GaN-based semiconductor layer, a p-type GaN-based semiconductor layer, and the like is formed on a substrate such as a sapphire substrate so that the total thickness is finally required. Is grown in a vapor phase epitaxial growth method so as to be thicker than that, and is performed in hydrogen (H 2 ) or a carrier gas containing hydrogen when the substrate temperature is lowered from the growth temperature to room temperature, and vapor phase etching of the uppermost layer of the laminated structure is performed. And finally obtain an epitaxial growth layer having a desired film thickness. By lowering the temperature of the substrate while vapor-phase etching, the incorporation of atomic hydrogen (H) into the epitaxial growth layer is suppressed, and the activation rate of acceptor impurities is improved.

【0025】[0025]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0026】(第1の実施の形態)まず最初に本発明の
第1の実施の形態の基本技術となるGaN系半導体(I
x Aly Ga1-x-y N)の積層技術についてGaNの
連続成長を例に説明する。
(First Embodiment) First, a GaN-based semiconductor (I), which is the basic technique of the first embodiment of the present invention, will be described.
For n x Al y Ga 1-xy N) stacking technology describing the GaN continuous growth as an example.

【0027】図1は本発明の第1の実施の形態の基本技
術に係わるGaN系半導体の積層構造の断面図である。
図中301はサファイア(Al2 3 )基板であり、こ
のサファイア基板301の一主表面上にSiドープのn
型GaN層302、Mgドープのp型GaN層304、
Siドープのn型GaN層(n型キャップ層)305、
が順次積層されている。これらの層の成長はMOCVD
法等の気相エピタキシャル成長法を用いて積層し、5族
元素原料ガスとしてアンモニア(NH3 )、3族元素原
料ガスとしてTMG(Ga(CH3 3 )、TEG(G
a(C2 5 3 )等、ドーパントガスとしてビスシク
ロペンタジイエニルマグネシウム(Cp2 Mg)、モノ
シラン(SiH4 )等を用い、雰囲気ガス(キャリアガ
ス)としてH2 /N2 の混合ガス等を用いればよい。各
層の膜厚は以下のとおりである。 n型GaN層 302 ・・・・ 2.0μm p型GaN層 304 ・・・・ 1.0μm n型GaN層 305 ・・・・ 1.0μm 例えば、p型GaN層のドーパントガスとしてCp2
gを用い、アクセプター不純物としてMgを用いた場
合、Mg原料(Cp2 Mg)のメモリー効果により結晶
界面でのMgの急峻なプロファイルを得ることが難し
い。つまり、Mgドープしたp型GaN層304上に他
の層を連続成長した場合、上層にもMgがドーピングさ
れてしまうため、p型層の上にn型層を成長することが
難しくなる。本発明においてはMgのメモリー効果を防
ぐために、Mg原料(Cp2 Mg)を他原料とは別配管
により単独で供給すると共に、その上に成長するn型層
305との界面における「成長中断」を行う。「成長中
断」はNH3 ガスとキャリアガスのみを流し、成長温度
に基板温度を維持しながら1〜10分程度行なえばよ
い。
FIG. 1 is a sectional view of a laminated structure of a GaN-based semiconductor according to the basic technique of the first embodiment of the present invention.
In the figure, 301 is a sapphire (Al 2 O 3 ) substrate, and Si-doped n-type on one main surface of the sapphire substrate 301.
-Type GaN layer 302, Mg-doped p-type GaN layer 304,
Si-doped n-type GaN layer (n-type cap layer) 305,
Are sequentially stacked. The growth of these layers is MOCVD
By using a vapor phase epitaxial growth method such as a vapor deposition method, and ammonia (NH 3 ) as a Group 5 element source gas, TMG (Ga (CH 3 ) 3 ) and TEG (G as a Group 3 element source gas.
a (C 2 H 5 ) 3 ) or the like, biscyclopentadienyl magnesium (Cp 2 Mg), monosilane (SiH 4 ) or the like as a dopant gas, and a mixed gas of H 2 / N 2 as an atmosphere gas (carrier gas) Etc. may be used. The film thickness of each layer is as follows. n-type GaN layer 302 ··· 2.0 μm p-type GaN layer 304 ··· 1.0 μm n-type GaN layer 305 ··· 1.0 μm For example, Cp 2 M is used as a dopant gas for the p-type GaN layer.
When g is used and Mg is used as the acceptor impurity, it is difficult to obtain a steep Mg profile at the crystal interface due to the memory effect of the Mg raw material (Cp 2 Mg). That is, when another layer is continuously grown on the Mg-doped p-type GaN layer 304, the upper layer is also doped with Mg, which makes it difficult to grow the n-type layer on the p-type layer. In the present invention, in order to prevent the memory effect of Mg, the Mg raw material (Cp 2 Mg) is supplied separately from other raw materials through a separate pipe, and “growth interruption” at the interface with the n-type layer 305 growing thereon. I do. The “growth interruption” may be performed for about 1 to 10 minutes while flowing only NH 3 gas and carrier gas and maintaining the substrate temperature at the growth temperature.

【0028】このMgのメモリー効果を抑制し、本発明
の目的とするMgの活性化率を高めるためには、以下の
ようにp型GaN層304中のMg(アクセプター不純
物)の不純物密度、nキャップ層305中のSi(ドナ
ー不純物)の不純物密度,nキャップ層305の厚さ、
および上記成長中断の条件の最適化を行うことが必要で
ある。
In order to suppress the memory effect of Mg and increase the activation rate of Mg which is the object of the present invention, the impurity density of Mg (acceptor impurity) in the p-type GaN layer 304, n The impurity density of Si (donor impurity) in the cap layer 305, the thickness of the n cap layer 305,
And it is necessary to optimize the conditions for growth interruption.

【0029】MgおよびSiのドーピング量は、ドーピ
ング層の表面モホロジーとの関係においてその上限が存
在する。例えば、GaN結晶中のMgおよびSiの不純
物密度がそれぞれ2×1020、5×1019cm-3を越え
ると表面モホロジーに荒れが見られるようになり、界面
の急峻性を考慮した場合に望ましくなくなる。また、G
aN結晶中のMgおよびSiの電気的活性化率はそれぞ
れ〜10%、≧90%である。このため、特にMgドー
ピングにおいてはp型高キャリア密度化を図るためには
Mgの高濃度ドーピングが必要となる。これらの関係か
ら本発明では、p型GaN層のMgの不純物密度を実質
的に1×1020cm-3としている。「実質的」にとは正
確に1×1020cm-3とする必要はなく5×1019
1.5×1020cm-3の範囲程度で多少増減があっても
かまわないという意味である。つまり、表面モホロジー
の荒れが生じない最大の不純物密度と同意義に解してよ
い。
The upper limits of the doping amounts of Mg and Si exist in relation to the surface morphology of the doping layer. For example, when the Mg and Si impurity densities in the GaN crystal exceed 2 × 10 20 and 5 × 10 19 cm −3 , respectively, the surface morphology becomes rough, which is desirable when the steepness of the interface is taken into consideration. Disappear. Also, G
The electrical activation rates of Mg and Si in the aN crystal are 10% and ≧ 90%, respectively. Therefore, particularly in Mg doping, high-concentration Mg doping is required in order to increase the p-type carrier density. From these relationships, in the present invention, the impurity concentration of Mg in the p-type GaN layer is substantially 1 × 10 20 cm −3 . “Substantially” does not need to be exactly 1 × 10 20 cm −3 , but 5 × 10 19
This means that there is no problem even if there is a slight increase or decrease within the range of 1.5 × 10 20 cm -3 . That is, it may be understood as the same meaning as the maximum impurity density at which the surface morphology is not roughened.

【0030】図2(a)は図1の構造においてp型Ga
N層103のMgの不純物密度を1×1020cm-3とし
たもののSIMSによるMgの膜厚方向の不純物密度プ
ロファイルを示す。図2(a)は2通りの成長中断条件
の場合の結果を示すが、成長中断条件によりn型キャッ
プ層305中のMgメモリー効果によるMgの不純物密
度が変化することが見られる。すなわち、実線はn型キ
ャップ層305との界面における成長中断時間を1秒と
したものであり、破線は成長中断時間を30秒としたも
のである。この成長中断は上述したようにキャリアガス
とNH3 ガスのみ供給し、基板温度は成長温度のままと
するものである。図2(a)に示すように成長中断時間
を長くすることによりMgのメモリー効果を低減できる
ことがわかる。更なる実験を繰り返した結果、30秒以
上の成長中断によってその効果は徐々に高まり、その後
飽和する傾向にあることがわかった。また30分以上の
成長中断では結晶中からのNの脱離が顕著になりn型キ
ャップ層305を成長した場合の表面モホロジーが著し
く荒れてしまうことがわかった。従って本発明における
成長中断時間は、30分未満の比較的長い時間とするこ
とが望ましい。また、本構造の効果を引き出すためには
上記したようにキャップ層305をn型にする必要があ
り、従ってMgのメモリー効果の状況によりn型キャッ
プ層305中のSiドーピング量、キャップ層305の
膜厚の調整が必要である。例えば、図2(a)に示した
30秒の成長中断条件では、上記したMgおよびSiの
電気的活性化率を考慮すると、Siの不純物密度を1×
1018cm-3以上とすることによりその条件を実現でき
る。また、MgとSi高濃度ドーピングによる表面モホ
ロジー荒れを考慮すると、nキャップ層のSiの不純物
密度は2×1018〜5×1019cm-3とすることにより
その条件を十分満たすことができる。
FIG. 2A shows the p-type Ga in the structure of FIG.
9 shows an impurity density profile in the film thickness direction of Mg by SIMS when the N layer 103 has an Mg impurity density of 1 × 10 20 cm −3 . FIG. 2A shows the results under the two growth interruption conditions. It can be seen that the Mg impurity density in the n-type cap layer 305 changes due to the Mg memory effect depending on the growth interruption conditions. That is, the solid line shows the growth interruption time at the interface with the n-type cap layer 305 at 1 second, and the broken line shows the growth interruption time at 30 seconds. In this growth interruption, only the carrier gas and the NH 3 gas are supplied as described above, and the substrate temperature is kept at the growth temperature. As shown in FIG. 2A, it is understood that the memory effect of Mg can be reduced by prolonging the growth interruption time. As a result of repeating further experiments, it was found that the effect was gradually increased by the growth interruption for 30 seconds or more and then saturated. It was also found that when the growth was interrupted for 30 minutes or more, the desorption of N from the crystal became remarkable, and the surface morphology when the n-type cap layer 305 was grown was remarkably roughened. Therefore, the growth interruption time in the present invention is preferably a relatively long time of less than 30 minutes. Further, in order to bring out the effect of this structure, it is necessary to make the cap layer 305 n-type as described above. Therefore, depending on the situation of the memory effect of Mg, the Si doping amount in the n-type cap layer 305 and the cap layer 305 may be changed. It is necessary to adjust the film thickness. For example, under the growth interruption condition of 30 seconds shown in FIG. 2A, considering the above-mentioned electrical activation rates of Mg and Si, the impurity density of Si is 1 ×.
The condition can be realized by setting it to 10 18 cm −3 or more. Further, considering the surface morphology roughness due to the high concentration doping of Mg and Si, it is possible to sufficiently satisfy the condition by setting the Si impurity density of the n cap layer to 2 × 10 18 to 5 × 10 19 cm −3 .

【0031】図2(b)にn型キャップ層305の膜厚
とMgドーピングされたGaN層304中のHの不純物
密度の関係について示す。ここでn型キャップ層305
中のSiの不純物密度は5×1018cm-3、Mgドープ
GaN層304中のMgの不純物密度は1×1020cm
-3である。図2(b)には従来技術におけるn型キャッ
プ層305が無い場合の結果も○印で示している。つま
りMgドープGaN層304の積層後、n型キャップ層
305を形成せずに基板温度を室温まで降温(この時成
長層からのNの解離が無いように5族原料ガスであるN
3 ガスは供給し続ける)したときのHの不純物密度は
5×1019cm-3である。一方n型キャップ層を形成し
た場合はn型キャップ層305の膜厚増加とともにHの
不純物密度が減少し、n型キャップ層305の厚さを1
μmとすればHの取り込まれは5×1018cm-3まで低
下し、さらにn型キャップ層305の厚さを増大して
も、この値で飽和することがわかる。この5×1018
-3というHの取り込まれはアンドープもしくはn型ド
ープのGaN層の成長時における値と同等である。ま
た、図1に示した構造を連続エピタキシャル成長し、そ
の後上層のn型GaNキャップ層305を取り除いてM
gドープGaN層の電気特性を測定したところ、低抵抗
(抵抗率1Ω−cm)でp型(1×1018cm-3)特性
を示した。この特性は、従来技術におけるMgドープG
aN層を熱アニールによって活性化(低抵抗化)させた
場合のものと同等である。また、両者の結晶中に含まれ
るHの不純物密度も同等である。したがって、図1に示
したようなn型キャップ構造とすることによって、Mg
ドープ層へのHの取り込まれを抑制でき、熱アニールや
電子線照射等の特別な活性化処理を行うことなく活性化
率の高い、すなわち低抵抗のp型GaN層を得ることが
できる。以上は組成x=y=0の場合であるが、より一
般的にInx Aly Ga1-x-y Nの積層構造に適用でき
ることはもちろんである。
FIG. 2B shows the relationship between the film thickness of the n-type cap layer 305 and the impurity concentration of H in the Mg-doped GaN layer 304. Here, the n-type cap layer 305
The impurity density of Si therein is 5 × 10 18 cm −3 , and the impurity density of Mg in the Mg-doped GaN layer 304 is 1 × 10 20 cm 3.
-3 . In FIG. 2B, the result when the n-type cap layer 305 in the prior art is not provided is also indicated by a circle. That is, after stacking the Mg-doped GaN layer 304, the substrate temperature is lowered to room temperature without forming the n-type cap layer 305 (at this time, N which is a group 5 source gas N so that N is not dissociated from the growth layer).
When H 3 gas is continuously supplied), the impurity density of H is 5 × 10 19 cm −3 . On the other hand, when the n-type cap layer is formed, the impurity concentration of H decreases as the thickness of the n-type cap layer 305 increases, and the thickness of the n-type cap layer 305 is reduced to 1
It can be seen that, when the thickness is μm, the incorporation of H is lowered to 5 × 10 18 cm −3 , and even if the thickness of the n-type cap layer 305 is increased, it is saturated at this value. This 5 × 10 18 c
The incorporation of H of m −3 is equivalent to the value during growth of the undoped or n-type doped GaN layer. Further, the structure shown in FIG. 1 is continuously epitaxially grown, and then the upper n-type GaN cap layer 305 is removed to remove M.
When the electrical characteristics of the g-doped GaN layer were measured, it showed low resistance (resistivity 1 Ω-cm) and p-type (1 × 10 18 cm −3 ). This characteristic is similar to Mg-doped G in the conventional technique.
This is the same as when the aN layer is activated (lowered in resistance) by thermal annealing. Further, the impurity densities of H contained in both crystals are also the same. Therefore, by using the n-type cap structure as shown in FIG.
The incorporation of H into the doped layer can be suppressed, and a p-type GaN layer having a high activation rate, that is, a low resistance, can be obtained without performing a special activation treatment such as thermal annealing or electron beam irradiation. The foregoing is the case for the composition x = y = 0, can of course be more generally applied to the laminated structure of In x Al y Ga 1-xy N.

【0032】図3(a)は本発明の第1の実施の形態に
係るGaN系材料を用いたLEDの概略を示す断面構造
図で、図3(b) はその鳥瞰図である。このLED構造
はサファイア基板301上にInx Aly Ga1-x -y
層,GaN層およびInx Ga1-x N層を積層して構成
され、それぞれの膜厚は以下に示すようである。
FIG. 3 (a) is a cross-sectional structural view showing the outline of an LED using a GaN-based material according to the first embodiment of the present invention, and FIG. 3 (b) is a bird's eye view thereof. The LED structure on the sapphire substrate 301 In x Al y Ga 1- x -y N
Layer, a GaN layer, and an In x Ga 1-x N layer are laminated, and the respective film thicknesses are as shown below.

【0033】 n型Inx Aly Ga1-x -yN(0≦x,y≦1)バッファ層 331 ・・・・ 50nm アンドープ(又はn- 型)GaN層 332 ・・・・ 0.5μm n型GaNクラッド層 302 ・・・・ 4.0μm アンドープInx Ga1-x N活性層 303 ・・・・ 0.1μm p型GaNクラッド層 304 ・・・・ 0.5μm n型GaNキャップ層 305 ・・・・ 0.1μm ここでn型GaNキャップ層305はp型GaNクラッ
ド層304の上部の一部に形成され、n型GaNキャッ
プ層305の上部およびキャップ層305が形成されて
いないp型GaNクラッド層304の上部には光が透過
可能な透明電極層となる薄膜金属(導電性光透過膜)層
306が形成されている。電流注入用のn側電極307
およびp側電極308はそれぞれn型GaNクラッド層
302の表面の一部およびn型GaNキャップ層305
の上方に位置する薄膜金属層306の表面の一部に形成
されている。またn型Inx Aly Ga1-x-y Nバッフ
ァ層331はサファイア基板301とその上に形成する
エピタキシャル成長層332,303,304,305
との間の格子不整合を緩和させるための層である。バッ
ファ層331は、p型Inx Aly Ga1-x-y N層でも
かまわない。層332はアンドープであることが好まし
いが、上層のn型GaNクラッド層302よりも低不純
物密度ならば、一定の効果を得ることができる。つまり
アンドープ又は低不純物密度のGaN層332を形成す
ることにより、その上に形成するn型GaNクラッド層
302の不純物密度を高くしても、表面モホロジーの荒
れが生じないようにできる。たとえば、バッファ層33
1の上に直接n型GaN層を成長した場合はSiの不純
物密度が5×1019cm-3程度が表面モホロジーの荒れ
を生じさせないための闘値であるが、アンドープ又はn
- 型GaN層332を形成することによりn型不純物密
度を8×1019cm-3まで高くすることができる。
N-type In x Al y Ga 1-x -y N (0 ≦ x, y ≦ 1) buffer layer 331 ··· 50 nm undoped (or n type) GaN layer 332 ··· 0.5 μm n-type GaN cladding layer 302 ··· 4.0 μm undoped In x Ga 1-x N active layer 303 ··· 0.1 μm p-type GaN cladding layer 304 ··· 0.5 μm n-type GaN cap layer 305 ... 0.1 μm where the n-type GaN cap layer 305 is formed on a part of the upper portion of the p-type GaN cladding layer 304, and the upper portion of the n-type GaN cap layer 305 and the p-type without the cap layer 305 are formed. On top of the GaN cladding layer 304, a thin film metal (conductive light transmission film) layer 306 which becomes a transparent electrode layer which can transmit light is formed. N-side electrode 307 for current injection
And the p-side electrode 308 are part of the surface of the n-type GaN cladding layer 302 and the n-type GaN cap layer 305, respectively.
Is formed on a part of the surface of the thin film metal layer 306 located above. The n-type In x Al y Ga 1-xy N buffer layer 331 is composed of the sapphire substrate 301 and the epitaxial growth layers 332, 303, 304, 305 formed thereon.
Is a layer for alleviating the lattice mismatch between and. Buffer layer 331, may be a p-type In x Al y Ga 1-xy N layer. The layer 332 is preferably undoped, but if the impurity density is lower than that of the upper n-type GaN cladding layer 302, a certain effect can be obtained. That is, by forming the undoped or low impurity density GaN layer 332, even if the impurity density of the n-type GaN cladding layer 302 formed thereon is increased, the surface morphology can be prevented from being roughened. For example, the buffer layer 33
When the n-type GaN layer is grown directly on the Si substrate 1, the impurity concentration of Si is about 5 × 10 19 cm −3, which is a threshold value for preventing the surface morphology from being roughened.
By forming the type GaN layer 332, the n type impurity density can be increased to 8 × 10 19 cm −3 .

【0034】本発明のn型GaNキャップ層305は製
造工程の途中においては、p型GaNクラッド層304
の上部全面に最終設計膜厚よりも厚めに(1.0μm)
形成され、アクセプターとなるMgの不活性化を防いで
いる。しかし、最終的には図3(a)および(b)に示
すようにn型GaNキャップ層305はp型GaNクラ
ッド層304の上部の一部にのみ形成され電流ブロック
層として機能している。またその厚みもエピタキシャル
成長直後の厚みよりも薄くされている。すなわちこのn
型GaNキャップ層305を用いて電流狭窄構造を作成
できることもまた、本発明の優れたところである。つま
り、素子表面上部に形成するp側電極308は光の取り
出しを妨げるものであり、このp側電極308直下への
電流注入は外部発光に寄与しない無効電流となってしま
うが、電流狭窄構造によりこの無効成分を低減すること
ができ、全体として発光効率を向上させることができる
からである。従来構造ではエピタキシャル成長後に、C
VD炉等を用いて酸化膜(SiO2 膜)等を堆積し、こ
の酸化膜等を電流ブロック層として形成してこの無効電
流を低減していたが、本発明による構造では、n型Ga
Nキャップ層305をこの電流狭窄層としてそのまま用
いることができる。従来技術のようにSiO2 のCVD
を行うには、基板の洗浄等の前処理工程も当然必要とな
り、一工程増加することは付帯的に数工程が増えること
にもなる。したがって本発明によればプロセスを簡略化
でき、簡単かつ短時間で優れた電流注入/光取り出し構
造を作成することができる。
The n-type GaN cap layer 305 of the present invention has a p-type GaN cladding layer 304 during the manufacturing process.
Thicker than the final design film thickness (1.0 μm) on the entire upper surface of
It prevents the inactivation of Mg that is formed and serves as an acceptor. However, finally, as shown in FIGS. 3A and 3B, the n-type GaN cap layer 305 is formed only on a part of the upper portion of the p-type GaN cladding layer 304 and functions as a current blocking layer. Further, its thickness is smaller than that immediately after the epitaxial growth. That is, this n
It is also an excellent feature of the present invention that the current confinement structure can be formed using the type GaN cap layer 305. That is, the p-side electrode 308 formed on the upper surface of the device prevents light extraction, and the current injection directly under the p-side electrode 308 results in a reactive current that does not contribute to external light emission. This is because this ineffective component can be reduced and the luminous efficiency as a whole can be improved. In the conventional structure, after epitaxial growth, C
An oxide film (SiO 2 film) or the like was deposited using a VD furnace or the like, and this oxide film or the like was formed as a current block layer to reduce this reactive current. However, in the structure according to the present invention, n-type Ga is used.
The N cap layer 305 can be used as it is as the current confinement layer. CVD of SiO 2 as in the prior art
In order to perform the above, a pretreatment process such as cleaning of the substrate is naturally required, and an increase in one process will result in an additional increase in several processes. Therefore, according to the present invention, the process can be simplified, and an excellent current injection / light extraction structure can be easily formed in a short time.

【0035】次に図3に示した本発明の第1の実施の形
態のGaN系LEDの製造方法を図3および図4(a)
〜(c)を用いて説明する。
Next, a method of manufacturing the GaN-based LED according to the first embodiment of the present invention shown in FIG. 3 will be described with reference to FIGS. 3 and 4 (a).
This will be described with reference to (c).

【0036】(a)サファイア基板301の上にMO−
CVD法等を用いて図4(a)に示すように厚さ50n
mのn型Inx Aly Ga1-x-y Nバッファ層331,
厚さ0.5μmのアンドープ(又はn- 型)GaN層3
32,厚さ4.0μmのn型GaNクラッド層302、
厚さ0.1μmのアンドープInx Ga1-x N層30
3、厚さ0.5μmのp型GaNクラッド層304、厚
さ1.0μmのn型GaNキャップ層305を連続成長
する。たとえば、高周波(RF)誘導加熱方式の減圧C
VD炉又は常圧CVD炉で、所定の温度で、有機金属化
合物等の3族元素原料ガス及びアンモニア(NH3 )等
の5族元素原料ガスを導入して成長すればよい。具体的
には、850℃〜1200℃の基板温度において3族元
素原料ガスとしてGa(CH3 3 、In(C
3 3 、Al(CH3 3 及び5族元素原料ガスとし
てNH3 を用いればよい。通常はこれらの原料ガスは水
素や窒素等からなるキャリアガスと共に導入する。成長
圧力はたとえば約1k〜100kPaとすればよい。こ
のようにして、n型Inx Aly Ga1-x-y Nバッファ
層331〜n型GaNキャップ層305までの窒化ガリ
ウム系半導体の連続成長を行ない、この成長の途中で反
応ガスの夫々の成分比率を切り替えて(あるいは一部の
ソースガスの供給を完全に停止し)、InX Aly Ga
1-x-y N,GaN又はInx Ga1-x Nの各層の成分を
調節する。特にp型GaNクラッド層304を成長後、
キャリアガスとNH3 のみを供給し、1〜20分間の
「成長中断」を基板温度を温度成長温度に保ったまま行
ない、その後n型キャップ層を成長する。又、不純物を
添加するために、適宜SiH4 やCP2 Mg等を導入
し、n型及びp型の所定の不純物密度に制御する。
(A) MO-on the sapphire substrate 301
As shown in FIG. 4A, a thickness of 50 n is obtained by using the CVD method or the like.
m n-type In x Al y Ga 1-xy N buffer layer 331,
Undoped (or n type) GaN layer 3 having a thickness of 0.5 μm
32, an n-type GaN cladding layer 302 having a thickness of 4.0 μm,
Undoped In x Ga 1-x N layer 30 having a thickness of 0.1 μm
3. A p-type GaN cladding layer 304 having a thickness of 0.5 μm and an n-type GaN cap layer 305 having a thickness of 1.0 μm are continuously grown. For example, a reduced pressure C of a high frequency (RF) induction heating system
In a VD furnace or an atmospheric pressure CVD furnace, a Group 3 element source gas such as an organometallic compound and a Group 5 element source gas such as ammonia (NH 3 ) may be introduced and grown at a predetermined temperature. Specifically, at a substrate temperature of 850 ° C. to 1200 ° C., Ga (CH 3 ) 3 , In (C
H 3 ) 3 , Al (CH 3 ) 3 and NH 3 may be used as the Group 5 element source gas. Usually, these source gases are introduced together with a carrier gas such as hydrogen or nitrogen. The growth pressure may be, for example, about 1 k to 100 kPa. In this way, n-type In x Al y Ga 1-xy N performs continuous growth of the gallium nitride based semiconductor to the buffer layer 331~n type GaN cap layer 305, middle component ratio of each of the reaction gas in the growth By switching (or completely stopping the supply of some source gases), In X Al y Ga
The composition of each layer of 1-xy N, GaN, or In x Ga 1-x N is adjusted. Especially after growing the p-type GaN cladding layer 304,
Only the carrier gas and NH 3 are supplied, “growth interruption” is performed for 1 to 20 minutes while keeping the substrate temperature at the temperature growth temperature, and then the n-type cap layer is grown. Further, in order to add impurities, SiH 4 or CP 2 Mg or the like is appropriately introduced to control the n-type and p-type predetermined impurity densities.

【0037】(b)次にその上部にn型バッファ層33
1〜n型キャップ層305が連続的に堆積したサファイ
ア基板301をCVD炉から取り出し、n型GaNキャ
ップ層305の厚さをエッチング又はCMP(化学的機
械研磨)等を用いて、0.1μmの厚さまで薄くする。
そして図4(b)に示すようにn型GaNクラッド層3
02に達するU溝333を形成し、さらにn型GaNキ
ャップ層305の一部を図4(b)に示すようにパター
ニングする。U溝333は後にn側電極307をその底
部に形成するための溝である。図4(b)の形状は周知
のフォトリソグラフィ技術およびRIE等のエッチング
技術により実現できる。
(B) Next, the n-type buffer layer 33 is formed on top of it.
The sapphire substrate 301 on which the 1 to n-type cap layers 305 are continuously deposited is taken out from the CVD furnace, and the thickness of the n-type GaN cap layer 305 is set to 0.1 μm by etching or CMP (chemical mechanical polishing). Thin to thickness.
Then, as shown in FIG. 4B, the n-type GaN cladding layer 3 is formed.
A U groove 333 reaching 02 is formed, and a part of the n-type GaN cap layer 305 is patterned as shown in FIG. 4B. The U groove 333 is a groove for later forming the n-side electrode 307 on the bottom thereof. The shape of FIG. 4B can be realized by a well-known photolithography technique and etching technique such as RIE.

【0038】(c)続いて、金属薄膜やITO膜等の透
明電極層306をスパッタリング、真空蒸着、あるいは
CVD法等により堆積し、フォトリソグラフィ技術によ
り図4(c)に示すようにパターニングする。パターニ
ングはいわるリフトオフを用いてもよい。
(C) Subsequently, a transparent electrode layer 306 such as a metal thin film or an ITO film is deposited by sputtering, vacuum deposition, CVD method or the like, and patterned by photolithography technique as shown in FIG. 4 (c). For patterning, any liftoff may be used.

【0039】(d)次に図3に示すようにU溝333の
底部にn側電極307を、n型GaNキャップ層305
の上方に位置する透明電極層306の上にp側電極30
8を形成する。n側電極307、p側電極308の形成
もリフト・オフ法を用いればよい。すなわちn側電極3
07形成予定部分以外をフォトレジストでカバーし、A
u、Ti、Al、Ni等の金属材料をスパッタリング法
又は真空蒸着法で堆積し、その後フォトレジストを除去
すれば、U溝333の底部の所定の位置のみにn側電極
307が形成できる。p側電極についても同様である。
(D) Next, as shown in FIG. 3, an n-side electrode 307 is formed on the bottom of the U groove 333, and an n-type GaN cap layer 305.
On the transparent electrode layer 306 positioned above the p-side electrode 30
8 is formed. The n-side electrode 307 and the p-side electrode 308 may be formed by using the lift-off method. That is, the n-side electrode 3
Cover the area other than the area where 07 is to be formed with photoresist, and
By depositing a metal material such as u, Ti, Al, or Ni by a sputtering method or a vacuum evaporation method and then removing the photoresist, the n-side electrode 307 can be formed only at a predetermined position on the bottom of the U groove 333. The same applies to the p-side electrode.

【0040】(e)このようにして、GaN系LEDの
基本構造が完成した後、ダイシング工程を行う。すなわ
ちダイアモンドカッターで前もってメサエッチングされ
たスクライブ・ライン上を切断し、適当な大きさに切り
分けて多数のチップを得る。そしてこれらのチップを所
定のステム(ワイヤーフレーム)にマウントし、ワイヤ
ボンディング後モールディングすれば本発明のGaN系
LEDが完成する。
(E) After the basic structure of the GaN-based LED is completed in this way, a dicing process is performed. That is, a diamond cutter is used to cut on a scribe line that has been previously mesa-etched and cut into a suitable size to obtain a large number of chips. Then, these chips are mounted on a predetermined stem (wire frame), and after wire bonding and molding, the GaN-based LED of the present invention is completed.

【0041】なお、サファイア基板301の厚さは60
〜100μmがよく、この厚さに選ぶことにより歩留
り、素子特性が向上する。
The sapphire substrate 301 has a thickness of 60.
˜100 μm is preferable, and yield and device characteristics are improved by selecting this thickness.

【0042】本発明の第1の実施の形態の奏する製造方
法の従来技術に対する優位性は上記したように、プロセ
スの簡略化ができることにある。つまり、本発明の第1
の実施の形態によれば従来技術の連続エピタキシャル成
長の最後にn型GaNキャップ層305を形成する工程
を追加するという単純な工程の改良でp型GaNクラッ
ド層304のHの取り込みに起因した不活性化を抑える
ことができる(したがって実質的な工程数の増大はな
い)。このことは従来技術においてp型GaNクラッド
層の活性化に必要とされていた電子線照射や熱処理等の
複雑なプロセスをなくすことができる点で顕著な工程簡
略化を可能とするものである。また上述したようにn型
キャップ層305を用いて電流狭窄構造を作成できるこ
ともまた、本発明の製造方法の優れたところである。つ
まり、本発明によれば電流狭窄構造を実現するためにC
VD法やスパッタリング法を用いて酸化膜形成等の付加
的な工程を用いる必要もない。したがって、優れた電流
注入/光取り出し特性を簡単な工程で得ることができ
る。
The advantage of the manufacturing method according to the first embodiment of the present invention over the prior art is that the process can be simplified as described above. That is, the first aspect of the present invention
According to the embodiment of the present invention, the passivation resulting from the incorporation of H in the p-type GaN cladding layer 304 is improved by the simple process of adding the step of forming the n-type GaN cap layer 305 at the end of the conventional continuous epitaxial growth. Can be suppressed (therefore, there is no substantial increase in the number of steps). This enables remarkable process simplification in that complicated processes such as electron beam irradiation and heat treatment, which are required in the prior art to activate the p-type GaN cladding layer, can be eliminated. In addition, the fact that the current constriction structure can be formed by using the n-type cap layer 305 as described above is also an excellent point of the manufacturing method of the present invention. That is, according to the present invention, in order to realize the current confinement structure, C
It is not necessary to use an additional process such as oxide film formation using the VD method or the sputtering method. Therefore, excellent current injection / light extraction characteristics can be obtained in a simple process.

【0043】本発明の第1の実施の形態による素子構造
を用い、Inx Ga1-x N活性層のIn組成Xを0から
0.6まで変化させることにより紫外光から可視光(紫
色から緑色)波長までの発光が実現できる。発光はn型
GaNキャップ層のない素子表面部全域から放射できる
ので、高輝度、高発光効率のLED特性が実現できる。
Using the device structure according to the first embodiment of the present invention, by changing the In composition X of the In x Ga 1 -x N active layer from 0 to 0.6, ultraviolet light to visible light (from purple to Light emission up to the green wavelength can be realized. Since the emitted light can be emitted from the entire surface of the device without the n-type GaN cap layer, LED characteristics with high brightness and high luminous efficiency can be realized.

【0044】図5は本発明の第1の実施の形態の変形例
に係るGaN系材料を用いたLEDの概略を示す断面構
造図である。このLED構造はサファイア基板301上
にInx Aly Ga1-x -yN層,GaN層およびInx
Ga1-x N層を積層して構成され、それぞれの膜厚は以
下に示すようである。
FIG. 5 is a sectional structural view showing an outline of an LED using a GaN-based material according to a modification of the first embodiment of the present invention. The LED structure In x Al y Ga 1-x -y N layer on a sapphire substrate 301, GaN layer and In x
It is constituted by stacking Ga 1 -x N layers, and the respective film thicknesses are as shown below.

【0045】 n型Inx Aly Ga1-x -yN (0≦x,y≦1)バッファ層 331 ・・・・ 50nm アンドープ(又はn- 型)GaN層 332 ・・・・ 0.5μm n型GaNクラッド層 302 ・・・・ 4.0μm アンドープInx Ga1-x N活性層 303 ・・・・ 0.1μm p型GaNクラッド層 304 ・・・・ 0.5μm n型Inu Alv Ga1-u-v N (0<u,v<1)キャップ層 355 ・・・・ 0.1μm ここでn型Inu Alv Ga1-u-v N(0<u,v<
1)キャップ層(以下において「n型InAlGaNキ
ャップ層」という)355はp型GaNクラッド層30
4の上部の一部に形成され、n型InAlGaNキャッ
プ層355の上部およびn型InAlGaNキャップ層
355が形成されていないp型GaNクラッド層304
の上部には光が透過可能な透明電極層となる薄膜金属
(導電性光透過膜)層306が形成されている。電流注
入用のn側電極307およびp側電極308はそれぞれ
n型GaNクラッド層302の表面の一部およびn型I
nAlGaNキャップ層355の上方に位置する薄膜金
属層306の表面の一部に形成されている。またn型I
x Aly Ga1-x-y Nバッファ層331はサファイア
基板301とその上に形成するエピタキシャル成長層3
32,303,304,305との間の格子不整合を緩
和させるための層であるが、p型Inx Aly Ga
1-x-y N層であってもよい。すなわちバッファ層331
の導電型は問わない。層332はアンドープであること
が好ましいが、表面モホロジー荒れを生じさせなくする
ための層であり、上層のn型GaNクラッド層302よ
りも低不純物密度ならばよい。
N-type In x Al y Ga 1-x -y N (0 ≦ x, y ≦ 1) buffer layer 331 ··· 50 nm undoped (or n type) GaN layer 332 ··· 0.5 μm n-type GaN cladding layer 302 ··· 4.0 μm undoped In x Ga 1-x N active layer 303 ··· 0.1 μm p-type GaN cladding layer 304 ··· 0.5 μm n-type In u Al v Ga 1-uv N (0 <u, v <1) cap layer 355 ... 0.1 μm where n-type In u Al v Ga 1-uv N (0 <u, v <
1) The cap layer (hereinafter referred to as “n-type InAlGaN cap layer”) 355 is a p-type GaN cladding layer 30.
4 and a p-type GaN clad layer 304 formed on a part of the upper part of the n-type InAlGaN cap layer 355 and on which the n-type InAlGaN cap layer 355 is not formed.
A thin-film metal (conductive light-transmitting film) layer 306 serving as a transparent electrode layer capable of transmitting light is formed on the upper part of the. The n-side electrode 307 and the p-side electrode 308 for current injection are part of the surface of the n-type GaN cladding layer 302 and the n-type I, respectively.
It is formed on a part of the surface of the thin film metal layer 306 located above the nAlGaN cap layer 355. N-type I
The n x Al y Ga 1-xy N buffer layer 331 is the sapphire substrate 301 and the epitaxial growth layer 3 formed thereon.
32, 303, 304, 305 is a layer for relaxing lattice mismatch with p-type In x Al y Ga.
It may be a 1-xy N layer. That is, the buffer layer 331
The conductivity type of does not matter. The layer 332 is preferably undoped, but is a layer for preventing the surface morphology from being roughened, and may have a lower impurity density than the upper n-type GaN cladding layer 302.

【0046】本発明の第1の実施の形態の変形例に係る
n型InAlGaNキャップ層355は製造工程の途中
においては、p型GaNクラッド層304の上部全面に
最終設計膜厚よりも厚めに(1.5μm)形成され、ア
クセプターとなるMgの不活性化を防いでいる。すなわ
ち図2(b)に示すようにInAlGaNキャップ層3
55の厚みを1.0μm以上とすることで有効なMg不
活性化防止を達成している。しかし、最終的には図5に
示すようにn型InAlGaNキャップ層355はp型
GaNクラッド層304の上部の一部にのみ形成され電
流ブロック層として機能している。またその厚みもエピ
タキシャル成長直後の厚みよりも薄くされている。すな
わち図3と同様にこのn型InAlGaNキャップ層3
55を用いて電流狭窄構造を作成している。したがって
優れた発光効率を簡単に達成することができる。
The n-type InAlGaN cap layer 355 according to the modification of the first embodiment of the present invention is thicker than the final designed film thickness on the entire upper surface of the p-type GaN clad layer 304 during the manufacturing process. 1.5 μm) formed to prevent inactivation of Mg serving as an acceptor. That is, as shown in FIG. 2B, the InAlGaN cap layer 3 is formed.
By setting the thickness of 55 to 1.0 μm or more, effective prevention of Mg deactivation is achieved. However, finally, as shown in FIG. 5, the n-type InAlGaN cap layer 355 is formed only on a part of the upper portion of the p-type GaN cladding layer 304 and functions as a current blocking layer. Further, its thickness is smaller than that immediately after the epitaxial growth. That is, as in FIG. 3, the n-type InAlGaN cap layer 3 is formed.
55 is used to create a current constriction structure. Therefore, excellent luminous efficiency can be easily achieved.

【0047】次に図5に示した本発明の第1の実施の形
態の変形例に係るGaN系LEDの製造方法を図6
(a)〜(c)を用いて説明する。
Next, FIG. 6 shows a method of manufacturing a GaN-based LED according to a modification of the first embodiment of the present invention shown in FIG.
A description will be given using (a) to (c).

【0048】(a)サファイア基板301の上にMO−
CVD法等を用いて図6(a)に示すように厚さ50n
mのn型Inx Aly Ga1-x-y Nバッファ層331,
厚さ0.5μmのアンドープ(又はn- 型)GaN層3
32,厚さ4.0μmのn型GaNクラッド層302、
厚さ0.1μmのアンドープInx Ga1-x N層30
3、厚さ0.5μmのp型GaNクラッド層304、厚
さ1.0μmのn型InAlGaNキャップ層355を
連続成長する。上述したようにバッファ層331はp型
Inx Aly Ga1-x-y N層であってもよいが、連続成
長の際ドーパントガスの切り換えを考えれば、n型の方
が便利である。この連続エピタキシャル成長において、
特にp型GaNクラッド層304を成長後、キャリアガ
スとNH3のみを供給し、1〜20分間の「成長中断」
を基板温度を温度成長温度に保ったまま行ない、その後
n型InAlGaNキャップ層355を1.5μm成長
する。
(A) MO-on the sapphire substrate 301
As shown in FIG. 6A, a thickness of 50 n is obtained by using the CVD method or the like.
m n-type In x Al y Ga 1-xy N buffer layer 331,
Undoped (or n type) GaN layer 3 having a thickness of 0.5 μm
32, an n-type GaN cladding layer 302 having a thickness of 4.0 μm,
Undoped In x Ga 1-x N layer 30 having a thickness of 0.1 μm
3. A 0.5 μm-thick p-type GaN cladding layer 304 and a 1.0 μm-thick n-type InAlGaN cap layer 355 are continuously grown. As described above, the buffer layer 331 may be a p-type In x Al y Ga 1-xy N layer, but the n-type is more convenient in consideration of switching of the dopant gas during continuous growth. In this continuous epitaxial growth,
In particular, after growing the p-type GaN clad layer 304, only carrier gas and NH 3 are supplied, and “growth interruption” is performed for 1 to 20 minutes.
The substrate temperature is kept at the temperature growth temperature, and then the n-type InAlGaN cap layer 355 is grown to a thickness of 1.5 μm.

【0049】(b)次にその上部にn型バッファ層33
1〜n型InAlGaNキャップ層355が連続的に堆
積したサファイア基板301をCVD炉から取り出し、
n型InAlGaNキャップ層355の厚さをエッチン
グ又はCMP(化学的機械研磨)等を用いて、0.1μ
mの厚さまで薄くする。そして図6(b)に示すように
n型GaNクラッド層302に達するU溝333を形成
し、さらにn型InAlGaNキャップ層355の一部
を図6(b)に示すようにパターニングする。結果が柔
らかなInAlGaNはGaNに対するエッチングの選
択比が大きいので、このパターニングはオーバーエッチ
ングを伴うことなく、正確かつ容易に実現できる。U溝
333は後にn側電極307をその底部に形成するため
の溝である。図6(b)の形状は周知のフォトリソグラ
フィ技術およびRIE等のエッチング技術により実現で
きる。
(B) Next, the n-type buffer layer 33 is formed on top of it.
The sapphire substrate 301 on which the 1-n type InAlGaN cap layer 355 is continuously deposited is taken out from the CVD furnace,
The thickness of the n-type InAlGaN cap layer 355 is set to 0.1 μm by etching or CMP (chemical mechanical polishing).
Thin to m. Then, a U groove 333 reaching the n-type GaN cladding layer 302 is formed as shown in FIG. 6B, and a part of the n-type InAlGaN cap layer 355 is patterned as shown in FIG. 6B. Since InAlGaN with a soft result has a large etching selection ratio with respect to GaN, this patterning can be accurately and easily realized without overetching. The U groove 333 is a groove for later forming the n-side electrode 307 on the bottom thereof. The shape of FIG. 6B can be realized by a well-known photolithography technique and etching technique such as RIE.

【0050】図6(c)に示す透明電極層306の形成
工程や、その後のn型電極307、p型電極308の形
成工程は前述した図4(c)以降の工程と同様であるの
で説明を省略する。
The step of forming the transparent electrode layer 306 shown in FIG. 6C and the subsequent step of forming the n-type electrode 307 and the p-type electrode 308 are the same as the steps after FIG. Is omitted.

【0051】なお、上記においては電流狭窄構造の場合
について説明したが、連続エピタキシャル成長後n型I
nAlGaNキャップ層355を完全に除去してもかま
わない。n型InAlGaN層355はIn組成u=
0.1程度あれば、下地のp型GaNクラッド層304
に対してRIE時のエッチング選択比を1:1,3程度
に出来るため、オーバーエッチングすることを防止でき
る。組成uをさらに大きくすれば、選択比はさらに大き
くなることはもちろんである。又、RIE時の反応生成
物を赤外分光法、ラマン分光法又は質量分析法等により
モニタリングすることによってもエンドポイントモニタ
ができる。このようにInAlGaNは結晶が柔らかい
ため加工が容易である上にエンドポイントモニタリング
が容易であるため、1μm以上堆積しても容易に除去で
きる。したがってMg不活性化の防止がより確実にな
る。2μm以上n型InAlGaNキャップ層355を
堆積してもよいことはもちろんである。
Although the case of the current confinement structure has been described above, the n-type I after continuous epitaxial growth has been described.
The nAlGaN cap layer 355 may be completely removed. The n-type InAlGaN layer 355 has an In composition u =
If about 0.1, the underlying p-type GaN cladding layer 304
On the other hand, since the etching selection ratio during RIE can be set to about 1: 1,3, overetching can be prevented. It goes without saying that if the composition u is further increased, the selection ratio is further increased. In addition, endpoint monitoring can also be performed by monitoring the reaction product during RIE by infrared spectroscopy, Raman spectroscopy, mass spectrometry, or the like. Since InAlGaN has a soft crystal, it is easy to process and endpoint monitoring is easy. Thus, InAlGaN can be easily removed even if deposited to a thickness of 1 μm or more. Therefore, prevention of Mg inactivation becomes more reliable. Of course, the n-type InAlGaN cap layer 355 having a thickness of 2 μm or more may be deposited.

【0052】なお、本発明の第1の実施の形態は上記変
形例を含めた構造や上記製造方法に限られるものではな
い。すなわち、より一般的なInx Aly Ga1-x-y
層を有したGaN系LEDや半導体レーザにも適用でき
るものである。n型キャップ層としてGaNおよびIn
AlGaNについて説明したが、電気的特性がn型を示
すものであればよく他の半導体材料によっても同様の効
果が得られる。その他、本発明の要旨を逸脱しない範囲
で種々変形して実施可能である。
The first embodiment of the present invention is not limited to the structure including the above modification and the above manufacturing method. That is, the more general In x Al y Ga 1-xy N
It can also be applied to a GaN-based LED having a layer and a semiconductor laser. GaN and In as n-type cap layer
Although AlGaN has been described, the same effect can be obtained with other semiconductor materials as long as the electrical characteristics exhibit n-type. In addition, various modifications can be made without departing from the scope of the present invention.

【0053】(第2の実施の形態)図7(a)は本発明
の第2の実施の形態に係わるGaN系半導体の積層構造
の断面図である。図7(a)にすようにサファイア(A
2 3 )基板301の一主表面上にSiドープのn型
GaN層302、Mgドープのp型GaN層314、が
順次積層されている。これらの層の成長はMOCVD法
等の気相エピタキシャル成長法を用いて積層し、5族元
素原料ガスとしてNH3 、3族元素原料ガスとしてTM
G、TEG等,ドーパントガスとしてCp2 Mg、Si
4 等を用い、雰囲気ガス(キャリアガス)としてH2
/N2 の混合ガス等を用いればよい。成長時の基板温度
としては、たとえば1050℃が好ましい。各層の膜厚
は以下のとおりである。
(Second Embodiment) FIG. 7A is a sectional view of a laminated structure of a GaN-based semiconductor according to a second embodiment of the present invention. As shown in FIG. 7A, sapphire (A
An Si 2 -doped n-type GaN layer 302 and a Mg-doped p-type GaN layer 314 are sequentially stacked on one main surface of the (l 2 O 3 ) substrate 301. These layers are grown using a vapor phase epitaxial growth method such as MOCVD, and NH 3 is used as a group 5 element source gas and TM is used as a group 3 element source gas.
G, TEG, etc., Cp 2 Mg, Si as a dopant gas
H 2 or the like is used, and H 2 is used as an atmosphere gas (carrier gas).
A mixed gas of / N 2 or the like may be used. The substrate temperature during growth is preferably 1050 ° C., for example. The film thickness of each layer is as follows.

【0054】 n型GaN層 302 ・・・・ 2.0μm p型GaN層 314 ・・・・ 1.0μm この積層構造の成長後、基板温度を成長温度から室温ま
で降温する過程で結晶成長層を有する基板の雰囲気をN
2 にする。通常、結晶成長後に基板温度を下げる過程で
は結晶成長層からのNの脱離を防ぐため5族原料ガスで
あるNH3 を供給し続けるが、このNH3 が熱分解する
ことで生じる原子状水素が降温過程に結晶中に閉じ込め
られアクセプタ不活性化させる。つまり本発明の第2の
実施の形態では基板温度の降温時にNH3 の供給を停止
することにより原子状水素の生成を防ぎ、引いてはアク
セプタの活性化率を高めることができる。実際に、本発
明の第2の実施の形態の手法を用いて作成したMgドー
プGaN層314のC−V法を用いた実効キャリア密度
の測定からは結晶中のアクセプタ不純物の約10%が活
性化していることが確認されており、従来技術における
NH3 雰囲気における降温プロセスを用いた場合の活性
化率(1%)を大きく上回っていた。成長時にキャリア
ガスとしてH2 /N2 混合ガスを用いた場合には、成長
終了時の3族および5族の原料ガスの供給停止と同時に
キャリアガスをN2 のみに調整して降温を行えばよい。
あるいは、キャリアガスのH2 /N2 の混合比をN2
0%以上のN2 リッチとしてもよい。この場合H2 によ
るエッチング効果を考慮する必要がある。
N-type GaN layer 302 ··· 2.0 μm p-type GaN layer 314 ··· 1.0 μm After the growth of this laminated structure, a crystal growth layer is formed in the process of lowering the substrate temperature from the growth temperature to room temperature. The atmosphere of the substrate having N
Set to 2 . Normally, in the process of lowering the substrate temperature after crystal growth, NH 3 which is a group 5 source gas is continuously supplied in order to prevent desorption of N from the crystal growth layer, but atomic hydrogen produced by thermal decomposition of this NH 3 is generated. Are trapped in the crystal during the temperature lowering process and deactivate the acceptor. That is, according to the second embodiment of the present invention, the supply of NH 3 is stopped when the substrate temperature is lowered to prevent the production of atomic hydrogen, and thus the activation rate of the acceptor can be increased. Actually, from the measurement of the effective carrier density of the Mg-doped GaN layer 314 formed by the method of the second embodiment of the present invention by the CV method, about 10% of the acceptor impurities in the crystal are active. It was confirmed that the activation rate (1%) in the case of using the temperature lowering process in the NH 3 atmosphere in the prior art was greatly exceeded. When an H 2 / N 2 mixed gas is used as a carrier gas during growth, the carrier gas should be adjusted to only N 2 and the temperature should be lowered at the same time when the supply of the group 3 and group 5 source gases at the end of growth is stopped. Good.
Alternatively, the mixture ratio of H 2 / N 2 of the carrier gas is N 2 9
It may be N 2 rich of 0% or more. In this case, it is necessary to consider the etching effect of H 2 .

【0055】基板温度の降温時にキャリアガスをN2
はN2 リッチのH2 /N2 混合ガスへの切り換え・調整
を行うことの操作の便宜を考慮すれば、n型GaN層3
02、p型GaN層314のエピタキシャル成長時のキ
ャリアガスをN2 又はN2 リッチのH2 /N2 混合ガス
としておくことが好ましい。エピタキシャル成長時のキ
ャリアガスをN2 等の不活性ガスとしておくことによ
り、そのまま降温過程に移行できるので本発明の第2の
実施の形態はより効果的になる。
Considering the convenience of the operation of switching and adjusting the carrier gas to N 2 or N 2 rich H 2 / N 2 mixed gas at the time of lowering the substrate temperature, the n-type GaN layer 3
02, the carrier gas at the time of epitaxial growth of the p-type GaN layer 314 is preferably N 2 or N 2 rich H 2 / N 2 mixed gas. By setting the carrier gas at the time of epitaxial growth to be an inert gas such as N 2 , the temperature can be directly transferred to the temperature lowering process, so that the second embodiment of the present invention becomes more effective.

【0056】また、降温時のNH3 の供給停止は結晶成
長時の基板温度から400℃の間で行えば良く、結晶中
からのN脱離を考慮すると900から400℃の間で行
うこが更に望ましい。更に、原子状水素の生成量はNH
3 量によるためNH3 を微量に添加してもかまわない。
結晶成長時の10%程度の供給量であれば降温時のNの
脱離を抑制できるので、NH3 を微量に添加したN2
の不活性ガス雰囲気で降温してもよい。
The supply of NH 3 at the time of lowering the temperature may be stopped at a temperature of 400 ° C. from the substrate temperature at the time of crystal growth. Considering the desorption of N from the crystal, it is preferable to stop at 900 to 400 ° C. More desirable. Furthermore, the amount of atomic hydrogen produced is NH
Since it depends on the amount of NH 3 , a small amount of NH 3 may be added.
Since the desorption of N at the time of temperature decrease can be suppressed if the supply amount is about 10% during crystal growth, the temperature may be decreased in an inert gas atmosphere such as N 2 to which a small amount of NH 3 is added.

【0057】また、第1の実施の形態と同様に、図7
(b)に示すようにp型GaN層314の上にn型キャ
ップ層315を形成し、N2 又はN2 リッチのキャリア
ガス中で成長温度から室温まで降温してもよい。n型キ
ャップ層315としてはn型InAlGaNキャップ層
を1μm以上の厚みに堆積することがより好ましい。ま
たn型Inx Aly Ga1-x-y N層やアンドープ(又は
- 型)GaN層を形成してから、その上にn型GaN
層302を形成してもよいことはもちろんである。
Further, similarly to the first embodiment, FIG.
As shown in (b), an n-type cap layer 315 may be formed on the p-type GaN layer 314, and the temperature may be lowered from the growth temperature to room temperature in N 2 or N 2 -rich carrier gas. As the n-type cap layer 315, it is more preferable to deposit an n-type InAlGaN cap layer to a thickness of 1 μm or more. In addition, after forming an n-type In x Al y Ga 1-xy N layer and an undoped (or n -type) GaN layer, n-type GaN is formed thereon.
Of course, layer 302 may be formed.

【0058】本発明の第2の実施の形態の有する従来技
術に対する優位性は、プロセスの簡略化ができることに
ある。つまり、本発明の第2の実施の形態によれば従来
技術の連続エピタキシャル成長の最後においてN2 又は
2 リッチのキャリアガスのみを流し、このキャリアガ
スの雰囲気中で降温するという単純な工程の改良でp型
GaNクラッド層304のHの取り込みに起因した不活
性化を抑えることができる(したがって実質的な工程数
の増大はない)。このことは従来技術においてp型Ga
Nクラッド層の活性化に必要とされていた電子線照射や
熱処理等の複雑なプロセスをなくすことができる点で顕
著な工程簡略化を可能とするものである。
The advantage of the second embodiment of the present invention over the prior art is that the process can be simplified. That is, according to the second embodiment of the present invention, an improvement of the simple process of flowing only N 2 or N 2 rich carrier gas at the end of the conventional continuous epitaxial growth and lowering the temperature in the atmosphere of this carrier gas Thus, it is possible to suppress the inactivation due to the incorporation of H in the p-type GaN cladding layer 304 (therefore, the number of steps is not substantially increased). This is due to the p-type Ga in the prior art.
This makes it possible to significantly simplify the process in that complicated processes such as electron beam irradiation and heat treatment required for activation of the N-clad layer can be eliminated.

【0059】なお、本発明の第2の実施の形態は図7
(a)および7(b)に示した構造に限定されるもので
はない。図7(b)においてn型キャップ層としてGa
N層315を用いたが、電気的特性がn型を示すもので
あればよく上述したn型InAlGaN等他の半導体材
料によっても同様の効果が得られる。また、本発明の第
2の実施の形態は発光ダイオードに限らず半導体レーザ
に適用することも可能である。また、降温過程の雰囲気
ガスとしてN2 及びN2 リッチのH2 /N2 を用いた
が、ArやHe等他の不活性ガス、またはそれらの混合
ガスでも同様の効果が得られる。その他、本発明の要旨
を逸脱しない範囲で種々変形して実施可能である。
The second embodiment of the present invention is shown in FIG.
It is not limited to the structures shown in (a) and 7 (b). In FIG. 7B, Ga is used as the n-type cap layer.
Although the N layer 315 is used, the same effect can be obtained by using any other semiconductor material such as n-type InAlGaN described above as long as the electrical characteristics exhibit n-type. The second embodiment of the present invention can be applied not only to the light emitting diode but also to a semiconductor laser. Further, N 2 and N 2 -rich H 2 / N 2 were used as the atmosphere gas in the temperature lowering process, but other inert gases such as Ar and He, or a mixed gas thereof can also obtain the same effect. In addition, various modifications can be made without departing from the scope of the present invention.

【0060】(第3の実施の形態)図8(a)は本発明
の第3の実施の形態に係わるGaN系半導体の積層構造
の断面図である。図8(a)においてサファイア(Al
2 3 )基板301の一主表面上にSiドープのn型G
aN層302、Mgドープのp型GaN層324が順次
積層されている。これらの層の成長はMOCVD法等の
気相エピタキシャル成長法を用いて積層し、5族元素原
料ガスとしてNH3 、3族元素原料ガスとしてTMG、
TEG等、ドーパントガスとしてCp2 Mg、SiH4
等を用い、雰囲気ガス(キャリアガス)としてH2 /N
2 の混合ガス等を用いればよい。成長時の基板温度とし
てはたとえば1050℃が好ましい。各層の膜厚は以下
のとおりである。
(Third Embodiment) FIG. 8A is a sectional view of a laminated structure of a GaN-based semiconductor according to a third embodiment of the present invention. In FIG. 8A, sapphire (Al
2 O 3 ) Si-doped n-type G on one main surface of the substrate 301
The aN layer 302 and the Mg-doped p-type GaN layer 324 are sequentially stacked. These layers are grown using a vapor phase epitaxial growth method such as MOCVD, and NH 3 is used as a group 5 element source gas, TMG is used as a group 3 element source gas,
Tp, etc. Cp 2 Mg, SiH 4 as dopant gas
Etc. using H 2 / N as an atmosphere gas (carrier gas)
A mixed gas of 2 or the like may be used. The substrate temperature during growth is preferably 1050 ° C., for example. The film thickness of each layer is as follows.

【0061】 n型GaN層 302 ・・・・ 2.0μm p型GaN層 324 ・・・・ 2.0μm 本発明の第3の実施の形態において最終的に所望のp型
GaN層の厚みは1.0μmであるが、図8(a)に示
すようにp型GaN層324は所望の厚みよりも厚く
2.0μmまで堆積する。本発明の第3の実施の形態は
第2の実施の形態と異なり成長終了後の基板温度の降温
過程において雰囲気ガスをH2 10%以上のH2 /N2
混合ガスとしている。成長層を温度が高い状態でH2
に晒すとそのエッチング作用により膜厚が薄くなり、ま
た長時間の放置では結晶が消失してしまう。そこで従来
技術においてはNH3 を同時に供給しそのエッチング効
果を抑制している。しかしながら、NH3 の供給では原
子状水素の生成が起こるため望ましくない。そこで本発
明の第3の実施の形態では予めH2 のエッチング効果を
考慮して成長時の膜厚を厚く設定することで、H2 ある
いはH2 濃度10%以上のH2 /N2 混合ガス中での降
温を可能にし、引いては原子状水素によるアクセプタの
不活性化を抑制できる。つまり、本発明の第3の実施の
形態では図8(a)に示した積層構造の結晶成長終了後
の降温時にNH3 の供給を停止してH2濃度10%のH
2 /N2 混合ガスを供給し、その降温速度を50℃/分
で降温する。その結果、図8(b)に示すようにMgド
ープGaN層324aが約1μm気相エッチングされ、
1μmのMgドープGaN層324が残る。この残った
MgドープGaN層324bはC−V法を用いた実効キ
ャリア密度の測定において結晶中のアクセプタ不純物の
約8%が活性化していることが確認されている。つまり
本発明の第3の実施の形態によれば、従来技術のNH3
供給しながらの降温過程を用いた場合の活性化率(1
%)よりも高い活性化率が得られる。
N-type GaN layer 302 ··· 2.0 μm p-type GaN layer 324 ··· 2.0 μm In the third embodiment of the present invention, the final desired thickness of the p-type GaN layer is 1 Although it is 0.0 μm, the p-type GaN layer 324 is deposited up to 2.0 μm thicker than the desired thickness as shown in FIG. The third embodiment of the present invention is different from the second embodiment in that the atmosphere gas is H 2 10% or more H 2 / N 2 in the temperature decreasing process of the substrate temperature after the growth is completed.
It is a mixed gas. If the growth layer is exposed to H 2 at a high temperature, the film thickness becomes thin due to its etching action, and the crystals disappear if left for a long time. Therefore, in the conventional technique, NH 3 is simultaneously supplied to suppress the etching effect. However, the supply of NH 3 is not desirable because atomic hydrogen is produced. Therefore, in the third embodiment of the present invention, the film thickness during growth is set in advance in consideration of the etching effect of H 2 , so that H 2 or H 2 / N 2 mixed gas having an H 2 concentration of 10% or more is set. It is possible to lower the temperature in the interior, and eventually suppress the inactivation of the acceptor by atomic hydrogen. That is, the third in the embodiment to stop the supply of NH 3 during cooling after completion of the crystal growth of the stacked structure shown in FIG. 8 (a) and concentration of H 2 10% H of the present invention
The 2 / N 2 mixed gas is supplied and the temperature is lowered at a rate of 50 ° C./min. As a result, as shown in FIG. 8B, the Mg-doped GaN layer 324a is vapor-phase-etched by about 1 μm,
A 1 μm Mg-doped GaN layer 324 remains. In the remaining Mg-doped GaN layer 324b, it has been confirmed that about 8% of the acceptor impurities in the crystal are activated in the measurement of the effective carrier density using the CV method. That is, according to the third embodiment of the present invention, NH 3 of the related art is used.
Activation rate (1 when using the cooling process while supplying)
%) Is obtained.

【0062】本発明の第3の実施の形態の奏する従来技
術に対する優位性は、プロセスの簡略化ができることに
ある。つまり、本発明の第3の実施の形態によれば従来
技術の連続エピタキシャル成長において積層膜厚を若干
厚めに成長し、H2 雰囲気で降温するという単純な工程
の改良でp型GaNクラッド層324bへのHの取り込
みに起因した不活性化を抑えることができる(したがっ
て実質的な工程数の増大はない)。このことは従来技術
においてp型GaNクラッド層の活性化に必要とされて
いた電子線照射や熱処理等の複雑なプロセスをなくすこ
とができる点で顕著な工程簡略化を可能とするものであ
る。
The advantage of the third embodiment of the present invention over the prior art is that the process can be simplified. That is, according to the third embodiment of the present invention, the p-type GaN clad layer 324b is formed by improving the simple process of slightly increasing the laminated film thickness in the conventional continuous epitaxial growth and lowering the temperature in the H 2 atmosphere. It is possible to suppress the inactivation due to the incorporation of H in (therefore, there is no substantial increase in the number of steps). This enables remarkable process simplification in that complicated processes such as electron beam irradiation and heat treatment, which are required in the prior art to activate the p-type GaN cladding layer, can be eliminated.

【0063】本発明の第3の実施の形態は図8(a),
(b)に示した構造に限定されるものではない。図3
(a)と同様にサファイア基板301の上にn型Inx
AlyGa1-x-y Nバッファ層やアンドープ(又はn-
型)GaN層を形成してからn型GaN層302を形成
してもよいことはもちろんである。DH発光ダイオード
や半導体レーザ等にも適用可能であり、その他の本発明
の趣旨を変更しない範囲での種々の実施の形態が可能で
ある。
The third embodiment of the present invention is shown in FIG.
The structure is not limited to that shown in (b). Figure 3
Similar to (a), n-type In x is formed on the sapphire substrate 301.
Al y Ga 1-xy N buffer layer or undoped (or n
It goes without saying that the n-type GaN layer 302 may be formed after the (type) GaN layer is formed. The present invention can be applied to a DH light emitting diode, a semiconductor laser, etc., and various embodiments can be made without departing from the spirit of the present invention.

【0064】[0064]

【発明の効果】上述したように本発明によれば、気相エ
ピタキシャル成長工程の一連の過程における単純な改良
を行うことのみで、煩雑かつ時間のかかる特別な工程を
付加することなく、アクセプターの活性化率を向上させ
ることができ、p型半導体領域の抵抗が下がる。その結
果半導体発光素子の発光効率が向上する。
As described above, according to the present invention, the acceptor activation can be performed by simply making a simple improvement in the series of vapor phase epitaxial growth steps without adding a complicated and time-consuming special step. The conversion rate can be improved and the resistance of the p-type semiconductor region is lowered. As a result, the luminous efficiency of the semiconductor light emitting device is improved.

【0065】特にn型のInu Alv Ga1-u-v N(0
<u,v<1)キャップ層を用いることにより、キャッ
プ層の下地となるp型半導体領域とのエッチング選択比
を大きくし、エンドポイントモニタリングを容易にする
ことができる。このためキャップ層を1μm以上の厚さ
に十分厚くして、アクセプタ不純物の活性化率の向上を
より確実なものとできる。
In particular, n-type In u Al v Ga 1-uv N (0
<U, v <1) By using the cap layer, it is possible to increase the etching selection ratio with respect to the p-type semiconductor region which is the base of the cap layer, and facilitate endpoint monitoring. Therefore, the cap layer can be made sufficiently thick to a thickness of 1 μm or more, and the activation rate of acceptor impurities can be more reliably improved.

【0066】また、本発明によれば電流狭窄構造形成が
容易であるのでさらに発光効率が向上する。
Further, according to the present invention, the current confinement structure can be easily formed, so that the luminous efficiency is further improved.

【0067】また本発明によれば、素子化プロセスを簡
略化することが出来るので製造歩留りが高くなり、生産
性が向上する。さらに短時間で製品を製造できるので迅
速な製品供給を可能とすると共に実質的な生産コストが
下がり、工業的価値は大きい。
Further, according to the present invention, since the element forming process can be simplified, the manufacturing yield is increased and the productivity is improved. Further, since the product can be manufactured in a short time, the product can be promptly supplied and the substantial production cost is lowered, so that the industrial value is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施の形態に係る窒化ガリウム系
半導体発光素子の基本技術(原理)を説明するための断
面図である。
FIG. 1 is a cross-sectional view for explaining a basic technique (principle) of a gallium nitride-based semiconductor light emitting device according to a first embodiment of the present invention.

【図2】図2(a)は図1に示した積層構造の2次イオ
ン質量分析(SIMS)によるMgの膜厚方向の不純物
密度プロファイルで、図2(b)はHの不純物密度のn
キャップ層の厚さに対する依存性を示す図である。
2A is an impurity density profile of Mg in a film thickness direction by secondary ion mass spectrometry (SIMS) of the laminated structure shown in FIG. 1, and FIG. 2B is an impurity density n of H of FIG.
It is a figure which shows the dependence with respect to the thickness of a cap layer.

【図3】図3(a)は本発明の第1の実施の形態に係わ
る窒化ガリウム系半導体LEDの断面図で、図3(b)
はその鳥瞰図である。
FIG. 3 (a) is a cross-sectional view of a gallium nitride based semiconductor LED according to the first embodiment of the present invention, and FIG.
Is a bird's eye view.

【図4】図3のLEDの製造工程を説明する図である。FIG. 4 is a diagram illustrating a manufacturing process of the LED of FIG.

【図5】本発明の第1の実施の形態の変形例に係わる窒
化ガリウム系半導体LEDの断面図である。
FIG. 5 is a cross-sectional view of a gallium nitride based semiconductor LED according to a modified example of the first embodiment of the present invention.

【図6】図5のLEDの製造工程を説明する図である。FIG. 6 is a diagram illustrating a manufacturing process of the LED of FIG.

【図7】本発明の第2の実施の形態に係る積層構造を示
す図である。
FIG. 7 is a diagram showing a laminated structure according to a second embodiment of the present invention.

【図8】本発明の第3の実施の形態に係る積層構造を示
す図である。
FIG. 8 is a diagram showing a laminated structure according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

301 サファイア基板 302 n型GaN層 303 アンドープInGaN活性層 304,314,324,324a,324b p型G
aN層 305,315 n型GaNキャップ層 306 導電性薄膜 307 n側電極 308 p側電極 331 Inx Aly Ga1-x-y Nバッファ層 332 アンドープ(又はn- 型)GaN層 333 U溝 355 n型Inu Alv Ga1-u-v N(0<u,v<
1)キャップ層
301 Sapphire substrate 302 n-type GaN layer 303 Undoped InGaN active layer 304, 314, 324, 324a, 324b p-type G
aN layer 305, 315 n-type GaN cap layer 306 conductive thin film 307 n-side electrode 308 p-side electrode 331 In x Al y Ga 1- xy N buffer layer 332 an undoped (or n - -type) GaN layer 333 U groove 355 n-type In u Al v Ga 1-uv N (0 <u, v <
1) Cap layer

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 H01S 5/00 - 5/50 JICSTファイル(JOIS)Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 33/00 H01S 5/00-5/50 JISST file (JOIS)

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 Inx Aly Ga1-x-y N(0≦x、y
≦1)からなるn型クラッド層の上に活性層を成長する
工程と、 該活性層の上に、マグネシウムを5×1019cm-3
1.5×1020cm-3含むInx Aly Ga1-x-y
(0≦x、y≦1)からなるp型クラッド層を成長する
工程と、 該p型クラッド層の成長後に、アンモニア(NH3 )ガ
スとキャリアガスのみを、30秒以上、3分以下供給し
続ける成長中断ステップと、 該成長中断ステップ後に、前記p型クラッド層の上に、
厚さ1μm以上で、ドナーを2×1018cm-3〜5×1
19cm-3含むn型Inu Alv Ga1-u-v N(0<
u,v<1)からなるキャップ層を成長する工程とを含
むことを特徴とする半導体発光素子の製造方法。
1. In x Al y Ga 1-xy N (0 ≦ x, y
≦ 1) growing an active layer on the n-type clad layer, and magnesium on the active layer in an amount of 5 × 10 19 cm −3
In x Al y Ga 1-xy N containing 1.5 × 10 20 cm -3
A step of growing a p-type cladding layer composed of (0 ≦ x, y ≦ 1), and supplying only ammonia (NH 3 ) gas and carrier gas for 30 seconds or more and 3 minutes or less after the growth of the p-type cladding layer. And a step of continuing the growth, and after the step of stopping the growth, on the p-type cladding layer,
The donor is 2 × 10 18 cm −3 to 5 × 1 with a thickness of 1 μm or more.
N-type In u Al v Ga 1-uv N containing 0 19 cm −3 (0 <
and a step of growing a cap layer composed of u, v <1).
【請求項2】 前記n型クラッド層、前記活性層、前記
p型クラッド層及び前記キャップ層は、サファイア基板
上にMOCVD法で形成することを特徴とする請求項1
に記載の半導体発光素子の製造方法。
2. The n-type clad layer, the active layer, the p-type clad layer and the cap layer are formed on a sapphire substrate by MOCVD.
A method for manufacturing the semiconductor light emitting device according to.
【請求項3】 前記キャップ層を成長する工程の後に、
前記キャップ層の一部を選択的に除去し、前記p型クラ
ッド層を露出させる工程を更に有することを特徴とする
請求項1又は2に記載の半導体発光素子の製造方法。
3. After the step of growing the cap layer,
3. The method for manufacturing a semiconductor light emitting device according to claim 1, further comprising the step of selectively removing a part of the cap layer to expose the p-type clad layer.
【請求項4】 前記キャップ層の上に、透明電極層を形
成する工程を更に有することを特徴とする請求項1〜3
のいずれか1項に記載の半導体発光素子の製造方法。
4. The method according to claim 1, further comprising the step of forming a transparent electrode layer on the cap layer.
13. The method for manufacturing a semiconductor light emitting device according to any one of 1.
【請求項5】 前記p型クラッド層を露出させる工程の
後に、前記露出したp型クラッド層の一部、及び前記活
性層の一部を選択的に除去し、前記n型クラッド層の一
部を露出させる工程を更に有することを特徴とする請求
項3記載の半導体発光素子の製造方法。
5. After the step of exposing the p-type clad layer, a part of the exposed p-type clad layer and a part of the active layer are selectively removed to form a part of the n-type clad layer. 4. The method for manufacturing a semiconductor light emitting device according to claim 3, further comprising the step of exposing.
【請求項6】 前記n型クラッド層、前記活性層、前記
p型クラッド層及び前記キャップ層を、不活性ガスをキ
ャリアガスとして用いた気相エピタキシャル成長法で形
成することを特徴とする請求項1に記載の半導体発光素
子の製造方法。
6. The n-type cladding layer, the active layer, the p-type cladding layer and the cap layer are formed by a vapor phase epitaxial growth method using an inert gas as a carrier gas. A method for manufacturing the semiconductor light emitting device according to.
【請求項7】 前記キャップ層を成長する工程の後に、
3族元素原料ガスと5族元素原料ガスの供給を停止し、
キャリアガスの雰囲気中で、基板温度を成長温度から室
温まで降温する工程を更に有することを特徴とする請求
項1〜5のいずれか1項に記載の半導体発光素子の製造
方法。
7. After the step of growing the cap layer,
Stop the supply of Group 3 element source gas and Group 5 element source gas,
The method for manufacturing a semiconductor light emitting device according to claim 1, further comprising the step of lowering the substrate temperature from the growth temperature to room temperature in an atmosphere of carrier gas.
【請求項8】 Inx Aly Ga1-x-y N(0≦x、y
≦1)からなるn型クラッド層と、 該n型クラッド層の上部の活性層と、 該活性層の上部に配置され、マグネシウムが5×1019
cm-3〜1.5×1020cm-3の範囲で、一定の不純物
密度に添加されたInx Aly Ga1-x-y N(0≦x、
y≦1)からなるp型クラッド層と、 該p型クラッド層の上部に配置され、ドナーが2×10
18cm-3〜5×1019cm-3の範囲で一定の不純物密度
に添加され、且つ前記p型クラッド層との界面から次第
に減少し、前記p型クラッド層との界面から0.3μm
の厚さにおいて、1.7×1018cm-3以下となる不純
物密度プロファイルで、前記マグネシウムが添加された
Inu Alv Ga1-u-v N(0<u,v<1)からなる
n型キャップ層 とを含むことを特徴とする半導体発光
素子。
8. In x Al y Ga 1-xy N (0 ≦ x, y
≦ 1), an n-type clad layer, an active layer above the n-type clad layer, and 5 × 10 19 magnesium disposed above the active layer.
cm in the range of -3 ~1.5 × 10 20 cm -3, is added to a constant impurity concentration In x Al y Ga 1-xy N (0 ≦ x,
y ≦ 1), a p-type clad layer, and a donor of 2 × 10 arranged on the p-type clad layer.
It is added to a constant impurity density in the range of 18 cm −3 to 5 × 10 19 cm −3 , gradually decreases from the interface with the p-type cladding layer, and 0.3 μm from the interface with the p-type cladding layer.
N -type made of In u Al v Ga 1 -uv N (0 <u, v <1) to which magnesium is added, with an impurity density profile of 1.7 × 10 18 cm −3 or less. A semiconductor light-emitting device comprising a cap layer.
【請求項9】 前記n型キャップ層は前記p型クラッド
層の上部の一部に選択的に形成されていることを特徴と
する請求項8記載の半導体発光素子。
9. The semiconductor light emitting device according to claim 8, wherein the n-type cap layer is selectively formed on a part of an upper portion of the p-type clad layer.
【請求項10】 前記n型キャップ層の上部および前記
n型キャップ層の形成されていない部分のp型クラッド
層の上部に透明電極層が形成されていることを特徴とす
る請求項9記載の半導体発光素子。
10. The transparent electrode layer according to claim 9, wherein a transparent electrode layer is formed on the n-type cap layer and on the p-type clad layer in a portion where the n-type cap layer is not formed. Semiconductor light emitting device.
【請求項11】 前記n型キャップ層の上部に前記透明
電極層を挾んでp側電極層が形成されていることを特徴
とする請求項10記載の半導体発光素子。
11. The semiconductor light emitting device according to claim 10, wherein a p-side electrode layer is formed on the n-type cap layer so as to sandwich the transparent electrode layer.
【請求項12】 前記n型クラッド層、前記活性層、前
記p型クラッド層及び前記キャップ層は、サファイア基
板上に積層されていることを特徴とする請求項8記載の
半導体発光素子。
12. The semiconductor light emitting device according to claim 8, wherein the n-type cladding layer, the active layer, the p-type cladding layer and the cap layer are laminated on a sapphire substrate.
JP22660897A 1996-09-10 1997-08-22 Semiconductor light emitting device and method of manufacturing the same Expired - Fee Related JP3361964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22660897A JP3361964B2 (en) 1996-09-10 1997-08-22 Semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23933596 1996-09-10
JP8-239335 1996-09-10
JP22660897A JP3361964B2 (en) 1996-09-10 1997-08-22 Semiconductor light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10144962A JPH10144962A (en) 1998-05-29
JP3361964B2 true JP3361964B2 (en) 2003-01-07

Family

ID=26527264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22660897A Expired - Fee Related JP3361964B2 (en) 1996-09-10 1997-08-22 Semiconductor light emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3361964B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144014A (en) * 1999-11-17 2001-05-25 Ngk Insulators Ltd Substrate for epitaxial growth and its manufacturing method
WO2001069659A2 (en) * 2000-03-14 2001-09-20 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
JP4826019B2 (en) * 2001-02-16 2011-11-30 ソニー株式会社 Manufacturing method of semiconductor laser device
JP2003179263A (en) * 2002-11-11 2003-06-27 Seiwa Electric Mfg Co Ltd Gallium nitride semiconductor light emitting element
WO2005034301A1 (en) * 2003-09-25 2005-04-14 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and method for manufacturing same
KR101119727B1 (en) 2004-03-31 2012-03-23 니치아 카가쿠 고교 가부시키가이샤 Nitride semiconductor light emitting element
JP4720519B2 (en) * 2006-01-23 2011-07-13 パナソニック株式会社 Method for manufacturing p-type nitride semiconductor
JP2008227073A (en) * 2007-03-12 2008-09-25 Rohm Co Ltd Formation method of nitride semiconductor laminate structure and manufacturing method of nitride semiconductor element
JP5115425B2 (en) 2008-09-24 2013-01-09 豊田合成株式会社 Group III nitride semiconductor light emitting device
JP5907210B2 (en) * 2014-05-26 2016-04-26 株式会社リコー Manufacturing method of semiconductor device
FR3082053B1 (en) * 2018-05-29 2020-09-11 Commissariat Energie Atomique PROCESS FOR MANUFACTURING A GAN-TYPE LIGHT-LUMINESCENT DIODE
CN116314507B (en) * 2023-05-19 2023-07-28 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode

Also Published As

Publication number Publication date
JPH10144962A (en) 1998-05-29

Similar Documents

Publication Publication Date Title
US6020602A (en) GaN based optoelectronic device and method for manufacturing the same
JP3688843B2 (en) Nitride semiconductor device manufacturing method
US8324611B2 (en) Semiconductor light emitting device and wafer
JP3754120B2 (en) Semiconductor light emitting device
US20010002048A1 (en) Light-emitting device using group III nitride group compound semiconductor
JP2001210863A (en) Semiconductor device having selectively doped iii-v nitride layers
JP3761935B2 (en) Compound semiconductor device
JP3325479B2 (en) Compound semiconductor device and method of manufacturing the same
JP3361964B2 (en) Semiconductor light emitting device and method of manufacturing the same
US6365923B1 (en) Nitride semiconductor light-emitting element and process for production thereof
JP3561105B2 (en) P-type semiconductor film and semiconductor device
KR100586955B1 (en) Method of producing nitride semconductor light emitting diode
JP3987985B2 (en) Manufacturing method of semiconductor device
JPH10154829A (en) P-type nitride semiconductor growth method and nitride semiconductor element
JP2010040692A (en) Nitride based semiconductor device and method of manufacturing the same
JP4103309B2 (en) Method for manufacturing p-type nitride semiconductor
JP2918139B2 (en) Gallium nitride based compound semiconductor light emitting device
JPH10144960A (en) Method for manufacturing p-type nitride semiconductor and nitride semiconductor element
JP4089752B2 (en) Manufacturing method of semiconductor device
JP3722426B2 (en) Compound semiconductor device
KR100475005B1 (en) Nitride semiconductor device
JPH09326508A (en) Semiconductor optical device
JP3857715B2 (en) Method for manufacturing compound semiconductor device
JPH0883956A (en) Semiconductor light-emitting device
JP2005340789A (en) Group iii nitride semiconductor light-emitting element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131018

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees