JP3987985B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3987985B2 JP3987985B2 JP12461099A JP12461099A JP3987985B2 JP 3987985 B2 JP3987985 B2 JP 3987985B2 JP 12461099 A JP12461099 A JP 12461099A JP 12461099 A JP12461099 A JP 12461099A JP 3987985 B2 JP3987985 B2 JP 3987985B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- compound semiconductor
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、窒化ガリウム(GaN)系化合物半導体を用いた発光ダイオード(LED)、半導体レーザなどの半導体発光素子、あるいはトランジスタ等の半導体装置の製造方法に係り、特にこれらの半導体装置に用いることが可能な低抵抗でp型のGaN系化合物半導体層を良好に形成することができる半導体装置の製造方法に関する。
【0002】
【従来の技術】
GaN、GaAlN、InGaN、InGaAlN等のGaN系化合物半導体を用いた青色半導体発光素子(青色LED、青色レーザなど)は公知である。この種の半導体発光素子は、一般的にサファイア(Al2O3)より成る絶縁性基板の上にGaxAl1-xN(但し、0≦x≦1)で表されるGaN系化合物半導体層を周知の気相エピタキシャル成長方法などで堆積して構成されている。
【0003】
即ち、従来のこの種の半導体発光素子は図5に示すように、サファイア等から成る絶縁性基板11の一方の主面(上面)に気相エピタキシャル成長方法によって、GaN系化合物半導体層から成るバッファ層12、このバッファ層12の上に形成されたGaN系化合物半導体層からなるn型クラッド層63、このn型クラッド層63の上に気相エピタキシャル成長方法によって形成されたGaN系化合物半導体層から成る活性層64、及びこの活性層64の上に形成されたGaN系化合物半導体層から成るp型クラッド層65からなる半導体積層構造を堆積している。更に、この半導体積層構造の一方の主面(上面)に露出したp型クラッド層65にはアノード電極19が形成されている。p型クラッド層65と活性層64の一部には図示のように切欠け部が形成されており、この切欠け部の底部においてn型クラッド層63の上面の一部が露出している。カソード電極18はこの切欠け部の底部に露出したn型クラッド層63に電気的に接続されている。
【0004】
なお、サファイア基板11の代わりに炭化珪素(SiC)等から成る低抵抗性基板の上に同様な半導体積層構造を堆積し、この半導体積層構造の最上面と最下面にそれぞれアノード電極19とカソード電極18を形成した半導体発光素子も公知である。この半導体発光素子によれば電流を半導体積層構造の縦方向に流すことができ、上述の半導体発光素子のように半導体積層構造に切欠け部を形成する必要がない。
【0005】
ところで、上述の半導体発光素子において、絶縁性基板又は低抵抗性基板の上面に形成されるGaN系化合物半導体層は、周知のMOCVD(有機金属化合物気相成長)法やMBE(分子線エピタキシー)法等によって形成される。なお、MBE法では良質な膜を形成し難いため、MOCVD法で形成するのが一般的である。ここで、半導体層を特定の導電型(n型又はp型)にするには、半導体層の中にこの導電型を決定するための不純物を導入する必要があり、GaN系化合物半導体においてはn型の不純物としてシリコン(Si)、p型の不純物としてマグネシウウム(Mg)や亜鉛(Zn)が通常用いられている。勿論、これ以外の不純物を用いることもある。
【0006】
従来この種の半導体発光素子の製造方法において問題とされていたのは、このようなMOCVD法によってもp型のGaN系化合物半導体層を良好に形成することができないということである。つまり、p型のGaN系化合物半導体層を形成するためには、上述のようにMOCVD法等により半導体層を気相エピタキシャル成長させる際にp型不純物としてのMgやZnを導入するのであるが、単にp型不純物を膜内に導入しても低抵抗なp型のGaN系化合物半導体層とはならず、形成された膜はかなり高い抵抗値を示す高抵抗半導体層となってしまう。
【0007】
この問題点を解決する手段として、上述のようにして形成された高抵抗半導体層に対して電子線を照射することでその抵抗値を低くする方法(第1の従来技術)が公知となっている(例えば、天野ら:ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス、第28巻、第L2212頁乃至第L2214頁等参照)。
【0008】
また、高抵抗半導体層に電子線を照射する代わりに、水素ガスを含まない雰囲気下で熱処理を施すことによって半導体層の低抵抗化を図る方法(第2の従来技術)が発表されている(例えば、特開平5−183189号公報、若しくは中村ら:ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス、第31巻、第1258頁乃至第1266頁等参照)。この方法によれば、電子線照射による場合に比べて生産性の点で有利であり、実用化が期待された。
【0009】
更に、特開平8−8460号公報には、p型のAlxGa1-xN系化合物半導体層の上にn型半導体層を気相成長で形成させ、n型半導体層でp型のAlxGa1-xN系化合物半導体層を被覆した状態で、ガス供給を止めて、成長温度から基板を冷却することにより低抵抗p型のGaN系化合物半導体層を得ようとする技術(第3の従来技術)が示されている。この第3の従来技術を提案した発明者らは、p型半導体層の低抵抗化の理由は不明であるとしている。しかし、第3の従来技術によれば、気相成長後のアニーリング処理や電子線照射の必要を回避することが出来る。
【0010】
【発明が解決しようとする課題】
しかし、第1の従来技術は、たとえ半導体層の低抵抗化が図れたとしても、半導体ウエハ全体に電子線を走査する必要があり生産性の点において望ましくない。
【0011】
第2の従来技術においては、成長室内の雰囲気を水素ガスの含まれない雰囲気に切り替える必要があり、バルブ操作等が煩雑である。また、水素ガスに比べると窒素等は、ガス精製技術上、高純度化が困難であり、雰囲気ガスからのコンタミネーションの問題がある。更に、成長室内の雰囲気を窒素ガスに切り替えると、窒素は水素ガスに比べて熱伝導率が低いので成長室内の温度分布に変化を来たす。このため、ガスを切り替えることによって、成長室内の温度が一時的に上昇し、成長室内部からの付着物からの不純物が再蒸発して絶縁基板上に形成した半導体膜中に混入する欠点がある。
【0012】
第3の従来技術によれば、目的とするデバイス(半導体装置)の動作には寄与しないn型半導体層を形成している。従って、最終的には、動作には寄与しないn型半導体層を反応性イオンエッチング(RIE)等の手法により除去し、p型半導体層を露出させ、更に、この露出したp型半導体層に電極を設けるという工程が必要である。つまり、目的とするデバイス(半導体装置)の最終構造としては必須でない半導体層を堆積する工程と、この必須でない半導体層を除去する工程が、余分に追加され、工程数が増大するので、生産性に問題があった。
【0013】
そこで、本発明は、p型のGaN系化合物半導体層を良好に形成し、この良好なp型のGaN系化合物半導体層を用いた生産性の良い新たな半導体装置の製造方法を提供することを目的とする。
【0014】
即ち、本発明の目的は、アクセプタ不純物の活性化率が高く、高いキャリア密度が得ることが容易に可能なGaN系化合物半導体装置の製造方法を提供することである。
【0015】
本発明の他の目的は、エピタキシャル成長時のキャリアガスとして用いた水素ガスの含まれる雰囲気のままで成長室内の温度を低下して、作業手順を簡素化し、しかも、アクセプタ不純物の活性化率を高くし、高いキャリア密度を実現できるGaN系化合物半導体装置の製造方法を提供することである。
【0016】
本発明のさらに他の目的は、高純度に精製可能な水素ガスを、一貫して使用してエピタキシャル成長を行い、不純物混入を低く押さえ、しかも、アクセプタ不純物の活性化率が高いGaN系化合物半導体装置の製造方法を提供することである。
【0017】
本発明のさらに他の目的は、ガスを切り替えることによって、成長室内の温度が一時的に上昇することを回避し、このガス切り替え時に、成長室内部からの付着物(不純物)が再蒸発によるコンタミネーションを防止し、しかも、アクセプタ不純物の活性化率が高いGaN系化合物半導体装置の製造方法を提供することである。
【0018】
本発明のさらに他の目的は、光学的特性や電気的特性の優れたGaN系化合物半導体装置の製造方法を提供することである。
【0019】
本発明のさらに他の目的は、半導体装置の最終構造としては必須でない余分な半導体層を堆積する工程や、この必須でない半導体層を除去する工程を余分に追加することなく、簡単な工程で、アクセプタ不純物の活性化率を高くし、高いキャリア密度を実現できるGaN系化合物半導体装置の製造方法を提供することである。
【0020】
本発明のさらに他の目的は、製造工程が少なく、歩留まりの高いGaN系化合物半導体装置の製造方法を提供することである。
【0021】
【課題を解決するための手段】
上記目的を達成するため、本発明は、(イ)第1の基板温度において、水素ガスを含む雰囲気中で、p型ドーパントガスを導入しながらエピタキシャル成長することにより、p型GaN系化合物半導体層を堆積する工程と、(ロ)p型GaN系化合物半導体層の上に直接若しくは間接的に、第2の基板温度において、水素ガスを含む雰囲気中で、n型ドーパントガスを導入しながらエピタキシャル成長することにより、n型GaN系化合物半導体層を堆積する工程と、(ハ)水素ガスを含む雰囲気中で、第1及び第2の基板温度より低く、且つ原子状水素をp型GaN系化合物半導体層に溶解させる温度範囲に存在する第3の基板温度まで冷却する工程と、(ニ)n型GaN系化合物半導体層に接して、金属薄膜を堆積する工程とを少なくとも有する半導体装置の製造方法であることである。ここで、「n型ドーパントガス」とは、モノシラン(SiH4)、ジシラン(Si2H6)等のシリコン(Si)を含む化合物ガス、若しくはジエチルセレン(DESe)、ジエチルテルル(DETe)等のVI族元素を含む化合物ガスが該当する。また、「p型ドーパントガス」とは、ジメチル亜鉛(DMZ)、ビスシクロペンタジエニールマグネシウム(Cp2Mg)等のII族元素を含む化合物ガスが該当する。また、「原子状水素をp型GaN系化合物半導体層に溶解させる温度範囲」は、後述する「溶解安定化温度」に対応する温度範囲であり、この温度範囲は、例えば、GaNの場合は、800℃程度以下の温度である。
【0022】
本発明によれば、p型GaN系化合物半導体層の表面をn型GaN系化合物半導体層で被覆した状態で、「溶解安定化温度」よりも高い成長温度である第2の基板温度から、「溶解安定化温度」より低い第3の基板温度まで冷却するようにしているので、水素ガスを含む雰囲気中で基板を冷却しても、この基板温度の下降の過程において原子状水素がp型GaN系化合物半導体層に溶け込むのを有効に防止できる。この結果、原子状水素がp型GaN系化合物半導体層中に安定して存在することが防止され、p型不純物元素(アクセプタ元素)の活性化率が向上し、抵抗率(比抵抗)の低いp型GaN系化合物半導体層が得られる。
【0023】
また、本発明によれば、エピタキシャル成長時のキャリアガスとして用いた水素ガスの含まれる雰囲気のままで成長室内の温度を低下できる。即ち、成長室内の雰囲気ガスを、水素ガスを含まないガスに切り替える必要がなく、バルブ操作等の作業手順が簡素化できる。また、窒素(N2)ガス等に比べると水素ガスの方がより高純度に精製可能であるため、不純物混入がより低く押さえられる利点がある。更に、成長室内の雰囲気を窒素ガスに切り替えると、窒素は水素ガスに比べて熱伝導率が低いので成長室内の温度分布に変化を来たす虞がある。即ち、ガスを切り替えることによって、成長室内の温度が一時的に上昇し、成長室内部からの付着物(不純物)が再蒸発してエピタキシャル成長膜中に混入する虞がある。本発明によれば、このような問題が生じないので、ディープレベルや結晶欠陥の原因となる意図しない不純物や残留不純物の密度が低く、高品位のエピタキシャル成長膜を得ることが可能となる。
【0024】
また、本発明によれば、n型GaN系化合物半導体層を半導体装置の動作に寄与する領域として全部又は一部を残存させるので、工程が簡単化する。
【0025】
本発明において、n型GaN系化合物半導体層が原子状水素の溶解を有効に阻止できるのは、このn型GaN系化合物半導体層とこの下のp型GaN系化合物半導体層等との間にヘテロ接合又はpn接合(若しくはpin接合)に基づく電位障壁が形成されることにある。つまり、この電位障壁は、n型GaN系化合物半導体層からp型GaN系化合物半導体層に向かって電位レベルの高くなる障壁を構築する。このため、原子状水素がn型GaN系化合物半導体層を透過し、p型GaN系化合物半導体層へ溶解する過程が、この電位障壁によって阻止される。したがって、原子状水素の溶解を阻止する目的のためには、この電位障壁は高い方が望ましい。従って、n型GaN系化合物半導体層の不純物密度は、5×1018cm-3以上の高不純物密度であることが好ましい。
【0026】
本発明において、n型GaN系化合物半導体層のp型GaN系化合物半導体層との界面近傍の不純物密度をn型GaN系化合物半導体層の固溶度以上の高い値とすることで、原子状水素がp型GaN系化合物半導体層へ溶解することを有効に阻止する電位障壁が形成できる。
【0027】
さらに、本発明において、n型GaN系化合物半導体層のp型GaN系化合物半導体層との界面近傍に、n型不純物原子のみからなる1乃至5分子層を形成することで、原子状水素がp型GaN系化合物半導体層へ溶解を有効に阻止する電位障壁が形成できる。
【0028】
さらに、本発明において、n型GaN系化合物半導体層の禁制帯幅を、p型GaN系化合物半導体層の禁制帯幅よりも小さくして、ヘテロ接合を形成すれば、ヘテロ接合界面に於ける伝導帯の不連続量ΔECによる電位障壁の高さを加えることが出来るので、原子状水素がp型GaN系化合物半導体層へ溶解を有効に阻止するための高い電位障壁が形成できる。
【0029】
さらに、本発明において、第1及び第2の基板温度は、いずれも原子状水素をp型GaN系化合物半導体層に溶解させる温度範囲に属さないことが通常である。即ち、気相エピタキシャル成長時の基板温度は、「溶解安定化温度」より高く、ガス状水素及びこのガス状水素が熱で分解した原子状水素は、気相エピタキシャル成長時においては半導体層中のそれぞれの構成元素とは結合しない。このため、ガス状水素及び原子状水素は、半導体層の格子間に存在しないか、又は半導体層内に安定して存在できず、エピタキシャル成長膜の上面に吸着(付着)した状態になっている。
【0030】
本発明において、更に工程を付加してもかまわない。例えば、n型GaN系化合物半導体層に接して、金属薄膜を堆積する工程後に、水素ガスを含まない雰囲気中で、熱処理(シンタリング)することにより、n型GaN系化合物半導体層に接する電極層を形成する工程とを更に付加してもかまわない。この「電極層」は、半導体装置に電流や電圧を印加するための低コンタクト抵抗のオーミック電極層である。このように、水素ガスを含まない雰囲気中で熱処理して電極層を形成することにより、気相エピタキシャル成長工程以外のプロセス中において、原子状水素がp型GaN系化合物半導体層へ混入することを有効に防止出来る。
【0031】
また、同様に、水素ガスを含まない雰囲気中で、p型GaN系化合物半導体層の少なくとも一部をドライエッチングして除去する工程を更に有す付加してもかまわない。気相エッチング、光励起エッチング、プラズマエッチング、イオンエッチング等のドライエッチングに用いるガスを、水素ガスを含まない雰囲気とすることで、気相エピタキシャル成長工程以外のプロセス中において、原子状水素がp型GaN系化合物半導体層へ混入することを有効に防止出来る。
【0032】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0033】
図1(c)は本発明の実施の形態に係る半導体発光素子の構造を示す断面図である。図1(c)に示すように、本発明の実施の形態に係る半導体発光素子は、絶縁性基板としてのc面を主面としたサファイア基板11上に、バッファ層12、p型クラッド層15、活性層14、n型クラッド層13が順に堆積されている。バッファ層12の厚みは約25nm程度である。p型クラッド層15の厚みは、約2μmで、このp型クラッド層15の不純物密度は約3×1018cm-3である。活性層14は、真性(i型)のInGaN(窒化インジウムガリウム)半導体層から構成されている。「真性(i型)」とは、故意には不純物を添加(ドープ)していないという意味であり、現実の結晶成長技術のレベルを考慮すれば、ある程度の残留不純物は許容することに留意すべきである。従って、活性層14は不純物密度5×1015cm-3程度以下のp型半導体層でもかまわない。この活性層14の厚みは約2nmである。n型クラッド層13の厚みは約0.5μmで、その不純物密度は約5×1018cm-3である。
【0034】
そして、図1(c)に示すように、p型クラッド層15、活性層14及びn型クラッド層13の一部が、エッチング除去されて凹部(切り欠き部)81が形成されている。この凹部(切り欠き部)81の底面に露出したp型クラッド層15に対して、アノード電極19が形成され、n型クラッド層13に対してカソード電極18が形成されている。カソード電極18は、n型クラッド層13に対して、低抵抗性オーミック接触する金属薄膜、例えば、チタン(Ti)が厚さ20nm、金(Au)が厚さ400nm程度積層した2層構造が採用されている。一方、アノード電極19としては、p型クラッド層15に対して低抵抗性オーミック接触する金属薄膜、例えば、ニッケル(Ni)が厚さ20nm、金(Au)が厚さ400nm堆積された2層構造が採用されている。p型クラッド層15への低抵抗性オーミック接触する金属薄膜としては、Ni/Auの積層構造のほかに、パラジウム(Pd)、Ti、白金(Pt),インジウム(In)の単層、あるいはNiやAuを含めた積層構造、合金でも可能である。n型クラッド層13への低抵抗性オーミック接触する金属薄膜としては、Ti、Auのほかに、Al、Inの単層、あるいはTiやAuを含めた積層構造や合金も可能である。
【0035】
図1(c)に示す本発明の実施の形態に係る半導体発光素子は、図5に示した従来の半導体発光素子とは、サファイア基板の上面に形成された各半導体層の導電型が反対になっていることに留意すべきである。また、p型クラッド層15中のアクセプタ不純物の活性化率を高めるために、p型クラッド層15に関連したプロセスが従来の半導体発光素子の製造方法と相違している。以下、本発明の実施の形態に係る半導体発光素子の製造方法を、図1の工程断面図を参照しながら詳述する。
【0036】
(イ)まず、出発母材となるサファイア基板11を用意する。このサファイア基板11は、有機洗浄および酸洗浄をほどこしたのち、MOCVD装置のチャンバ(成長室)内に配置し、水素ガス(H2)雰囲気中で、1100℃、10分程度の熱処理等を施して、表面の自然酸化膜等を除去する。なお、絶縁性基板としてはサファイア基板11以外を用いることもできるが、GaN系化合物半導体材料との格子定数の相違などを考慮するとサファイア基板11が実用的である。
【0037】
(ロ)次に、サファイア基板11を約600℃まで加熱し、このサファイア基板11の一方の主面上にバッファ層12を形成する。さらに、サファイア基板11の温度を1040℃まで昇温し、図1(a)に示すように、バッファ層12の上に、第1の基板温度で本発明のp型GaN系化合物半導体層となるp型クラッド層15、活性層14、第2の基板温度でn型GaN系化合物半導体層となるn型クラッド層13を順次連続的に堆積する。そして、バッファ層12、p型クラッド層15、活性層14、n型クラッド層13の連続的堆積が完了したら、サファイア基板11の温度を、水素ガスの含まれる雰囲気中で第3の基板温度(室温近傍)まで低下させる。
【0038】
(ハ)次に、サファイア基板11の温度が室温近傍まで低下したら、サファイア基板11をMOCVD装置から取り出す。本発明の実施の形態では、半導体積層構造の最上層に位置するn型半導体層13がキャップ層として機能すると同時に、そのままn型クラッド層13として機能するので、従来技術(第3の従来技術)のようにn型クラッド層13の除去工程は不要である。従って、サファイア基板11をMOCVD装置から取り出したら、直ちに、p型クラッド層15の露出工程に移る。即ち、半導体積層構造の最上層となるn型クラッド層13の上面にフォトレジストやシリコン酸化膜(SiO2)などから成るマスク(図示省略)を形成する。このマスクは、p型クラッド層15を露出させる凹部(切り欠き部)81に対応する位置に開口パターンを有する。続いて、周知のドライエッチング装置内に配置して、このマスクの開口パターンを通じて、n型クラッド層13、活性層14及びp型クラッド層15の一部を、RIE法等によりドライエッチングし凹部(切り欠き部)81を形成する。この結果、図1(b)に示すように、n型クラッド層13、活性層14の一部が除去されて、更にp型クラッド層15の一部が凹部(切り欠き部)81の底面に露出する。本発明の実施の形態では、この凹部(切り欠き部)81を形成するドライエッチングも、実質的に水素ガスを含まない雰囲気中で行う。即ち、エッチングガスとして塩素ガス(Cl2)を用いて、n型クラッド層13、活性層14及びp型クラッド層15の一部をエッチング除去する。このようにすることによって、このドライエッチング工程中にp型クラッド層15内に原子状水素が溶解することを良好に阻止できる。なお、ドライエッチングにおける基板温度を400℃未満の比較的低い温度とすれば、水素ガスを含む雰囲気中でエッチングしてもp型クラッド層15内への原子状水素溶解はさほど生じないと考えられる。このような場合には、水素ガスを若干含む雰囲気内でエッチングし、凹部(切り欠き部)81を形成することもできる。
【0039】
(ニ)最後に、凹部(切り欠き部)81の底部のp型クラッド層15に対する低抵抗性オーミック接触する金属薄膜として、ニッケル(Ni)を20nm、金(Au)を400nm、周知の真空蒸着法やスパッタ法などを用いて形成する。また、n型クラッド層13に対する低抵抗性オーミック接触する金属薄膜としてチタン(Ti)を20nm、金を400nm程度形成する。これらの低抵抗性オーミック接触する金属薄膜をいわゆるリフトオフ法を用いてパターニングし、その後熱処理(シンタリング)をすれば、p型クラッド層15にアノード電極19が、n型クラッド層13にカソード電極18が形成され、図1(c)に示す半導体発光素子が得られる。低抵抗性オーミック接触を得るためのシンタリングは基板温度400℃程度において、窒素(N2)、ヘリウム(He)ガス、アルゴン(Ar)ガス等の水素ガスを含まない雰囲気中で行う。
【0040】
さて、上述の半導体発光素子の製造方法において、(ロ)の工程で説明した、サファイア基板11上にバッファ層12、p型クラッド層15、活性層14、n型クラッド層13を、MOCVD法によって、連続的に気相エピタキシャル成長する工程を、詳細に説明すれば、以下の(i)乃至(v)に示すようになる。
【0041】
(i)サファイア基板11をMOCVD装置の成長室内に配置後、先ず、成長室内にまずトリメチルガリウムガス(Ga(CH3)3:以下、「TMGガス」という)、NH3(アンモニア)ガスを供給してサファイア基板11の上面にGaNから成るバッファ層12を形成する。TMGガスとNH3ガスはそれぞれGa源とN源となるものである。バッファ層12は、サファイアの絶縁性基板11の上に積層するエピタキシャル成長層の結晶性を良好にするためのものである。即ち、絶縁性基板となるサファイア基板11とその上に形成されるGaN系化合物半導体材料とは格子定数が大幅に異なっているため、この格子定数の違いによる応力を緩和するために形成する半導体層である。このバッファ層12は、この層の上方に形成されるp型クラッド層15、活性層14、n型クラッド層13の形成に比べて低温で形成される。本発明の実施の形態では、サファイア基板11の加熱温度を約600℃とした後、TMGガスの流量即ちGaの供給量を約4.3μモル/分、NH3ガスの流量即ちNの供給量を約17.9mモル/分としてバッファ層12を形成した。
【0042】
(ii)続いて、サファイア基板11の加熱温度を約1040℃(第1の基板温度)とし、成長室内にTMGガス、NH3ガス及びCp2Mgガスを供給してサファイア基板11の上面にp型GaNから成るクラッド層(p型GaN系化合物半導体層)15を形成する。本発明の実施の形態では、TMGガスの流量を約4.3μモル/分、NH3ガスの流量を約53.6mモル/分、Cp2Mgガスの流量即ちMgの供給量を約0.12μモル/分とした。このp型クラッド層15の形成時において成長室内にはp型導電型不純物の活性化を阻害する水素ガスが多量に含まれているが、この気相エピタキシャル成長時の雰囲気温度は原子状水素の溶解安定化温度よりもかなり高い温度となっているので、気相エピタキシャル成長層中に原子状水素は溶解しないと考えられる。即ち、特定の不純物が半導体材料中に溶解して安定化する温度(以下、便宜上「溶解安定化温度」と称する)はその物質毎にほぼ決まっており、この溶解安定化温度よりもかなり高い温度や低い温度では不純物は半導体材料中に安定して存在することができず、結果として半導体材料の表面に吸着した状態(析出とも言えるかもしれない)となっていると考えられる。ここで、原子状水素の溶解安定化温度は400℃〜800℃よりもかなり低い温度であると考えられる。このことからすると、上述のMOCVD等による膜成長温度は1040℃程度であるため、原子状水素はこの気相エピタキシャル成長時においては半導体領域内に安定して存在できず、成長膜の上面に吸着(付着)した状態になっていると考えられる。
【0043】
(iii)続いて、サファイア基板11の加熱温度を800℃とし、成長室内にTMGガス、NH3ガス及びトリメチルインジウムガス(In(CH3)3:以下、「TMIガス」という)を供給してp型クラッド層15の上にInGaN半導体層から成る活性層14を形成する。本発明の実施の形態では、TMGガスの供給量を約1.1μモル/分、NH3ガスの流量を約67mモル/分、TMIガスの流量即ちInの供給量を約4.5μモル/分とした。
【0044】
(iv)続いて、サファイア基板11の加熱温度を1040℃(第2の基板温度)とし、成長室内にTMGガス、NH3ガス、モノシランガスを供給して、図1(a)に示すように、活性層14の上にn型GaNから成るn型クラッド層(n型GaN系化合物半導体層)13を形成する。本発明の実施の形態では、TMGガスの流量即ちGaの供給量を約4.3μモル/分、NH3ガスの流量即ちNの供給量を約53.6mモル/分、モノシランガスの流量即ちSiの供給量を約2.5nモル/分とした。
【0045】
(v)こうして、図1(a)に示すように、サファイア基板11の一方の主面上にバッファ層12、p型クラッド層15、活性層14、n型クラッド層13からなる半導体積層構造を順次連続的に形成した後、成長室内の温度を(第3の基板温度まで)低下させる。成長室内の温度を低下させる過程において、半導体積層構造は原子状水素の溶解安定化温度に曝されるが、キャップ層として機能するn型クラッド層13の存在によって原子状水素の溶解が有効に阻止される。また、成長室内を水素ガスが含まれない雰囲気(例えば、窒素雰囲気)にする必要がないため、実施の形態と同様に水素ガスの含まれる雰囲気のままで成長室内の温度を低下させることができ、不純物の混入を有効に防止することができる。
【0046】
以上のようにすれば、上述の(ロ)の工程に係る、バッファ層12、p型クラッド層15、活性層14、n型クラッド層13の連続エピタキシャル成長が実現できる。
【0047】
連続エピタキシャル成長の最上層となるn型クラッド層13は、この下に活性層14を介して形成されたp型クラッド層15内にp型不純物の活性化を妨げる原子状水素が溶解することを阻止する膜として機能するため、その不純物密度と厚みは重要である。即ち、n型クラッド層13が原子状水素の溶解を阻止できるのは、このn型クラッド層13と、この下のi型活性層14と、さらにこの下のp型クラッド層15とによりpin接合が形成され、このpin接合に基づく電位障壁が形成されることにある(活性層14が残留不純物の存在によりp型であれば、n型クラッド層13と、この下のp型活性層14とによりpn接合が形成され、このpn接合に基づく電位障壁が形成されることになる)。つまり、このpin接合(若しくはpn接合)に伴う電位障壁は、n型クラッド層13から活性層14を介してp型クラッド層15に向かって電位レベルの高くなる障壁を構築する。このため、原子状水素がn型クラッド層13を透過し、p型クラッド層15へ溶解する過程が、このpin接合(若しくはpn接合)によって阻止される。したがって、原子状水素溶解を阻止する上ではこの電位障壁は高い方が望ましく、この為にはn型クラッド層13の不純物密度は高い方が好ましい。一方、原子状水素の溶解はこのpin接合(若しくはpn接合)に基づく電位障壁によって阻止されるが、n型クラッド層13の存在自体も原子状水素溶解の阻止にある程度寄与すると考えられるし、またpin接合(若しくはpn接合)をn型クラッド層13とp型クラッド層15との間に良好に形成する観点からしても、このn型クラッド層13を余り薄く形成することは望ましくない。以上を鑑みて、本発明の実施の形態では、n型クラッド層13の不純物密度を約5×1018cm-3とし、n型クラッド層13の厚みを約0.5μmとした。さらに、原子状水素がp型クラッド層15へ溶解するを有効に阻止する電位障壁を形成するためには、n型クラッド層13のp型クラッド層15との界面近傍の不純物密度を5×1019cm-3以上とすればよい。あるいは、n型クラッド層13の活性層14との界面近傍の不純物密度をn型クラッド層13の固溶度以上の高い値とすることで、原子状水素がp型クラッド層15へ溶解を有効に阻止する電位障壁が形成できる。
【0048】
さらに、n型クラッド層13の活性層14との界面近傍に、いわゆるデルタ(δ)ドープのように、n型不純物原子のみからなる1乃至5分子層を形成することで、原子状水素がp型クラッド層15へ溶解を有効に阻止する電位障壁が形成できる。
【0049】
一方、n型クラッド層13の禁制帯幅Egを、活性層14及びp型クラッド層15の禁制帯幅Egよりも小さくして、ヘテロ接合を形成すれば、ヘテロ接合界面に於ける伝導帯の不連続量ΔECによる電位障壁の高さを加えることが出来るので、原子状水素がp型クラッド層15へ溶解を有効に阻止するための高い電位障壁が形成できる。
【0050】
本発明の実施の形態に係る半導体発光素子の製造方法においては、上述したようにしてサファイア基板11の上にバッファ層12、第1の基板温度でp型クラッド層15、活性層14、第2の基板温度でn型クラッド層13を順次連続的に形成した後、成長室内の温度を室温近傍の第3の基板温度まで低下させている。成長室内の温度を低下させる過程において、半導体積層構造は原子状水素の溶解安定化温度に曝されるため、n型クラッド層13を形成しない従来の製造方法では成長室内の雰囲気中に含まれる原子状水素がp型クラッド層15中に溶解してしまう。このため、従来の製造方法において、この原子状水素の溶解を防止するためには、成長室の温度を低下させる過程において成長室内を水素ガスが含まれない雰囲気にする必要があった。
【0051】
一方、本発明の実施の形態では、上述のようにn型クラッド層13の存在によって原子状水素の溶解が有効に阻止されるため、成長室内を水素ガスが含まれない雰囲気(例えば、窒素雰囲気)にする必要がない。このため、本発明の実施の形態では水素ガスの含まれる雰囲気のままで成長室内の温度を低下させている。この結果、成長室内の雰囲気を水素ガスの含まれない雰囲気に切り替える必要がなく、成長プロセスが簡素化できる。また、窒素等に比べると水素ガスの方がより高純度に精製可能であるため、成長室内の温度を低下させる段階においてチャンバー内において半導体積層構造内への不純物混入がより低く押さえられる利点がある。更に、成長室内の雰囲気を窒素ガスに切り替えに伴う成長室内部からの付着物からの不純物が再蒸発の問題もない。
【0052】
また、本発明の実施の形態に係る半導体発光素子(青色LED)の製造方法によれば、キャップ層をデバイス(青色LED)の動作に寄与するn型クラッド層13によって構成するので、キャップ層を除去する工程は不要であり、工程数の増大もなく、工程が簡略化するという利点がある。
【0053】
(その他の実施の形態)
上記の実施の形態の開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。以下に示すように、当業者には様々な代替実施の形態、実施例及び運用技術が可能であることは、上記の説明から明らかとなろう。
【0054】
例えば、上記の実施の形態の説明においては、GaNからなるn型クラッド層13を用いた場合について説明したが、n型クラッド層は、GaN以外のGaN系化合物半導体層を用いることが可能である。例えば、n型不純物としてシリコン(Si)やセレン(Se)を導入したInxAlyGa1-x-yN(0<x≦1、0<y≦1、x+y≦1)を用いても良い。InxAlyGa1-x-yNを用いることにより、p型クラッド層との界面に電位障壁の高さの高いバリアを形成し、原子状水素の溶解をより有効に阻止できる。
【0055】
また、上記の実施の形態の説明においては、活性層14は故意には不純物を添加(ドープ)していない真性(i型)領域であり、この真性(i型)領域は、ある程度の残留不純物は許容できる半導体領域であるとして説明した。しかし、活性層14に積極的に不純物をドープしても良い。例えば、p型不純物(アクセプタ)をドープして、不純物密度8×1015cm-3乃至1×1016cm-3程度のp型半導体層から成る活性層14を用いてもかまわない。
【0056】
更に、以下のような変形例も可能である。
【0057】
(変形例1)
上記の実施の形態の説明においては、絶縁性基板としてのサファイア基板11を用いた場合について説明したが、絶縁性基板11の代わりに図2に示す炭化珪素(SiC)などから成る低抵抗性基板21,22を使用してもよい。この場合は、電流をデバイスの縦方向に流すタイプの半導体発光素子となる。
【0058】
図2は、本発明の実施の形態の変形例に係る半導体発光素子の模式的な断面図であり、p型SiC基板22の上面にバッファ層12、p型クラッド層15、活性層14、n型クラッド層13が順次形成されている。そして、p型SiC基板22の下面にアノード電極19が形成され、n型クラッド層13の上面にカソード電極18が形成されている。図2に示す構造では、半導体積層構造の最上層に位置するn型半導体層13がキャップ層として機能すると同時に、そのままn型クラッド層13として機能するので、電極形成前に、これをエッチングにより除去する工程は不要である。
【0059】
(変形例2:半導体レーザ)
さらに、本発明は、図3に示すような、半導体レーザにも適用できる。図3は、サファイア基板等の絶縁性基板23上に形成されたGaN系の青色半導体レーザの模式的な構造例である。図3に示すように厚さ70μmの絶縁性基板23の上に、厚さ50nmのn型GaNからなるバッファ層12、厚さ4μmのn型GaNからなるn型コンタクト層33、厚さ 0.5μmのn型Alx Ga1-x Nからなるn型クラッド層34、厚さ30nmの真性(i型)のGaNからなるn側光ガイド層35、多重量子井戸(MQW)構造を有する活性層(以下において、「MQW活性層」という)36、厚さ30nmの真性(i型)のGaNからなるp側光ガイド層37、第1の基板温度で形成された、厚さ0.5μmのp型Alx Ga1-x Nからなるp型クラッド層38、同じく第1の基板温度で形成された厚さ1μmのp型GaNからなるp型コンタクト層39が順に堆積された半導体積層構造を形成している。そして、この第1の基板温度で形成されたp型コンタクト層39の上部に部分的に、即ち、中央部にストライプ状の開口部を有するようにして、第2の基板温度で、厚さ 0.2μmのn型GaNからなるn型キャップ層40が堆積され、半導体積層構造の最上層を形成している。n型キャップ層40は、製造工程の途中においては、p型コンタクト層39の上部の全面に、第2の基板温度で、一旦堆積され、アノード電極19形成前に、エッチングにより、図3に断面を示すストライプ形状にパターニングされ除去されている。このn型キャップ層40は、製造工程の途中においてはこの下に形成されたp型クラッド層15内にp型不純物の活性化を妨げる原子状水素が溶解することを阻止する膜として機能する層であると同時に、製造工程の完了後は、電流通路を制限する電流狭窄層として機能する層である。図1の例と同様に、連続エピタキシャル成長の終了後、第3の基板温度まで冷却し、その後水素ガスを含まないガスを用いたRIE法等で、半導体積層構造の一部をn型コンタクト層33が表面に現われるまでエッチングし凹部(切り欠き部)を形成し、凹部底面に露出したn型コンタクト層33の表面に、下からチタン(Ti)、金(Au)、Ti、Auの順序で積層してカソード電極18を形成している。カソード電極18を構成する各金属層の厚みは、夫々20nm、400nm、20nm、1μmである。又、p型コンタクト層39及びn型キャップ層40の上には、下から白金(Pt)、Ti、Pt、Tiの順序で積層してアノード電極19が形成されている。アノード電極19を構成する各金属層の厚みは、夫々20nm、400nm、20nm、1μmである。或いは、アノード電極19を、下からパラジウム(Pd)、Ti、Pt、Tiを、この順序で積層して形成してもよい。低抵抗性オーミック接触のカソード電極18及びアノード電極19を得るためのシンタリングは、基板温度400℃程度において、N2ガス、Heガス、Arガス等の水素ガスを含まない雰囲気中で行う。
【0060】
MQW活性層36は、Inx Ga1-x N化合物半導体層のInの組成xの周期的な変化を用いた超格子構造である。具体的には、厚さ2.5nmで、Inの組成x = 0.20からなる量子井戸層と、厚さ2.5nmで、Inの組成x = 0.05のバリア層とが交互に20周期ほど積層されている。
【0061】
図3の半導体積層構造を構成する各層の不純物密度は、例えば、n型コンタクト層33が 2×1018cm-3、n型クラッド層34が 5×1017cm-3、p型クラッド層38が 5 ×1017cm-3、p型コンタクト層39が 2×1019cm-3である。そして、n型キャップ層40の不純物密度は、約5×1018cm-3である。
【0062】
(変形例3:半導体レーザ)
さらに、本発明は、図4に示すような、半導体レーザにも適用できる。図4は、n型SiC基板等からなるn型の低抵抗性基板24上に形成されたMQW活性層36を有するGaN系の青色半導体レーザの模式的な構造例である。低抵抗性基板24を用い、この低抵抗性基板24の下面にカソード電極18が配置されていることが、図3とは異なる。他は図3と同様であり、第1の基板温度で形成されたp型コンタクト層39の上部に、第2の基板温度で形成されたn型キャップ層40が部分的に残存し、p型コンタクト層39に対してアノード電極19が形成されている。このアノード電極19は、連続エピタキシャル成長の終了後、第3の基板温度まで冷却し、その後水素ガスを含まないガスを用いたRIE法等で、n型キャップ層40の一部をp型コンタクト層40が表面に現われるまでエッチングした後に形成したものである。その他は、図3と同様であるので、説明を省略する。
【0063】
(変形例4:トランジスタ)
また、本発明は、これらの半導体発光素子以外に、トランジスタや半導体集積回路等の半導体装置を製造することも可能である。例えば、絶縁ゲート型SITや絶縁ゲート型FETは、サファイア基板等の絶縁性基板、若しくはSiC基板等の低抵抗性基板の上にバッファ層を介して、所定の厚さのp型半導体層を形成し、このp型半導体層の上に本発明のn型キャップ層を形成する工程により実現できる。すなわち、絶縁ゲート型SITは以下のようにすれば製造できる。
【0064】
(イ)まず、サファイア基板を用意し、このサファイア基板の上面にバッファ層12を形成する。さらに、バッファ層12の上に、厚さ0.5μmないし1μmのGaNからなる第1のp型半導体層、第1の基板温度において、厚さ0.5μmないし1μmのIn0.2Ga0.8Nからなる第2のp型半導体層、及び第2の基板温度において、厚さ0.2μmないし0.5μmのIn0.3Al0.3Ga0.4Nからなるn型キャップ層を、連続的に減圧MOCVDで堆積し、半導体積層構造を形成する。半導体積層構造の形成が完了したら、サファイア基板の温度を、水素ガスの含まれる雰囲気中で室温近傍(第3の基板温度)まで低下させる。
【0065】
(ロ)そして、フォトリソグラフィー技術及びRIEを用いて、ドレイン領域及びソース領域となるn型キャップ層の部分を選択的に残し、他のn型キャップ層は、エッチング除去して、チャネル領域となる第2のp型半導体層を露出させる。さらに第2のp型半導体層を0.2μmないし0.5μmエッチングしてリセスゲート構造としても良い。
【0066】
(ニ)そして露出したチャネル領域となる第2のp型半導体層の上にゲート絶縁膜を堆積する。このゲート絶縁膜の上の全面にアルミニウム(Al)等の金属膜を真空蒸着法やスパッタリング法で堆積する。そして、n型ドレイン領域及びn型ソース領域の間のゲート絶縁膜の上のみに、このアルミニウム等の金属を選択的に残すように、フォトリソグラフィー技術及び反応性イオンエッチング(RIE)を用いて、パターニングしてゲート電極を形成する。
【0067】
(ホ)そして、n型ドレイン領域及びn型ソース領域の表面に、リフトオフ法を用いて、Ti/Au/Ti/Auなどの金属を、真空蒸着法やスパッタリング法で堆積し、それぞれドレイン電極及びソース電極を形成すれば絶縁ゲート型SITが完成する。低抵抗性オーミック接触のドレイン電極及びソース電極を得るためのシンタリングは、基板温度400℃程度において、N2ガス、Heガス、Arガス等の水素ガスを含まない雰囲気中で行う。
【0068】
また、n型ドレイン領域及びn型ソース領域を構成する化合物半導体層の禁制帯幅を、第2のp型半導体層の禁制帯幅よりも小さくして、ヘテロ接合を形成すれば、ヘテロ接合界面に於ける伝導帯の不連続量ΔECによる電位障壁の高さを加えることが出来るので、原子状水素が第2のp型半導体層へ溶解を有効に阻止するための高い電位障壁が形成できると同時に、n型ドレイン領域及びn型ソース領域に対して、より低いコンタクト抵抗でオーミック電極が形成できる。
【0069】
上記の絶縁ゲート型SITの製造工程において、ゲート絶縁膜の代わりに、第2のp型半導体層を構成するIn0.2Ga0.8Nより禁制帯幅の大きなGaNをチャネル領域の上に堆積しても良い。こうすれば、In0.2Ga0.8N/GaNヘテロ構造のゲート構造により、高電子移動度トランジスタ(HEMT)と同様な動作が可能である。
【0070】
一方、サファイア基板を用意し、このサファイア基板の上面にバッファ層12を形成し、さらに、バッファ層12の上に、厚さ0.5μmないし1μmのIn0.2Ga0.8Nからなるからなるn型のコレクタ層、第1の基板温度において、厚さ0.1μmないし0.5μmのIn0.2Ga0.8Nからなるp型のベース層、及び第2の基板温度において、厚さ0.2μmないし0.5μmのGaNからなるn型キャップ層を連続的に減圧MOCVDで堆積し、半導体積層構造を形成すれば、n型キャップ層をワイドエミッタ層とするヘテロ接合バイポーラトランジスタ(HBT)を構成することもできる。この場合は、半導体積層構造の形成が完了したら、サファイア基板の温度を、水素ガスを含む雰囲気中で室温近傍(第3の基板温度)まで低下させ、n型キャップ層をワイドエミッタ層となる部分を残して、水素ガスを含まない雰囲気中でエッチングにより除去する。さらに、エッチングにより露出したベース層を、水素ガスを含まない雰囲気中でさらにエッチングし、n型のコレクタ層を露出させる。水素ガスを含まない雰囲気中で、エッチングにより露出したベース層からベース電極を取り出し、n型キャップ層の上部にエミッタ電極を、エッチングにより露出したコレクタ層にコレクタ電極を形成すればnpn型バイポーラトランジスタを製造することも可能である。このnpn型バイポーラトランジスタを青色光を検出するフォトトランジスタとして用いても良い。同様に接合ゲート型の縦型SITを製造することも可能であることは、上記の説明から容易に理解できるであろう。さらに、この縦型SITやバイポーラトランジスタをマトリクス状に集積化して、青色光を検出するイメージセンサを製造することも可能である。
【0071】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【0072】
【発明の効果】
本発明によれば、アクセプタ不純物の活性化率が高く、高いキャリア密度が得られる。つまり、抵抗率の低いp型GaN系化合物半導体層を簡単に形成できる。
【0073】
また、本発明によれば、エピタキシャル成長時のキャリアガスとして用いた水素ガスの含まれる雰囲気のままで成長室内の温度を低下できるので作業手順が簡素化できる。
【0074】
さらに、本発明によれば、高純度に精製可能な水素ガスを、一貫して使用してエピタキシャル成長を完了出来るので、不純物混入を低く押さえることが可能である。
【0075】
さらに、本発明によれば、ガスを切り替えることによって、成長室内の温度が一時的に上昇することもないにので、ガス切り替え時に、成長室内部からの付着物(不純物)が再蒸発もない。このため、意図しない不純物や残留不純物の密度が低い。つまり、不純物密度の制御性が高く、高品位のエピタキシャル成長膜を得ることが可能となる。また、エピタキシャル成長膜の表面モホロジーも良好である。
【0076】
さらに、本発明によれば、半導体発光素子への応用においては発光強度が大きく、半導体集積回路への応用においては消費電力の小さいGaN系化合物半導体装置の製造方法を提供することができる。
【0077】
さらに、本発明によれば、n型GaN系化合物半導体層を半導体装置の動作に寄与する領域として残存させるので、工程数の増大もなく、工程が簡単化する。このため、製造が低く、歩留まりの高いGaN系化合物半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体発光素子の製造方法を示す模式的な工程断面図である。
【図2】本発明の他の実施の形態に係る半導体発光素子の構造を示す模式的な断面図である(変形例1)。
【図3】本発明の他の実施の形態に係る半導体発光素子の構造を示す模式的な断面図である(変形例2:半導体レーザ)。
【図4】本発明の他の実施の形態に係る半導体発光素子の構造を示す模式的な断面図である(変形例3:半導体レーザ)。
【図5】従来の半導体発光素子の構造を示す模式的な断面図である。
【符号の説明】
11 サファイア基板
12 バッファ層
13,34 n型クラッド層
14 活性層
15,38 p型クラッド層
18 カソード電極
19 アノード電極
22 p型SiC基板
24 低抵抗性基板
23 絶縁性基板
33 n型コンタクト層
35 n側光ガイド層
36 多重量子井戸(MQW)活性層
37 p側光ガイド層
39 p型コンタクト層
81 凹部(切り欠き部)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device such as a light emitting diode (LED) using a gallium nitride (GaN) -based compound semiconductor, a semiconductor laser, or a semiconductor device, and particularly to a semiconductor device such as a semiconductor device. The present invention relates to a method for manufacturing a semiconductor device capable of satisfactorily forming a p-type GaN-based compound semiconductor layer with a low resistance.
[0002]
[Prior art]
Blue semiconductor light emitting devices (blue LEDs, blue lasers, etc.) using GaN-based compound semiconductors such as GaN, GaAlN, InGaN, InGaAlN and the like are known. This type of semiconductor light emitting device is generally made of sapphire (Al 2 O Three Ga) on an insulating substrate made of x Al 1-x A GaN-based compound semiconductor layer represented by N (where 0 ≦ x ≦ 1) is deposited by a known vapor phase epitaxial growth method or the like.
[0003]
That is, as shown in FIG. 5, a conventional semiconductor light emitting device of this type has a buffer layer made of a GaN-based compound semiconductor layer on one main surface (upper surface) of an
[0004]
A similar semiconductor multilayer structure is deposited on a low-resistance substrate made of silicon carbide (SiC) or the like instead of the
[0005]
In the semiconductor light emitting device described above, the GaN-based compound semiconductor layer formed on the upper surface of the insulating substrate or the low-resistance substrate is formed by a well-known MOCVD (organic metal compound vapor phase epitaxy) method or MBE (molecular beam epitaxy) method. And so on. In addition, since it is difficult to form a good quality film by the MBE method, it is generally formed by the MOCVD method. Here, in order to make the semiconductor layer have a specific conductivity type (n-type or p-type), it is necessary to introduce an impurity for determining the conductivity type into the semiconductor layer. In a GaN-based compound semiconductor, n Silicon (Si) is usually used as the type impurity, and magnesium (Mg) or zinc (Zn) is usually used as the p-type impurity. Of course, other impurities may be used.
[0006]
Conventionally, a problem with this type of semiconductor light emitting device manufacturing method is that a p-type GaN-based compound semiconductor layer cannot be satisfactorily formed even by such MOCVD. That is, in order to form a p-type GaN compound semiconductor layer, Mg or Zn as a p-type impurity is introduced when the semiconductor layer is vapor-phase epitaxially grown by the MOCVD method or the like as described above. Even if a p-type impurity is introduced into the film, it does not become a low-resistance p-type GaN compound semiconductor layer, and the formed film becomes a high-resistance semiconductor layer exhibiting a considerably high resistance value.
[0007]
As a means for solving this problem, a method (first prior art) in which the resistance value is lowered by irradiating an electron beam to the high-resistance semiconductor layer formed as described above is publicly known. (For example, see Amano et al .: Japanese Journal of Applied Physics, Vol. 28, pages L2212 to L2214).
[0008]
Also, a method (second prior art) for reducing the resistance of a semiconductor layer by performing a heat treatment in an atmosphere not containing hydrogen gas instead of irradiating an electron beam to the high resistance semiconductor layer has been announced (second prior art). (For example, see JP-A-5-183189, or Nakamura et al .: Japanese Journal of Applied Physics, Vol. 31, pages 1258 to 1266). This method is advantageous in terms of productivity as compared with the case of electron beam irradiation, and is expected to be put to practical use.
[0009]
Further, JP-A-8-8460 discloses p-type Al. x Ga 1-x An n-type semiconductor layer is formed on the N-based compound semiconductor layer by vapor deposition, and p-type Al is formed on the n-type semiconductor layer. x Ga 1-x A technique (third prior art) for obtaining a low-resistance p-type GaN-based compound semiconductor layer by stopping the gas supply and cooling the substrate from the growth temperature in a state where the N-based compound semiconductor layer is coated. It is shown. The inventors who proposed this third prior art say that the reason for the low resistance of the p-type semiconductor layer is unknown. However, according to the third prior art, it is possible to avoid the need for annealing treatment and electron beam irradiation after vapor phase growth.
[0010]
[Problems to be solved by the invention]
However, the first conventional technique is not desirable in terms of productivity because it is necessary to scan the entire semiconductor wafer with an electron beam even if the resistance of the semiconductor layer can be reduced.
[0011]
In the second prior art, it is necessary to switch the atmosphere in the growth chamber to an atmosphere not containing hydrogen gas, and the valve operation and the like are complicated. Further, compared with hydrogen gas, nitrogen and the like are difficult to be purified in terms of gas purification technology, and there is a problem of contamination from atmospheric gas. Further, when the atmosphere in the growth chamber is switched to nitrogen gas, since nitrogen has a lower thermal conductivity than hydrogen gas, the temperature distribution in the growth chamber changes. For this reason, by switching the gas, the temperature in the growth chamber temporarily rises, and there is a disadvantage that impurities from the deposits inside the growth chamber are re-evaporated and mixed into the semiconductor film formed on the insulating substrate. .
[0012]
According to the third prior art, the n-type semiconductor layer that does not contribute to the operation of the target device (semiconductor device) is formed. Therefore, finally, the n-type semiconductor layer that does not contribute to the operation is removed by a technique such as reactive ion etching (RIE) to expose the p-type semiconductor layer, and further, the electrode is formed on the exposed p-type semiconductor layer. The process of providing is necessary. In other words, the process of depositing a semiconductor layer that is not essential as the final structure of the target device (semiconductor device) and the process of removing this non-essential semiconductor layer are added and the number of processes is increased. There was a problem.
[0013]
Accordingly, the present invention provides a new method for manufacturing a semiconductor device with good productivity by forming a p-type GaN-based compound semiconductor layer satisfactorily and using the good p-type GaN-based compound semiconductor layer. Objective.
[0014]
That is, an object of the present invention is to provide a method for manufacturing a GaN-based compound semiconductor device in which the activation rate of acceptor impurities is high and a high carrier density can be easily obtained.
[0015]
Another object of the present invention is to reduce the temperature in the growth chamber while maintaining an atmosphere containing hydrogen gas used as a carrier gas during epitaxial growth, simplify the work procedure, and increase the activation rate of acceptor impurities. Then, it is providing the manufacturing method of the GaN-type compound semiconductor device which can implement | achieve a high carrier density.
[0016]
Still another object of the present invention is to provide a GaN-based compound semiconductor device in which hydrogen gas that can be purified with high purity is consistently used for epitaxial growth, impurity contamination is kept low, and the activation rate of acceptor impurities is high. It is to provide a manufacturing method.
[0017]
Still another object of the present invention is to avoid a temporary increase in the temperature in the growth chamber by switching the gas, and during the gas switching, deposits (impurities) from the growth chamber are contaminated by re-evaporation. Another object of the present invention is to provide a method of manufacturing a GaN-based compound semiconductor device that prevents the nation and has a high activation rate of acceptor impurities.
[0018]
Still another object of the present invention is to provide a method for manufacturing a GaN-based compound semiconductor device having excellent optical characteristics and electrical characteristics.
[0019]
Still another object of the present invention is a simple process without adding an extra step of depositing an extra semiconductor layer that is not essential as a final structure of a semiconductor device or an extra step of removing the nonessential semiconductor layer. An object of the present invention is to provide a method for manufacturing a GaN-based compound semiconductor device capable of increasing the acceptor impurity activation rate and realizing a high carrier density.
[0020]
Still another object of the present invention is to provide a method for manufacturing a GaN-based compound semiconductor device having a low manufacturing process and a high yield.
[0021]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides (a) a p-type GaN compound semiconductor layer by epitaxial growth while introducing a p-type dopant gas in an atmosphere containing hydrogen gas at a first substrate temperature. And (b) epitaxially growing on the p-type GaN compound semiconductor layer directly or indirectly at the second substrate temperature in an atmosphere containing hydrogen gas while introducing an n-type dopant gas. And (c) depositing an n-type GaN-based compound semiconductor layer and (c) lowering the atomic hydrogen to a p-type GaN-based compound semiconductor layer at a temperature lower than the first and second substrate temperatures in an atmosphere containing hydrogen gas. At least the step of cooling to the third substrate temperature existing in the temperature range to be dissolved and the step of (d) depositing the metal thin film in contact with the n-type GaN compound semiconductor layer It is that it is a method of manufacturing a semiconductor device having. Here, “n-type dopant gas” means monosilane (SiH Four ), Disilane (Si 2 H 6 Or a compound gas containing a group VI element such as diethyl selenium (DESe) or diethyl tellurium (DETe). In addition, “p-type dopant gas” means dimethylzinc (DMZ), biscyclopentadienyl magnesium (Cp 2 A compound gas containing a group II element such as Mg) is applicable. In addition, the “temperature range in which atomic hydrogen is dissolved in the p-type GaN compound semiconductor layer” is a temperature range corresponding to a “dissolution stabilization temperature” described later, and this temperature range is, for example, in the case of GaN. The temperature is about 800 ° C. or lower.
[0022]
According to the present invention, in a state where the surface of the p-type GaN-based compound semiconductor layer is covered with the n-type GaN-based compound semiconductor layer, from the second substrate temperature which is a growth temperature higher than the “solution stabilization temperature”, Since the substrate is cooled to a third substrate temperature lower than the “solution stabilization temperature”, even if the substrate is cooled in an atmosphere containing hydrogen gas, atomic hydrogen is converted into p-type GaN in the process of decreasing the substrate temperature. It is possible to effectively prevent the compound compound semiconductor layer from being melted. As a result, the atomic hydrogen is prevented from stably existing in the p-type GaN compound semiconductor layer, the activation rate of the p-type impurity element (acceptor element) is improved, and the resistivity (specific resistance) is low. A p-type GaN-based compound semiconductor layer is obtained.
[0023]
Further, according to the present invention, the temperature in the growth chamber can be lowered in the atmosphere containing the hydrogen gas used as the carrier gas during the epitaxial growth. That is, it is not necessary to switch the atmosphere gas in the growth chamber to a gas not containing hydrogen gas, and the operation procedure such as valve operation can be simplified. Nitrogen (N 2 ) Since hydrogen gas can be purified with a higher purity than gas, there is an advantage that contamination with impurities can be suppressed to a lower level. Further, when the atmosphere in the growth chamber is switched to nitrogen gas, since nitrogen has a lower thermal conductivity than hydrogen gas, the temperature distribution in the growth chamber may change. That is, by switching the gas, the temperature in the growth chamber temporarily rises, and the deposits (impurities) from the growth chamber may re-evaporate and enter the epitaxial growth film. According to the present invention, since such a problem does not occur, it is possible to obtain a high-quality epitaxial growth film with a low density of unintended impurities and residual impurities that cause deep levels and crystal defects.
[0024]
In addition, according to the present invention, the n-type GaN-based compound semiconductor layer is left as a whole or part of the region contributing to the operation of the semiconductor device, thereby simplifying the process.
[0025]
In the present invention, the n-type GaN compound semiconductor layer can effectively prevent the dissolution of atomic hydrogen between the n-type GaN compound semiconductor layer and the p-type GaN compound semiconductor layer below. A potential barrier based on a junction or a pn junction (or a pin junction) is formed. That is, this potential barrier constructs a barrier whose potential level increases from the n-type GaN compound semiconductor layer toward the p-type GaN compound semiconductor layer. For this reason, the process in which atomic hydrogen permeates the n-type GaN compound semiconductor layer and dissolves into the p-type GaN compound semiconductor layer is blocked by this potential barrier. Therefore, for the purpose of preventing the dissolution of atomic hydrogen, it is desirable that this potential barrier is higher. Therefore, the impurity density of the n-type GaN compound semiconductor layer is 5 × 10 5. 18 cm -3 The above high impurity density is preferable.
[0026]
In the present invention, by setting the impurity density in the vicinity of the interface between the n-type GaN-based compound semiconductor layer and the p-type GaN-based compound semiconductor layer to a value higher than the solid solubility of the n-type GaN-based compound semiconductor layer, atomic hydrogen Can form a potential barrier that effectively inhibits dissolution into the p-type GaN-based compound semiconductor layer.
[0027]
Furthermore, in the present invention, the atomic hydrogen is converted to p by forming 1 to 5 molecular layers consisting only of n-type impurity atoms in the vicinity of the interface between the n-type GaN-based compound semiconductor layer and the p-type GaN-based compound semiconductor layer. A potential barrier that effectively prevents dissolution can be formed in the type GaN compound semiconductor layer.
[0028]
Furthermore, in the present invention, if the forbidden band width of the n-type GaN-based compound semiconductor layer is made smaller than that of the p-type GaN-based compound semiconductor layer to form a heterojunction, the conduction at the heterojunction interface is achieved. Band discontinuity ΔE C Therefore, a high potential barrier for effectively preventing dissolution of atomic hydrogen in the p-type GaN compound semiconductor layer can be formed.
[0029]
Furthermore, in the present invention, the first and second substrate temperatures usually do not belong to a temperature range in which atomic hydrogen is dissolved in the p-type GaN compound semiconductor layer. That is, the substrate temperature at the time of vapor phase epitaxial growth is higher than the “solution stabilization temperature”, and gaseous hydrogen and atomic hydrogen obtained by thermal decomposition of the gaseous hydrogen are each in the semiconductor layer at the time of vapor phase epitaxial growth. It does not bind to the constituent elements. For this reason, gaseous hydrogen and atomic hydrogen do not exist between the lattices of the semiconductor layer or cannot exist stably in the semiconductor layer, and are adsorbed (attached) to the upper surface of the epitaxial growth film.
[0030]
In the present invention, additional steps may be added. For example, after the step of depositing the metal thin film in contact with the n-type GaN compound semiconductor layer, the electrode layer is in contact with the n-type GaN compound semiconductor layer by performing heat treatment (sintering) in an atmosphere not containing hydrogen gas. And a step of forming the substrate may be further added. This “electrode layer” is an ohmic electrode layer having a low contact resistance for applying a current or voltage to the semiconductor device. Thus, it is effective that atomic hydrogen is mixed into the p-type GaN-based compound semiconductor layer during processes other than the vapor phase epitaxial growth process by forming an electrode layer by heat treatment in an atmosphere that does not contain hydrogen gas. Can be prevented.
[0031]
Similarly, an additional step of removing at least part of the p-type GaN compound semiconductor layer by dry etching in an atmosphere not containing hydrogen gas may be used. The gas used for dry etching such as vapor phase etching, photoexcited etching, plasma etching, ion etching, etc. is an atmosphere that does not contain hydrogen gas, so that atomic hydrogen can be converted into a p-type GaN system in processes other than the vapor phase epitaxial growth process. Mixing into the compound semiconductor layer can be effectively prevented.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
[0033]
FIG. 1C is a cross-sectional view showing the structure of the semiconductor light emitting device according to the embodiment of the present invention. As shown in FIG. 1C, the semiconductor light emitting device according to the embodiment of the present invention has a buffer layer 12 and a p-
[0034]
Then, as shown in FIG. 1C, the p-
[0035]
The semiconductor light emitting device according to the embodiment of the present invention shown in FIG. 1C is opposite to the conventional semiconductor light emitting device shown in FIG. 5 in the conductivity type of each semiconductor layer formed on the upper surface of the sapphire substrate. It should be noted that Further, in order to increase the activation rate of acceptor impurities in the p-
[0036]
(A) First, a
[0037]
(B) Next, the
[0038]
(C) Next, when the temperature of the
[0039]
(D) Finally, as a metal thin film in low resistance ohmic contact with the p-
[0040]
In the method for manufacturing a semiconductor light emitting device described above, the buffer layer 12, the p-
[0041]
(i) After the
[0042]
(Ii) Subsequently, the heating temperature of the
[0043]
(iii) Subsequently, the heating temperature of the
[0044]
(Iv) Subsequently, the heating temperature of the
[0045]
(v) Thus, as shown in FIG. 1A, a semiconductor laminated structure comprising the buffer layer 12, the p-
[0046]
In this way, continuous epitaxial growth of the buffer layer 12, the p-
[0047]
The n-
[0048]
Further, by forming a 1 to 5 molecular layer consisting of only n-type impurity atoms, such as so-called delta (δ) doping, in the vicinity of the interface between the n-
[0049]
On the other hand, the forbidden band width E of the n-
[0050]
In the method for manufacturing a semiconductor light emitting device according to the embodiment of the present invention, as described above, the buffer layer 12 is formed on the
[0051]
On the other hand, in the embodiment of the present invention, since the dissolution of atomic hydrogen is effectively prevented by the presence of the n-
[0052]
Further, according to the method for manufacturing a semiconductor light emitting element (blue LED) according to the embodiment of the present invention, the cap layer is constituted by the n-
[0053]
(Other embodiments)
It should not be understood that the description and the drawings, which form part of the disclosure of the above embodiments, limit the present invention. It will be apparent from the above description that various alternative embodiments, examples and operational techniques are possible for those skilled in the art, as shown below.
[0054]
For example, in the description of the above embodiment, the case where the n-type clad
[0055]
Further, in the description of the above embodiment, the active layer 14 is an intrinsic (i-type) region to which impurities are not intentionally added (doped), and this intrinsic (i-type) region contains a certain amount of residual impurities. Has been described as an acceptable semiconductor region. However, the active layer 14 may be positively doped with impurities. For example, a p-type impurity (acceptor) is doped to obtain an impurity density of 8 × 10 15 cm -3 To 1 × 10 16 cm -3 An active layer 14 made of a p-type semiconductor layer may be used.
[0056]
Furthermore, the following modifications are possible.
[0057]
(Modification 1)
In the above description of the embodiment, the case of using the
[0058]
FIG. 2 is a schematic cross-sectional view of a semiconductor light emitting device according to a modification of the embodiment of the present invention. A buffer layer 12, a p-
[0059]
(Modification 2: Semiconductor laser)
Furthermore, the present invention can also be applied to a semiconductor laser as shown in FIG. FIG. 3 is a schematic structural example of a GaN blue semiconductor laser formed on an insulating
[0060]
The MQW active layer 36 is made of In x Ga 1-x This is a superlattice structure using a periodic change in the In composition x of the N compound semiconductor layer. Specifically, a quantum well layer having a thickness of 2.5 nm and an In composition x = 0.20 and a barrier layer having a thickness of 2.5 nm and an In composition x = 0.05 are alternately stacked for about 20 cycles. ing.
[0061]
The impurity density of each layer constituting the semiconductor multilayer structure of FIG. 3 is, for example, 2 × 10 2 for the n-type contact layer 33. 18 cm -3 N-type cladding layer 34 is 5 × 10 17 cm -3 The p-type cladding layer 38 is 5 × 10 17 cm -3 The p-type contact layer 39 is 2 × 10 19 cm -3 It is. The impurity density of the n-
[0062]
(Modification 3: Semiconductor laser)
Furthermore, the present invention can also be applied to a semiconductor laser as shown in FIG. FIG. 4 is a schematic structural example of a GaN-based blue semiconductor laser having an MQW active layer 36 formed on an n-type low-
[0063]
(Modification 4: Transistor)
In addition to these semiconductor light emitting elements, the present invention can also manufacture semiconductor devices such as transistors and semiconductor integrated circuits. For example, in an insulated gate type SIT and an insulated gate type FET, a p-type semiconductor layer having a predetermined thickness is formed on an insulating substrate such as a sapphire substrate or a low resistance substrate such as an SiC substrate via a buffer layer. And it is realizable by the process of forming the n-type cap layer of this invention on this p-type semiconductor layer. That is, the insulated gate type SIT can be manufactured as follows.
[0064]
(A) First, a sapphire substrate is prepared, and the buffer layer 12 is formed on the upper surface of the sapphire substrate. Further, a first p-type semiconductor layer made of GaN having a thickness of 0.5 μm to 1 μm on the buffer layer 12, and having an In thickness of 0.5 μm to 1 μm at the first substrate temperature. 0.2 Ga 0.8 A second p-type semiconductor layer made of N and an In thickness of 0.2 μm to 0.5 μm at the second substrate temperature 0.3 Al 0.3 Ga 0.4 An n-type cap layer made of N is continuously deposited by low pressure MOCVD to form a semiconductor multilayer structure. When the formation of the semiconductor multilayer structure is completed, the temperature of the sapphire substrate is lowered to around room temperature (third substrate temperature) in an atmosphere containing hydrogen gas.
[0065]
(B) Then, by using the photolithography technique and RIE, the n-type cap layer portion to be the drain region and the source region is selectively left, and the other n-type cap layers are removed by etching to become the channel region. The second p-type semiconductor layer is exposed. Further, the second p-type semiconductor layer may be etched by 0.2 μm to 0.5 μm to form a recessed gate structure.
[0066]
(D) A gate insulating film is deposited on the second p-type semiconductor layer to be the exposed channel region. A metal film such as aluminum (Al) is deposited on the entire surface of the gate insulating film by a vacuum evaporation method or a sputtering method. Then, using a photolithography technique and reactive ion etching (RIE) so that the metal such as aluminum is selectively left only on the gate insulating film between the n-type drain region and the n-type source region, A gate electrode is formed by patterning.
[0067]
(E) Then, a metal such as Ti / Au / Ti / Au is deposited on the surfaces of the n-type drain region and the n-type source region by a lift-off method using a vacuum evaporation method or a sputtering method. If a source electrode is formed, an insulated gate type SIT is completed. Sintering for obtaining a drain electrode and a source electrode having a low resistance ohmic contact is performed at a substrate temperature of about 400 ° C. 2 It is performed in an atmosphere not containing hydrogen gas such as gas, He gas, Ar gas.
[0068]
If the forbidden band width of the compound semiconductor layer constituting the n-type drain region and the n-type source region is made smaller than the forbidden band width of the second p-type semiconductor layer to form a heterojunction, the heterojunction interface Conduction band discontinuity ΔE C Therefore, a high potential barrier for effectively preventing dissolution of atomic hydrogen into the second p-type semiconductor layer can be formed, and at the same time, an n-type drain region and an n-type source can be formed. An ohmic electrode can be formed with a lower contact resistance with respect to the region.
[0069]
In the manufacturing process of the above-described insulated gate type SIT, In constituting the second p-type semiconductor layer instead of the gate insulating film 0.2 Ga 0.8 GaN having a larger forbidden band than N may be deposited on the channel region. In this way, In 0.2 Ga 0.8 The N / GaN heterostructure gate structure enables operation similar to that of a high electron mobility transistor (HEMT).
[0070]
On the other hand, a sapphire substrate is prepared, a buffer layer 12 is formed on the upper surface of the sapphire substrate, and an In layer having a thickness of 0.5 μm to 1 μm is formed on the buffer layer 12. 0.2 Ga 0.8 An n-type collector layer made of N, and having a thickness of 0.1 μm to 0.5 μm at the first substrate temperature 0.2 Ga 0.8 A p-type base layer made of N and an n-type cap layer made of GaN having a thickness of 0.2 μm to 0.5 μm are continuously deposited by low pressure MOCVD at the second substrate temperature to form a semiconductor multilayer structure. For example, a heterojunction bipolar transistor (HBT) having an n-type cap layer as a wide emitter layer can be formed. In this case, when the formation of the semiconductor stacked structure is completed, the temperature of the sapphire substrate is lowered to near room temperature (third substrate temperature) in an atmosphere containing hydrogen gas, and the n-type cap layer becomes a wide emitter layer. And is removed by etching in an atmosphere not containing hydrogen gas. Further, the base layer exposed by etching is further etched in an atmosphere not containing hydrogen gas to expose the n-type collector layer. If the base electrode is taken out from the base layer exposed by etching in an atmosphere not containing hydrogen gas, the emitter electrode is formed on the upper portion of the n-type cap layer, and the collector electrode is formed on the collector layer exposed by etching, an npn bipolar transistor can be obtained. It is also possible to manufacture. This npn type bipolar transistor may be used as a phototransistor for detecting blue light. Similarly, it can be easily understood from the above description that a junction gate type vertical SIT can be manufactured. Further, it is possible to manufacture an image sensor that detects blue light by integrating the vertical SIT and bipolar transistors in a matrix.
[0071]
As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
[0072]
【The invention's effect】
According to the present invention, the activation rate of acceptor impurities is high, and a high carrier density is obtained. That is, a p-type GaN compound semiconductor layer having a low resistivity can be easily formed.
[0073]
Further, according to the present invention, the temperature in the growth chamber can be lowered in the atmosphere containing the hydrogen gas used as the carrier gas at the time of epitaxial growth, so that the work procedure can be simplified.
[0074]
Furthermore, according to the present invention, since hydrogen gas that can be purified with high purity can be used consistently to complete epitaxial growth, it is possible to keep impurities from mixing in low.
[0075]
Furthermore, according to the present invention, since the temperature in the growth chamber does not rise temporarily by switching the gas, deposits (impurities) from the inside of the growth chamber do not re-evaporate when the gas is switched. For this reason, the density of unintended impurities and residual impurities is low. That is, it is possible to obtain a high-quality epitaxially grown film with high controllability of impurity density. Also, the surface morphology of the epitaxially grown film is good.
[0076]
Furthermore, according to the present invention, it is possible to provide a method of manufacturing a GaN-based compound semiconductor device that has high emission intensity in application to a semiconductor light emitting element and low power consumption in application to a semiconductor integrated circuit.
[0077]
Furthermore, according to the present invention, since the n-type GaN compound semiconductor layer is left as a region contributing to the operation of the semiconductor device, the number of processes is not increased and the process is simplified. Therefore, it is possible to provide a method for manufacturing a GaN-based compound semiconductor device that is low in manufacture and high in yield.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional process diagram illustrating a method for manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing the structure of a semiconductor light emitting device according to another embodiment of the present invention (Modification 1).
FIG. 3 is a schematic cross-sectional view showing the structure of a semiconductor light emitting device according to another embodiment of the present invention (Modification 2: Semiconductor laser).
FIG. 4 is a schematic cross-sectional view showing the structure of a semiconductor light emitting device according to another embodiment of the present invention (Modification 3: Semiconductor laser).
FIG. 5 is a schematic cross-sectional view showing the structure of a conventional semiconductor light emitting device.
[Explanation of symbols]
11 Sapphire substrate
12 Buffer layer
13,34 n-type cladding layer
14 Active layer
15,38 p-type cladding layer
18 Cathode electrode
19 Anode electrode
22 p-type SiC substrate
24 Low resistance substrate
23 Insulating substrate
33 n-type contact layer
35 n-side light guide layer
36 Multiple quantum well (MQW) active layer
37 p-side light guide layer
39 p-type contact layer
81 Concavity (notch)
Claims (6)
前記p型窒化ガリウム系化合物半導体層の上に直接若しくは間接的に、第2の基板温度において、前記水素ガスを含む雰囲気中で、n型ドーパントガスを導入しながらエピタキシャル成長することにより、n型窒化ガリウム系化合物半導体層を堆積する工程と、
前記水素ガスを含む雰囲気中で、前記第1及び第2の基板温度より低く、且つ原子状水素を前記p型窒化ガリウム系化合物半導体層に溶解させる温度範囲に存在する第3の基板温度まで冷却する工程と、
前記n型窒化ガリウム系化合物半導体層に接して、金属薄膜を堆積する工程
とを少なくとも有し、前記n型窒化ガリウム系化合物半導体層を堆積する工程は、前記n型窒化ガリウム系化合物半導体層と前記n型窒化ガリウム系化合物半導体層の下地の層との界面に、前記n型窒化ガリウム系化合物半導体層の固溶度以上の不純物密度の層を形成した後に開始することを特徴とする半導体装置の製造方法。Depositing a p-type gallium nitride compound semiconductor layer by epitaxial growth while introducing a p-type dopant gas in an atmosphere containing hydrogen gas at a first substrate temperature;
N-type nitridation is carried out by epitaxially growing on the p-type gallium nitride compound semiconductor layer directly or indirectly at a second substrate temperature in an atmosphere containing hydrogen gas while introducing an n-type dopant gas. Depositing a gallium compound semiconductor layer;
In the atmosphere containing the hydrogen gas, the substrate is cooled to a third substrate temperature that is lower than the first and second substrate temperatures and exists in a temperature range in which atomic hydrogen is dissolved in the p-type gallium nitride compound semiconductor layer. And a process of
In contact with the n-type gallium nitride-based compound semiconductor layer, and at least have a depositing a metal thin film, the step of depositing the n-type gallium nitride-based compound semiconductor layer, said n-type gallium nitride-based compound semiconductor layer The semiconductor device starts after forming a layer having an impurity density equal to or higher than the solid solubility of the n-type gallium nitride compound semiconductor layer at the interface with the underlying layer of the n-type gallium nitride compound semiconductor layer Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12461099A JP3987985B2 (en) | 1999-04-30 | 1999-04-30 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12461099A JP3987985B2 (en) | 1999-04-30 | 1999-04-30 | Manufacturing method of semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007134653A Division JP4089752B2 (en) | 2007-05-21 | 2007-05-21 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000315818A JP2000315818A (en) | 2000-11-14 |
JP3987985B2 true JP3987985B2 (en) | 2007-10-10 |
Family
ID=14889699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12461099A Expired - Fee Related JP3987985B2 (en) | 1999-04-30 | 1999-04-30 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3987985B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614121B1 (en) | 2016-01-27 | 2017-04-04 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor light emitting device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2001243606A1 (en) * | 2000-03-14 | 2001-09-24 | Cree Lighting Company | Fabrication of semiconductor materials and devices with controlled electrical conductivity |
JP4802380B2 (en) * | 2001-03-19 | 2011-10-26 | 株式会社デンソー | Manufacturing method of semiconductor substrate |
EP1474824B1 (en) | 2002-02-15 | 2016-02-10 | Toyoda Gosei Co.,Ltd. | Production method for group iii nitride semiconductor layer |
JP4868888B2 (en) * | 2006-02-28 | 2012-02-01 | 三洋電機株式会社 | Method for manufacturing optical semiconductor element |
JP5158834B2 (en) * | 2006-09-08 | 2013-03-06 | 古河電気工業株式会社 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
DE102007019079A1 (en) * | 2007-01-26 | 2008-07-31 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip producing method, involves forming epitaxial covering layer that is downstream of semiconductor section, and electrically activating p-doped region of section before or during formation of covering layer |
JP2009094337A (en) * | 2007-10-10 | 2009-04-30 | Toyota Central R&D Labs Inc | Method of manufacturing semiconductor element |
JP5311792B2 (en) * | 2007-10-12 | 2013-10-09 | トヨタ自動車株式会社 | Manufacturing method of semiconductor device |
JP2010021576A (en) * | 2009-10-19 | 2010-01-28 | Ricoh Co Ltd | Method of manufacturing semiconductor device |
JP2012156253A (en) * | 2011-01-25 | 2012-08-16 | Sumitomo Electric Ind Ltd | Manufacturing method of nitride semiconductor element |
JP2016054321A (en) * | 2015-12-08 | 2016-04-14 | 株式会社リコー | Semiconductor device |
AU2018365942B2 (en) * | 2017-11-07 | 2021-04-08 | Gallium Enterprises Pty Ltd | Buried activated p-(Al,In)GaN layers |
US11195975B2 (en) * | 2018-06-12 | 2021-12-07 | Ostendo Technologies, Inc. | Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer |
-
1999
- 1999-04-30 JP JP12461099A patent/JP3987985B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614121B1 (en) | 2016-01-27 | 2017-04-04 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP2000315818A (en) | 2000-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3688843B2 (en) | Nitride semiconductor device manufacturing method | |
JP3909811B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP3785970B2 (en) | Method for manufacturing group III nitride semiconductor device | |
JP3594826B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
TWI287256B (en) | Semiconductor substrate and semiconductor device manufactured by epitaxial growth on the semiconductor substrate | |
US6221684B1 (en) | GaN based optoelectronic device and method for manufacturing the same | |
JP3778609B2 (en) | Manufacturing method of semiconductor device | |
JP3987985B2 (en) | Manufacturing method of semiconductor device | |
JP3408413B2 (en) | Semiconductor manufacturing method and semiconductor device | |
JP2002016000A (en) | Nitride semiconductor element and nitride semiconductor substrate | |
JP3325479B2 (en) | Compound semiconductor device and method of manufacturing the same | |
JP2004023050A (en) | GaN-SYSTEM SEMICONDUCTOR DEVICE | |
JP3898798B2 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device | |
JPH08115880A (en) | Manufacture of p-type gan semiconductor | |
US6562646B2 (en) | Method for manufacturing light-emitting device using a group III nitride compound semiconductor | |
JP3561105B2 (en) | P-type semiconductor film and semiconductor device | |
JP2007227832A (en) | Nitride semiconductor element | |
JP4089752B2 (en) | Manufacturing method of semiconductor device | |
JP3361964B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP2001068786A (en) | Nitride compound semiconductor light-emitting device and its manufacture | |
JP4103309B2 (en) | Method for manufacturing p-type nitride semiconductor | |
JPH09167857A (en) | Semiconductor device and its manufacture | |
JP3900196B2 (en) | Group III nitride semiconductor optical device | |
JP3763701B2 (en) | Gallium nitride semiconductor light emitting device | |
JP3564811B2 (en) | Group III nitride semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |