JP2001068786A - Nitride compound semiconductor light-emitting device and its manufacture - Google Patents

Nitride compound semiconductor light-emitting device and its manufacture

Info

Publication number
JP2001068786A
JP2001068786A JP2000079180A JP2000079180A JP2001068786A JP 2001068786 A JP2001068786 A JP 2001068786A JP 2000079180 A JP2000079180 A JP 2000079180A JP 2000079180 A JP2000079180 A JP 2000079180A JP 2001068786 A JP2001068786 A JP 2001068786A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
nitride
based compound
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000079180A
Other languages
Japanese (ja)
Inventor
Toshio Hata
俊雄 幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000079180A priority Critical patent/JP2001068786A/en
Publication of JP2001068786A publication Critical patent/JP2001068786A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To decrease a threshold current and forward voltage and improved reliability in the nitride compound semiconductor light-emitting device where a current blocking layer is provided so as to stabilize the lateral mode. SOLUTION: This nitride compound semiconductor light-emitting device is equipped with an active layer 5 which is pinched between an upper and a lower clad layer, 4 and 6, and a current blocking layer 8a having an opening that serves as a current path is formed on the active layer 5. The current blocking layer 8a is equipped with a conductor layer and an insulating layer 7 at least on the opening under a nitride compound semiconductor layer 8, and the insulating layer 7 functions as an etching stop layer of the nitride compound semiconductor layer 8 when the opening is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、青色領域から紫外
領域で発光可能な半導体レーザや発光ダイオード等の窒
化物系化合物半導体発光素子およびその製造方法に関
し、特に、しきい値電流を低減するために電流阻止層を
設けた窒化物系化合物半導体発光素子およびその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride compound semiconductor light emitting device such as a semiconductor laser or a light emitting diode capable of emitting light in a blue region to an ultraviolet region and a method of manufacturing the same, and more particularly, to reducing a threshold current. The present invention relates to a nitride-based compound semiconductor light-emitting device having a current blocking layer provided thereon and a method of manufacturing the same.

【0002】[0002]

【従来の技術】青色領域から紫外領域で発光可能な半導
体発光素子として、例えば特開平8−97507号公報
には図8に示すような窒化ガリウム系化合物半導体レー
ザが開示されている。
2. Description of the Related Art As a semiconductor light emitting device capable of emitting light in a blue region to an ultraviolet region, for example, Japanese Patent Application Laid-Open No. Hei 8-97507 discloses a gallium nitride compound semiconductor laser as shown in FIG.

【0003】この半導体レーザは、サファイヤ基板1、
n型GaNバッファ層2、n型GaNコンタクト層3、
n型AlGaNクラッド層4、InGaN活性層5、p
型AlGaNクラッド層6、内部電流阻止層80および
p型GaNコンタクト層9を順次積層した構造を備えて
いる。p型コンタクト層9の上にはp型電極10が形成
され、n型コンタクト層3の露出部上にはn型電極11
が形成されている。
This semiconductor laser has a sapphire substrate 1,
n-type GaN buffer layer 2, n-type GaN contact layer 3,
n-type AlGaN cladding layer 4, InGaN active layer 5, p
It has a structure in which an AlGaN clad layer 6, an internal current blocking layer 80 and a p-type GaN contact layer 9 are sequentially laminated. A p-type electrode 10 is formed on the p-type contact layer 9, and an n-type electrode 11 is formed on an exposed portion of the n-type contact layer 3.
Are formed.

【0004】上記電流阻止層80は、エッチングによっ
て形成されたストライプ状開口部(ストライプ溝)を有
しており、p型電極10からn型電極11へ流れる電流
は電流阻止層80の開口部を縦に流れるように狭窄され
る。この電流阻止層80には、AlGaN、SiO2
Si34およびAl23等が用いられている。
The current blocking layer 80 has a stripe-shaped opening (stripe groove) formed by etching, and a current flowing from the p-type electrode 10 to the n-type electrode 11 passes through the opening of the current blocking layer 80. It is constricted to flow vertically. The current blocking layer 80 includes AlGaN, SiO 2 ,
Si 3 N 4 and Al 2 O 3 are used.

【0005】[0005]

【発明が解決しようとする課題】上述したように、窒化
ガリウム系化合物半導体レーザのしきい値電流を低減す
るために、電流阻止層80にエッチングによって開口部
を設けた構造が提案されている。
As described above, in order to reduce the threshold current of a gallium nitride-based compound semiconductor laser, a structure in which an opening is provided in the current blocking layer 80 by etching has been proposed.

【0006】しかし、この電流阻止層80にエッチング
にて開口部を形成する場合、開口部の幅や開口部の形状
(溝の斜面)110を再現性良く形成しなければならな
いという問題がある。これは、開口部の幅や開口部の形
状がしきい値電流や発振モードに影響を及ぼすからであ
る。
However, when an opening is formed in the current blocking layer 80 by etching, there is a problem that the width of the opening and the shape (slope of the groove) 110 of the opening must be formed with good reproducibility. This is because the width of the opening and the shape of the opening affect the threshold current and the oscillation mode.

【0007】また、電流阻止層としてAlGaN等の窒
化ガリウム系化合物半導体を用いた場合、現在のとこ
ろ、電流阻止層に開口部を形成する際に最適なエッチン
グ方法が知られておらず、選択性に優れたエッチングが
行えないという問題がある。このため、上記電流阻止層
80にストライプ状開口部を形成するためのエッチング
を行う際に、電流阻止層80の下に位置するクラッド層
6の表面までもエッチングされるおそれがあり、エッチ
ング条件を厳しく調整しない限り再現性の良い形状制御
が実現できなかった。
In the case where a gallium nitride-based compound semiconductor such as AlGaN is used as the current blocking layer, an optimum etching method for forming an opening in the current blocking layer is not known at present, and the selectivity is low. There is a problem that excellent etching cannot be performed. Therefore, when etching for forming a stripe-shaped opening in the current blocking layer 80 is performed, there is a possibility that the surface of the cladding layer 6 located under the current blocking layer 80 may also be etched. Shape control with good reproducibility could not be achieved unless it was strictly adjusted.

【0008】さらに、エッチング装置によって電流阻止
層80にストライプ状開口部を形成した後、その開口部
を埋め込むように半導体層(コンタクト層9)を再成長
させるが、ドライエッチング法では再成長界面(露出表
面)にダメージや残留不純物等が導入される。このよう
な露出表面上に再成長層を形成しても、良好な結晶品質
を有する再成長界面100が得られず、界面準位の原因
となっていた。
Further, after a stripe-shaped opening is formed in the current blocking layer 80 by an etching device, the semiconductor layer (contact layer 9) is re-grown so as to fill the opening. Damage and residual impurities are introduced into the exposed surface. Even if a regrowth layer is formed on such an exposed surface, a regrowth interface 100 having good crystal quality cannot be obtained, causing an interface state.

【0009】例えば、p型窒化ガリウム系化合物半導体
をドライエッチング法にてエッチングし、その表面にp
型電極を形成してp型電極間のI(電流)−V(電圧)
特性を調べた結果を図3に(c)で示す。この図からI
−V特性がオーミック接触になっておらず、ドライエッ
チングによるダメージや残留不純物等が導入されている
ことがわかる。
For example, a p-type gallium nitride compound semiconductor is etched by a dry etching method, and p-type
I (current) -V (voltage) between p-type electrodes by forming a p-type electrode
The result of examining the characteristics is shown in FIG. From this figure I
It can be seen that the -V characteristics are not in ohmic contact, and that damage due to dry etching, residual impurities, and the like have been introduced.

【0010】また、電流阻止層80にストライプ状開口
部を形成した後、その開口部を埋め込むように半導体層
(コンタクト層9)を再成長させるまでの間に、電流阻
止層80のストライプ状溝底部の隅が窒素不足のために
蒸発してしまう。このため、その上にコンタクト層9を
再成長すると、図8に示すような空洞111が発生する
という問題も生じていた。
After the stripe-shaped opening is formed in the current blocking layer 80, the stripe-shaped groove of the current blocking layer 80 is formed before the semiconductor layer (contact layer 9) is regrown so as to fill the opening. The bottom corner evaporates due to lack of nitrogen. For this reason, when the contact layer 9 is regrown thereon, there is a problem that a cavity 111 as shown in FIG. 8 is generated.

【0011】さらに、電流阻止層80を絶縁体層で形成
した場合、電流阻止層80の開口部上に再成長した領域
に、図9に示すような欠陥112が発生し、再成長層に
は結晶性が悪い層しか得られない。このため、しきい値
電流や直列抵抗が増加し、順方向電圧が高くなり、信頼
性の優れた半導体発光素子が得られないという問題があ
った。
Further, when the current blocking layer 80 is formed of an insulator layer, a defect 112 as shown in FIG. 9 is generated in a region regrown on the opening of the current blocking layer 80. Only a layer with poor crystallinity can be obtained. For this reason, there has been a problem that the threshold current and the series resistance increase, the forward voltage increases, and a semiconductor light emitting device with excellent reliability cannot be obtained.

【0012】本発明はこのような従来技術の課題を解決
すべくなされたものであり、発振横モードが安定し、し
きい値電流と順方向電圧が低減され、信頼性が高い窒化
物系化合物半導体発光素子およびその製造方法を提供す
ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such problems of the prior art, and a nitride compound having a stable oscillation transverse mode, a reduced threshold current and a forward voltage, and a high reliability. It is an object to provide a semiconductor light emitting device and a method for manufacturing the same.

【0013】[0013]

【課題を解決するための手段】本発明の窒化物系化合物
半導体発光素子は、基板上に、少なくとも一対のクラッ
ド層と、両クラッド層で挟まれた活性層と、該基板から
遠い方のクラッド層上に電流通路となる開口部を有して
設けられた電流阻止層とを備えた窒化物系化合物半導体
発光素子において、該電流阻止層が絶縁体層と窒化物系
化合物半導体層からなり、該窒化物系化合物半導体層の
下の少なくとも該開口部に該絶縁体層を有し、そのこと
により上記目的が達成される。
According to the present invention, there is provided a nitride-based compound semiconductor light emitting device comprising at least a pair of cladding layers, an active layer sandwiched between both cladding layers, and a cladding layer remote from the substrate. A nitride-based compound semiconductor light-emitting device having a current blocking layer provided with an opening serving as a current path on the layer, wherein the current blocking layer comprises an insulator layer and a nitride-based compound semiconductor layer; The insulator layer is provided in at least the opening below the nitride-based compound semiconductor layer, thereby achieving the above object.

【0014】前記窒化物系化合物半導体層がInsAlt
Ga1-s-tN(0≦s、0≦t、0≦s+t≦1)から
なるのが好ましい。
[0014] The nitride compound semiconductor layer is an In s Al t
It is preferably made of Ga 1-st N (0 ≦ s, 0 ≦ t, 0 ≦ s + t ≦ 1).

【0015】前記クラッド層がAlyGa1-yN(0≦y
≦1)からなり、前記活性層がIn zGa1-zN(0≦z
≦1)からなるのが好ましい。
The cladding layer is made of AlyGa1-yN (0 ≦ y
≦ 1), wherein the active layer is In zGa1-zN (0 ≦ z
≤ 1).

【0016】前記絶縁体層は、前記開口部を形成する際
に前記窒化物系化合物半導体層に対してエッチングスト
ップ層として機能させることができる。
The insulator layer can function as an etching stop layer for the nitride-based compound semiconductor layer when forming the opening.

【0017】前記窒化物系化合物半導体層の開口部の幅
が、前記絶縁体層の開口部の幅よりも大きいのが好まし
い。
It is preferable that the width of the opening of the nitride-based compound semiconductor layer is larger than the width of the opening of the insulator layer.

【0018】前記基板がGaNからなるのが好ましい。Preferably, the substrate is made of GaN.

【0019】前記絶縁体層の開口部が、他の領域よりも
結晶欠陥が少ない領域に形成され、該開口部の下方に位
置する活性層領域が発光部となるのが好ましい。
It is preferable that the opening of the insulator layer is formed in a region having less crystal defects than other regions, and the active layer region located below the opening serves as a light emitting portion.

【0020】前記絶縁体層の開口部が、その下の窒化物
系化合物半導体層の転位密度が10 8/cm2以下の領域
に形成されているのが好ましい。
The opening of the insulator layer is formed by a nitride under the opening.
Dislocation density of the base compound semiconductor layer is 10 8/ CmTwoThe following areas
It is preferable to form it.

【0021】前記絶縁体層がSiO2、Si34、Al2
3およびTiO2のうちの少なくとも1つからなるのが
好ましい。
The insulator layer is made of SiO 2 , Si 3 N 4 , Al 2
It preferably comprises at least one of O 3 and TiO 2 .

【0022】前記絶縁体層がクラッド層上に形成されて
いるのが好ましい。
It is preferable that the insulator layer is formed on a clad layer.

【0023】前記電流阻止層が、前記絶縁体層の下に導
電体層をさらに有するのが好ましい。
It is preferable that the current blocking layer further has a conductor layer below the insulator layer.

【0024】前記導電体層がW、Mo、Ta、Mg、
C、Beおよびそれらの合金のうちの少なくとも1つか
らなるのが好ましい。
The conductor layer is made of W, Mo, Ta, Mg,
Preferably, it consists of at least one of C, Be and their alloys.

【0025】前記導電体層が厚さ1nm以上10nm以
下であるのが好ましい。
It is preferable that the conductive layer has a thickness of 1 nm or more and 10 nm or less.

【0026】本発明の窒化物系化合物半導体発光素子の
製造方法は、基板上に下部クラッド層、活性層および上
部クラッド層を積層形成し、該上部クラッド層上に電流
阻止層となる絶縁体層および窒化物系化合物半導体層を
積層形成する工程と、該窒化物系化合物半導体層にドラ
イエッチングにより開口部を形成し、該絶縁体層を露出
させる工程と、該絶縁体層にウェットエッチングにより
開口部を形成し、該上部クラッド層を露出させる工程と
を含み、そのことにより上記目的が達成される。
According to the method of manufacturing a nitride-based compound semiconductor light emitting device of the present invention, a lower clad layer, an active layer and an upper clad layer are formed on a substrate, and an insulator layer serving as a current blocking layer is formed on the upper clad layer. And a step of laminating and forming a nitride-based compound semiconductor layer, a step of forming an opening in the nitride-based compound semiconductor layer by dry etching and exposing the insulator layer, and a step of exposing the insulator layer by wet etching. Forming a portion and exposing the upper cladding layer, whereby the object is achieved.

【0027】本発明の窒化物系化合物半導体発光素子の
製造方法は、基板上に該下部クラッド層、活性層および
上部クラッド層を積層形成し、該上部クラッド層上に電
流阻止層となる導電体層、絶縁体層および窒化物系化合
物半導体層を積層形成する工程と、該窒化物系化合物半
導体層にドライエッチングにより開口部を形成し、該絶
縁体層を露出させる工程と、該絶縁体層および該導電体
層にウェットエッチングにより開口部を形成し、該上部
クラッド層を露出させる工程とを含み、そのことにより
上記目的が達成される。
According to the method of manufacturing a nitride-based compound semiconductor light-emitting device of the present invention, the lower clad layer, the active layer, and the upper clad layer are formed on a substrate, and a current blocking layer is formed on the upper clad layer. Stacking a layer, an insulator layer and a nitride-based compound semiconductor layer, forming an opening in the nitride-based compound semiconductor layer by dry etching to expose the insulator layer, Forming an opening in the conductor layer by wet etching to expose the upper cladding layer, whereby the object is achieved.

【0028】以下、本発明の作用について説明する。Hereinafter, the operation of the present invention will be described.

【0029】本発明にあっては、電流阻止層が窒化物系
化合物半導体層の下の少なくとも開口部に絶縁体層を有
しており、後述する実施形態1〜実施形態4に示すよう
に、窒化物系化合物半導体層に開口部を形成する際に絶
縁体層をエッチングストップ層として機能させることが
できるので、再現性の良い形状制御が可能である。ま
た、絶縁体層上に窒化物系化合物半導体層が設けられて
いるので、図9に示したような電流阻止層(絶縁体層)
80上の成長層の欠陥112も生じない。
In the present invention, the current blocking layer has an insulator layer at least in the opening below the nitride-based compound semiconductor layer, and as shown in Embodiments 1 to 4 described below, Since the insulator layer can function as an etching stop layer when an opening is formed in the nitride-based compound semiconductor layer, shape control with good reproducibility is possible. Further, since the nitride-based compound semiconductor layer is provided on the insulator layer, the current blocking layer (insulator layer) as shown in FIG.
No defects 112 in the growth layer on 80 also occur.

【0030】上記基板としては、例えばサファイヤ基板
やGaN基板が用いられる。特に、後述する実施形態4
に示すように、GaN基板を用いた場合には、サファイ
ヤ基板を用いた場合に比べてその上に形成される窒化物
系化合物半導体層の転位が少なくなり、また、サファイ
ア基板のように基板の反りが生じてSiO2膜にダメー
ジを与えることもないので、好ましい。さらに、SiO
2膜を設けると熱が逃げにくいが、GaN基板では熱を
逃がすこともできる。
As the substrate, for example, a sapphire substrate or a GaN substrate is used. Particularly, a fourth embodiment described later.
As shown in the figure, when the GaN substrate is used, the dislocation of the nitride-based compound semiconductor layer formed thereon is reduced as compared with the case where the sapphire substrate is used. This is preferable because warpage does not occur and damages the SiO 2 film. Furthermore, SiO
Although heat is difficult to escape when two films are provided, heat can also be escaped with a GaN substrate.

【0031】後述する実施形態4に示すように、上記絶
縁体層を形成する前に、半導体層の表面から転位(結晶
欠陥)を観察する方法等により、活性層を横切る転位
(貫通転位でさらにクラッド層まで貫通している転位)
が他の領域よりも少ない領域の上方に、上記絶縁体層の
開口部を形成するのが好ましい。この領域を電流通路と
して、その下方に位置する活性層領域を発光部とするこ
とにより、非発光再結合が減少し、発光効率の高い窒化
物系化合物半導体発光素子が得られる。さらに、開口部
の転位を通って、例えばMgがヘビードープされたp型
コンタクト層から再成長中に活性層にMgが拡散するの
を抑えることができるので、活性層の結晶性が悪化せ
ず、発光部の発光効率が減少しない。
As shown in Embodiment 4 described later, before forming the insulator layer, dislocations (crystal defects) which cross the active layer may be observed by a method of observing dislocations (crystal defects) from the surface of the semiconductor layer. Dislocations penetrating to the cladding layer)
It is preferable that an opening of the insulator layer is formed above a region having a smaller number than other regions. By using this region as a current path and the active layer region located thereunder as a light emitting portion, non-radiative recombination is reduced and a nitride-based compound semiconductor light emitting device with high luminous efficiency is obtained. Further, it is possible to suppress the diffusion of Mg into the active layer during regrowth from the p-type contact layer doped with Mg, for example, through the dislocation in the opening, so that the crystallinity of the active layer does not deteriorate, The luminous efficiency of the light emitting unit does not decrease.

【0032】これに対して、活性層を横切る転位が他の
領域よりも多い領域に上記絶縁体層の開口部を形成し、
この領域を電流通路として、その下方に位置する活性層
領域を発光部とすると、非発光再結合が増加し、発光効
率の低い窒化物系化合物半導体発光素子しか得ることが
できない。さらに、開口部の転位を通って、例えばMg
がヘビードープされたp型コンタクト層から再成長中に
活性層にMgが拡散するため、活性層の結晶性が悪化
し、発光部の発光効率が減少する。
On the other hand, an opening of the insulator layer is formed in a region where the number of dislocations crossing the active layer is larger than in other regions,
If this region is used as a current path and the active layer region located thereunder is used as a light emitting portion, non-radiative recombination increases, and only a nitride-based compound semiconductor light emitting device with low luminous efficiency can be obtained. Further, through the dislocation in the opening, for example, Mg
Is diffused into the active layer during regrowth from the heavy-doped p-type contact layer, thereby deteriorating the crystallinity of the active layer and reducing the luminous efficiency of the light emitting portion.

【0033】従って、絶縁体層の開口部は、その下の窒
化物系化合物半導体層の転位密度が例えば108/cm2
以下の領域に形成するのが好ましい。
Therefore, the opening of the insulator layer has a dislocation density of, for example, 10 8 / cm 2 of the underlying nitride-based compound semiconductor layer.
It is preferably formed in the following regions.

【0034】絶縁体層は、その上に窒化物系化合物半導
体層が成長可能であり、成長マスク層としての機能を有
している。そして、絶縁体層の両側から横方向に結晶成
長が進み、その横方向の成長が合体するために、絶縁体
層上の中心近傍で転位()欠陥が少ないように成長させ
ることができる。
The insulator layer can grow a nitride-based compound semiconductor layer thereon, and has a function as a growth mask layer. Then, crystal growth proceeds in the lateral direction from both sides of the insulator layer, and the lateral growth is united, so that the dislocation () defect can be grown near the center on the insulator layer so as to have few defects.

【0035】絶縁体層としては、紫外領域での光吸収が
少ないSiO2、Si34、Al2 3またはTiO2等を
用いるのが好ましく、それらを2種類以上組み合わせて
もよい。絶縁体層は、クラッド層上に形成するのが好ま
しい。さらに、後述する実施形態3に示すように、n型
クラッド層では絶縁体層からSi等の不純物が混入され
ても特に問題がないので、p型クラッド層よりもn型ク
ラッド層上に絶縁体層を形成するのが好ましい。絶縁体
層の厚さは、0.05μm以上0.2μm以下であるの
が好ましい。絶縁体層の厚さが0.05μmより薄いと
絶縁体として機能しないおそれがあり、0.2μmより
厚いと電流阻止層により発振横モードを制御するのが困
難になる。
As an insulator layer, light absorption in the ultraviolet region is
Low SiOTwo, SiThreeNFour, AlTwoO ThreeOr TiOTwoEtc.
It is preferable to use them in combination of two or more kinds.
Is also good. The insulator layer is preferably formed on the cladding layer.
New Further, as shown in a third embodiment described later, an n-type
In the cladding layer, impurities such as Si are mixed in from the insulator layer.
However, there is no particular problem.
It is preferable to form an insulator layer on the lad layer. Insulator
The thickness of the layer is not less than 0.05 μm and not more than 0.2 μm.
Is preferred. If the thickness of the insulator layer is less than 0.05 μm
It may not function as an insulator.
If it is too thick, it is difficult to control the oscillation transverse mode with the current blocking layer.
It becomes difficult.

【0036】さらに、絶縁体層の下層に金属層等の導電
体層を設けることにより、後述する実施形態2に示すよ
うに、絶縁体層から上部クラッド層に不純物が導入され
るのを防ぐことができる。さらに、この導電体層は、絶
縁体層形成時に、絶縁体構成元素が下地層へ混入するの
を防止するための保護層としても機能する。
Further, by providing a conductor layer such as a metal layer below the insulator layer, it is possible to prevent impurities from being introduced from the insulator layer into the upper clad layer as shown in Embodiment 2 described later. Can be. Further, the conductor layer also functions as a protective layer for preventing the constituent elements of the insulator from being mixed into the base layer when the insulator layer is formed.

【0037】導電体層としては、高融点金属であるW、
Mo、Ta等、またはp型不純物となりえるMg、C、
Be等を用いるのが好ましく、それらの合金や2種類以
上を組み合わせて用いてもよい。また、導電体層の厚さ
は1nm以上10nm以下であるのが好ましい。これ
は、導電体層の厚さが1nm未満では絶縁体層形成時に
絶縁体層を構成する元素がクラッド層へ混入するのを防
ぐことができず、10nmを越えると活性層からの光が
導電体層に吸収される影響が大きいからである。さらに
好ましくは5nm以上10nm以下である。
As the conductor layer, W, which is a high melting point metal,
Mo, Ta, etc., or Mg, C, which can be a p-type impurity,
It is preferable to use Be or the like, and these alloys or a combination of two or more thereof may be used. Further, the thickness of the conductor layer is preferably from 1 nm to 10 nm. This is because if the thickness of the conductor layer is less than 1 nm, it is impossible to prevent elements constituting the insulator layer from being mixed into the cladding layer when the insulator layer is formed, and if the thickness exceeds 10 nm, light from the active layer becomes conductive. This is because the influence absorbed by the body layer is large. More preferably, it is 5 nm or more and 10 nm or less.

【0038】本発明にあっては、上部クラッド層上に絶
縁体層と窒化物系化合物半導体層と絶縁体層を積層形成
してドライエッチングにより絶縁体層を露出させ、その
後、ウェットエッチングにより上部クラッド層を露出さ
せることにより、ドライエッチングによるダメージや残
留不純物がクラッド層表面やその上の再成長層であるコ
ンタクト層に導入されない。例えば、絶縁体層とp型窒
化物系化合物半導体を積層形成して絶縁体層までドライ
エッチング法にてエッチングし、その後、ウェットエッ
チングにより上部クラッド層を露出させてその表面にp
型電極を形成した場合、p型電極間のI−V特性は図3
に(a)で示すようになる。よって、ドライエッチング
によるダメージや残留不純物等が導入されておらず、I
−V特性がオーミック接触に近いものになっていること
がわかる。これに対して、従来のようにp型窒化物系化
合物半導体をドライエッチング法にてエッチングし、そ
の表面にp型電極を形成してp型電極間のI−V特性を
調べると、図3に(c)で示すようになる。よって、ド
ライエッチングによるダメージや残留不純物等が導入さ
れ、I−V特性がオーミック接触になっていないことが
わかる。
In the present invention, an insulator layer, a nitride-based compound semiconductor layer, and an insulator layer are formed on the upper clad layer, and the insulator layer is exposed by dry etching. By exposing the cladding layer, damage and residual impurities due to dry etching are not introduced into the cladding layer surface or the contact layer which is a regrown layer thereon. For example, an insulator layer and a p-type nitride-based compound semiconductor are formed in a stack, and the insulator layer is etched by a dry etching method, and then the upper cladding layer is exposed by wet etching to form a p-type layer on the surface.
When the p-type electrode is formed, the IV characteristics between the p-type electrodes are shown in FIG.
As shown in FIG. Therefore, no damage due to dry etching, residual impurities, etc. were introduced, and I
It can be seen that the -V characteristic is close to ohmic contact. On the other hand, when a p-type nitride-based compound semiconductor is etched by a dry etching method as in the prior art, a p-type electrode is formed on the surface thereof, and the IV characteristics between the p-type electrodes are examined. (C). Therefore, it is found that damage due to dry etching, residual impurities, and the like are introduced, and the IV characteristics are not in ohmic contact.

【0039】さらに、他の本発明にあっては、上部クラ
ッド層上に導電体層と絶縁体層と窒化物系化合物半導体
層とを積層形成してドライエッチングにより絶縁体層を
露出させ、その後、ウェットエッチングにより上部クラ
ッド層を露出させることにより、ドライエッチングによ
るダメージや残留不純物がクラッド層表面やその上の再
成長層であるコンタクト層表面に導入されない。例え
ば、導電体層と絶縁体層とp型窒化物系化合物半導体を
積層形成して絶縁体層までドライエッチング法にてエッ
チングし、その後、ウェットエッチングにより上部クラ
ッド層を露出させてその表面にp型電極を形成した場
合、p型電極間のI−V特性は図3に(b)で示すよう
になる。よって、ドライエッチングによるダメージや残
留不純物等が導入されておらず、I−V特性がオーミッ
ク接触になってさらに好ましい特性が得られていること
がわかる。
Further, according to another aspect of the present invention, a conductor layer, an insulator layer, and a nitride-based compound semiconductor layer are formed on the upper clad layer, and the insulator layer is exposed by dry etching. By exposing the upper cladding layer by wet etching, damage and residual impurities due to dry etching are not introduced into the cladding layer surface or the contact layer surface which is a regrown layer thereon. For example, a conductor layer, an insulator layer, and a p-type nitride-based compound semiconductor are formed in layers, and the insulator layer is etched by a dry etching method. Thereafter, the upper cladding layer is exposed by wet etching, and p When the type electrode is formed, the IV characteristics between the p-type electrodes are as shown in FIG. Therefore, it is found that no damage due to dry etching, residual impurities, and the like are introduced, and the IV characteristics are in ohmic contact, and more preferable characteristics are obtained.

【0040】さらに、窒化物系化合物半導体層の開口部
の幅は絶縁体層の開口部の幅よりも大きくすることがで
きるので、窒化物系化合物半導体層の開口部の幅を従来
よりも大きくすることができる。よって、InsAlt
1-s-tN(0≦s、0≦t、0≦s+t≦1)等の窒
化物系化合物半導体層を用いても、図8に示したように
電流阻止層80のストライプ状溝底部の隅が窒素不足の
ために蒸発することはなく、空洞111も発生しない。
Furthermore, since the width of the opening of the nitride-based compound semiconductor layer can be made larger than the width of the opening of the insulator layer, the width of the opening of the nitride-based compound semiconductor layer is made larger than before. can do. Therefore, In s Al t G
Even if a nitride-based compound semiconductor layer such as a 1-st N (0 ≦ s, 0 ≦ t, 0 ≦ s + t ≦ 1) is used, as shown in FIG. The corners do not evaporate due to lack of nitrogen, and no cavities 111 are generated.

【0041】上記窒化物系化合物半導体層は、Alx
1-xN(0≦x≦1)からなり、クラッド層がAly
1-yN(0≦y≦1)からなり、活性層がInzGa
1-zN(0≦z≦1)からなる量子井戸活性層であるの
が好ましい。
The nitride-based compound semiconductor layer is made of Al x G
a 1-x N (0 ≦ x ≦ 1), and the cladding layer is Al y G
a 1-y N (0 ≦ y ≦ 1), and the active layer is made of In z Ga
It is preferably a quantum well active layer made of 1-zN (0 ≦ z ≦ 1).

【0042】[0042]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明するが、本発明はこれらに
限定されるものではない。以下の実施形態では半導体レ
ーザ素子について説明するが、発光ダイオードについて
も適用可能であることは言うまでもない。なお、本発明
において、窒化物系化合物半導体とは、InsAltGa
1-s-tN(0≦s、0≦t、s+t≦1)を含むものと
する。さらに、V族元素としてAsやPを含むこともで
きる。
Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to these embodiments. In the following embodiments, a semiconductor laser device will be described, but it goes without saying that the present invention is also applicable to a light emitting diode. In the present invention, the nitride-based compound semiconductor, an In s Al t Ga
1-st N (0 ≦ s, 0 ≦ t, s + t ≦ 1). Further, As or P can be included as a group V element.

【0043】(実施形態1)図1は本発明の一実施形態
である窒化ガリウム系化合物半導体レーザの構成を示す
断面図である。
(Embodiment 1) FIG. 1 is a sectional view showing the structure of a gallium nitride-based compound semiconductor laser according to an embodiment of the present invention.

【0044】この半導体レーザは、サファイヤ基板1上
に、厚さ50nm程度のGaNバッファ層2、厚さ3μ
m程度のn型GaNコンタクト層3、厚さ0.5μm程
度のn型Al0.08Ga0.92Nクラッド層4、厚さ3nm
のノンドープIn0.32Ga0. 68N活性層5および厚さ
0.3μm程度のp型(Mgドープ)Al0.08Ga0.92
Nクラッド層6、厚さ0.1μmの絶縁体(本実施形態
ではSiO2)層7と厚さ0.3μmのn型GaN層8
とからなる電流阻止層8aおよび厚さ0.3μmのp型
(Mgドープ)GaNコンタクト層9を順次積層した構
造を備えている。n型クラッド層4、活性層5、p型ク
ラッド層6、電流阻止層8aおよびp型コンタクト層9
はn型コンタクト層3を露出させるようにその一部が除
去されている。p型コンタクト層9の上にはp型電極1
0が形成され、n型コンタクト層3の露出部上にはn型
電極11が形成されている。
This semiconductor laser has a GaN buffer layer 2 having a thickness of about 50 nm and a thickness of 3 μm on a sapphire substrate 1.
n-type GaN contact layer 3 having a thickness of about m, n-type Al 0.08 Ga 0.92 N cladding layer 4 having a thickness of about 0.5 μm, and a thickness of 3 nm
An undoped In 0.32 Ga 0. 68 N active layer 5 and the thickness of 0.3μm order of the p-type (Mg-doped) Al 0.08 Ga 0.92
N clad layer 6, 0.1 μm thick insulator (SiO 2 in this embodiment) layer 7 and 0.3 μm thick n-type GaN layer 8
And a p-type (Mg-doped) GaN contact layer 9 having a thickness of 0.3 μm. N-type cladding layer 4, active layer 5, p-type cladding layer 6, current blocking layer 8a and p-type contact layer 9
Is partially removed so as to expose the n-type contact layer 3. On the p-type contact layer 9, the p-type electrode 1
0 is formed, and an n-type electrode 11 is formed on the exposed portion of the n-type contact layer 3.

【0045】上記電流阻止層8aは、活性層5の選択さ
れた領域(本実施形態では共振器長方向に延びるストラ
イプ状の領域)に電流通路となるストライプ状開口部を
有し、このストライプ状開口部の幅はレーザ発振の横モ
ードを調整するように決定されている。その開口部には
GaN層8の下に絶縁体(SiO2)層7が設けられ、
GaN層8の開口部の幅は絶縁体層7の開口部の幅より
大きく設定されている。絶縁体層7はGaN層8に対す
るエッチングストップ層としての機能を有している。
The current blocking layer 8a has a stripe-shaped opening serving as a current path in a selected area of the active layer 5 (in this embodiment, a stripe-shaped area extending in the resonator length direction). The width of the opening is determined so as to adjust the transverse mode of laser oscillation. An insulator (SiO 2 ) layer 7 is provided under the GaN layer 8 in the opening,
The width of the opening of the GaN layer 8 is set to be larger than the width of the opening of the insulator layer 7. The insulator layer 7 has a function as an etching stop layer for the GaN layer 8.

【0046】この半導体レーザは、例えば以下のように
して作製することができる。
This semiconductor laser can be manufactured, for example, as follows.

【0047】窒化物系化合物半導体層の形成は有機金属
化合物気相成長法(MOCVD法)により行い、V族原
料としてアンモニア(NH3)、III族原料としてトリメ
チルガリウム(TMG)、トリメチルアルミニウム(T
MA)およびトリメチルインジウム(TMIn)、p型
不純物としてビスシクロペンタディエニルマグネシウム
(Cp2Mg)、n型不純物としてモノシラン(Si
4)を用い、キャリヤガスとしてH2およびN2を用い
る。
The nitride-based compound semiconductor layer is formed by a metalorganic compound vapor phase epitaxy (MOCVD) method. Ammonia (NH 3 ) is used as a group V material, and trimethylgallium (TMG) and trimethylaluminum (T) are used as a group III material.
MA) and trimethylindium (TMIn), biscyclopentadienyl magnesium (Cp 2 Mg) as a p-type impurity, and monosilane (Si) as an n-type impurity.
H 4 ) and H 2 and N 2 as carrier gases.

【0048】上記MOCVD法により1回目の結晶成長
を行うためにサファイヤ基板1を図示しないMOCVD
装置のサセプタ上に配置し、H2雰囲気中、基板温度1
200℃程度まで昇温することにより基板1の表面に対
して清浄化処理を施す。
In order to perform the first crystal growth by the MOCVD method, the sapphire substrate 1 is
Place on the susceptor of the device, in H2 atmosphere, substrate temperature 1
By increasing the temperature to about 200 ° C., the surface of the substrate 1 is subjected to a cleaning process.

【0049】次に、基板温度を1000℃程度まで降温
し、図2(a)に示すように基板1の上に厚さ50nm
程度のGaNバッファ層2、厚さ3μm程度のn型Ga
Nコンタクト層3、厚さ0.5μm程度のn型Al0.08
Ga0.92Nクラッド層4を成長させる。続いて、基板温
度を700℃〜750℃程度に降温し、厚さ3nmのノ
ンドープIn0.32Ga0.68N活性層5を成長させる。そ
の後、基板温度を1000℃程度まで昇温し、厚さ0.
3μm程度のp型(Mgドープ)Al0.08Ga 0.92Nク
ラッド層6を成長させる。これらの半導体層の成長は、
基板をMOCVD装置の成長室から取り出すことなく連
続的に行う。
Next, the substrate temperature is lowered to about 1000 ° C.
Then, as shown in FIG.
GaN buffer layer 2, about 3 μm thick n-type Ga
N contact layer 3, n-type Al having a thickness of about 0.5 μm0.08
Ga0.92The N cladding layer 4 is grown. Then, the substrate temperature
Temperature to about 700 ° C to 750 ° C, and a 3 nm thick
Undoped In0.32Ga0.68The N active layer 5 is grown. So
After that, the substrate temperature was raised to about 1000 ° C.
P-type (Mg-doped) Al of about 3 μm0.08Ga 0.92N
The lad layer 6 is grown. The growth of these semiconductor layers
Without removing the substrate from the growth chamber of the MOCVD equipment,
Do it sequentially.

【0050】その後、上記半導体層が積層された基板を
成長室から一旦取り出し、電子ビーム蒸着法、スパッタ
リング蒸着法、化学気相成長(CVD)法等によりSi
O2からなる絶縁体層を成長する。そして、通常のフォ
トリソグラフィ技術およびエッチング技術によって、図
2(b)に示すように絶縁体層7をクラッド層6上に形
成する。本実施形態では、SiO2からなる絶縁体層7
を幅20μm、厚さ0.1μm、周期500μmに形成
した。
After that, the substrate on which the above-mentioned semiconductor layer is laminated is once taken out of the growth chamber, and the substrate is subjected to Si-beam evaporation, sputtering, chemical vapor deposition (CVD), or the like.
An insulator layer of O2 is grown. Then, an insulator layer 7 is formed on the clad layer 6 by a normal photolithography technique and an etching technique, as shown in FIG. In this embodiment, the insulator layer 7 made of SiO 2 is used.
Was formed to a width of 20 μm, a thickness of 0.1 μm, and a period of 500 μm.

【0051】次に、2回目の結晶成長を行うため、再び
基板をMOCVD装置のサセプタ上に配置し、基板温度
を1000℃程度まで昇温する。そして、図2(c)に
示すように厚さ0.3μmのn型GaN層8を絶縁体層
7とクラッド層6の上にわたって成長させる。このと
き、GaN層8はSiO2絶縁体層7の両側から横方向
成長し、横方向成長層同士が合体する。このため、絶縁
体層7の中央部近傍に絶縁体層7と平行方向に結晶欠陥
16が発生するのが表面から見てもわかる。
Next, in order to perform the second crystal growth, the substrate is placed on the susceptor of the MOCVD apparatus again, and the substrate temperature is raised to about 1000 ° C. Then, as shown in FIG. 2C, an n-type GaN layer 8 having a thickness of 0.3 μm is grown over the insulator layer 7 and the clad layer 6. At this time, the GaN layer 8 grows laterally from both sides of the SiO 2 insulator layer 7, and the laterally grown layers are united. Therefore, it can be seen from the surface that crystal defects 16 occur near the center of the insulator layer 7 in a direction parallel to the insulator layer 7.

【0052】その後、上記半導体層が積層された基板を
成長室から一旦取り出し、n型GaN層8上にレジスト
マスク12aを形成する。このとき、n型GaN層8の
結晶欠陥16をマスク合わせのマーカーとして用いるこ
とができるので、マスク合わせが容易となる。そして、
図2(d)に示すように、この領域のレジストマスクを
除去し、レジストマスク12aで覆われていないn型G
aN層8部分を選択的にエッチングする。このエッチン
グに際して絶縁体層7がエッチングストップ層として機
能し、絶縁体層7の表面13が露出した時点で容易に再
現性良くエッチングを停止させることができる。このエ
ッチングは、例えばRIE(反応性イオンエッチング)
によりBCl3/Cl2/SiCl4等のガスを用いて絶
縁体層7が露出するまで行う。本実施形態では露出した
絶縁体層7の幅を7μmとした。その後、有機溶剤によ
ってマスク12aを除去する。
After that, the substrate on which the semiconductor layer is laminated is once taken out of the growth chamber, and a resist mask 12 a is formed on the n-type GaN layer 8. At this time, since the crystal defect 16 of the n-type GaN layer 8 can be used as a marker for mask alignment, mask alignment becomes easy. And
As shown in FIG. 2D, the resist mask in this region is removed, and the n-type G not covered with the resist mask 12a is removed.
The aN layer 8 is selectively etched. During this etching, the insulator layer 7 functions as an etching stop layer, and the etching can be stopped easily and reproducibly when the surface 13 of the insulator layer 7 is exposed. This etching is performed, for example, by RIE (reactive ion etching).
Until the insulator layer 7 is exposed using a gas such as BCl 3 / Cl 2 / SiCl 4 . In the present embodiment, the width of the exposed insulator layer 7 is 7 μm. After that, the mask 12a is removed with an organic solvent.

【0053】次に、図2(e)に示すように、n型Ga
N層8と絶縁体層7の一部の上にレジストマスク12b
を形成する。そして、ウェットエッチングによって絶縁
体層7をクラッド層6の表面14が露出するまでエッチ
ングする。本実施形態では露出したクラッド層6の幅を
3μmとした。その後、有機溶剤によってマスク12b
を除去する。
Next, as shown in FIG.
A resist mask 12b is formed on the N layer 8 and a part of the insulator layer 7.
To form Then, the insulator layer 7 is etched by wet etching until the surface 14 of the clad layer 6 is exposed. In the present embodiment, the width of the exposed clad layer 6 is 3 μm. Then, the mask 12b is formed with an organic solvent.
Is removed.

【0054】続いて、3回目の結晶成長を行うため、再
び基板をMOCVD装置のサセプタ上に配置し、基板温
度を1000℃程度まで昇温する。そして、図2(f)
に示すように、厚さ0.3μmのMgドープGaNコン
タクト層9を成長させる。このとき、クラッド層6の露
出表面14はドライエッチング時のダメージや不純物混
入による表面準位等の影響を受けることなく、MOCV
D装置内で良好な状態の清浄表面が維持されている。こ
のような良好な状態の清浄表面の上に再成長が行われる
ので、結晶性に優れた良好な再成長層が形成される。
Subsequently, in order to perform the third crystal growth, the substrate is placed on the susceptor of the MOCVD apparatus again, and the substrate temperature is raised to about 1000 ° C. Then, FIG.
As shown in FIG. 1, a 0.3 μm thick Mg-doped GaN contact layer 9 is grown. At this time, the exposed surface 14 of the clad layer 6 is not affected by surface levels due to damage during dry etching or contamination by impurities, and the MOCV
A good clean surface is maintained in the D apparatus. Since regrowth is performed on such a clean surface in a good state, a good regrowth layer having excellent crystallinity is formed.

【0055】その後、上記半導体層が積層された基板を
MOCVD装置から取り出し、図示しないレジストマス
クを用いてドライエッチング技術によりn型コンタクト
層3表面15を露出させる。次に、N2雰囲気中、75
0℃の熱アニーリングを行ってMgドープ層をp型に変
化させる。
Thereafter, the substrate on which the semiconductor layer is laminated is taken out of the MOCVD apparatus, and the surface 15 of the n-type contact layer 3 is exposed by a dry etching technique using a resist mask (not shown). Next, in an N 2 atmosphere, 75
The Mg-doped layer is changed to p-type by performing thermal annealing at 0 ° C.

【0056】最後に、p型コンタクト層9の上にp型電
極10を形成し、n型コンタクト層3の露出表面15上
にn型電極11を形成して図2(g)に示す本実施形態
の半導体レーザが得られる。
Finally, a p-type electrode 10 is formed on the p-type contact layer 9, and an n-type electrode 11 is formed on the exposed surface 15 of the n-type contact layer 3. A semiconductor laser of the form is obtained.

【0057】この半導体レーザは、図示しない電流供給
回路からp型電極10およびn型電極11に電圧が与え
られ、半導体積層構造の中をp型電極10からn型電極
11へと電流が流れる。このとき、電流はn型GaN層
8と絶縁体層7からなる電流阻止層8aによってブロッ
クされるので、電流が狭窄されながら電流阻止層8aの
開口部を上から下へ流れる。これにより、横モードの制
御されたレーザ発振が生じ、波長が青色領域から紫外領
域にあるレーザ光が得られる。
In this semiconductor laser, a voltage is applied to the p-type electrode 10 and the n-type electrode 11 from a current supply circuit (not shown), and a current flows from the p-type electrode 10 to the n-type electrode 11 in the semiconductor laminated structure. At this time, since the current is blocked by the current blocking layer 8a including the n-type GaN layer 8 and the insulator layer 7, the current flows from top to bottom through the opening of the current blocking layer 8a while being narrowed. As a result, laser oscillation in which the transverse mode is controlled is generated, and laser light having a wavelength in a range from the blue region to the ultraviolet region is obtained.

【0058】さらに、本実施形態によれば、p型窒化物
系化合物半導体層(p型クラッド層とp型コンタクト
層)をドライエッチングに晒ことなく電流狭窄部(電流
通路)を形成することができるので、ドライエッチング
時のダメージや残留不純物混入等による界面準位が生じ
ない。よって、図3の(a)に示すようなオーミック接
触に近いI−V特性が得られるのと同様な良好な再成長
界面が得られている。
Further, according to this embodiment, the current confinement portion (current path) can be formed without exposing the p-type nitride-based compound semiconductor layer (p-type cladding layer and p-type contact layer) to dry etching. As a result, no interface state is generated due to damage during dry etching or mixing of residual impurities. Therefore, a good regrowth interface similar to that of the IV characteristic close to ohmic contact as shown in FIG. 3A is obtained.

【0059】n型GaN層8の開口部の幅は絶縁体層7
の幅よりも大きく設定できるので、図8に示した従来の
半導体発光素子に生じていたような内部電流阻止層80
の開口部底面の隅部の空洞111が生じない。
The width of the opening of the n-type GaN layer 8 is
Can be set larger than the width of the internal current blocking layer 80 as in the conventional semiconductor light emitting device shown in FIG.
No cavity 111 at the corner of the bottom of the opening is formed.

【0060】さらに、電流狭窄部(開口部)の幅や形状
をウェットエッチング法により制御性良く形成すること
ができる。
Further, the width and shape of the current confined portion (opening) can be formed with good controllability by wet etching.

【0061】電流阻止層8aの絶縁体層7はGaN層8
に対してエッチングストップ層として機能するため、エ
ッチングの停止を容易に再現性良く制御することがで
き、ダメージや残留不純物等による界面準位も低減され
る。
The insulator layer 7 of the current blocking layer 8a is a GaN layer 8
Functioning as an etching stop layer, the stop of etching can be easily controlled with good reproducibility, and interface states due to damage, residual impurities, and the like are reduced.

【0062】このように、本実施形態においては、横モ
ードが制御され、しきい値電流および順方向電圧が低減
し、信頼性に優れた窒化ガリウム系化合物半導体レーザ
を実現することができた。
As described above, in this embodiment, a gallium nitride-based compound semiconductor laser in which the transverse mode is controlled, the threshold current and the forward voltage are reduced, and the reliability is excellent.

【0063】(実施形態2)本実施形態では、絶縁体層
の下層に導電体層を設けた例について説明する。
(Embodiment 2) In this embodiment, an example in which a conductor layer is provided below an insulator layer will be described.

【0064】図4は実施形態2の窒化ガリウム系化合物
半導体レーザの構成を示す断面図である。
FIG. 4 is a sectional view showing the structure of the gallium nitride-based compound semiconductor laser according to the second embodiment.

【0065】この半導体レーザは、サファイヤ基板1上
に、厚さ50nm程度のGaNバッファ層2、厚さ4μ
m程度のn型GaNコンタクト層3、厚さ0.5μm程
度のn型Al0.08Ga0.92Nクラッド層4、厚さ3nm
のIn0.15Ga0.85N量子井戸層が3層と、厚さ4nm
のIn0.05Ga0.95N障壁層が2層とからなる多重量子
井戸活性層51および厚さ0.3μm程度のp型(Mg
ドープ)Al0.08Ga 0.92Nクラッド層6、厚さ5nm
の導電体(本実施形態ではMg)層71と厚さ0.1μ
mの絶縁体(本実施形態ではSiO2)層7と厚さ0.
3μmのn型Al0.05Ga0.95N層8とからなる電流阻
止層8bおよび厚さ0.3μmのp型(Mgドープ)G
aNコンタクト層9を順次積層した構造を備えている。
n型クラッド層4、活性層5、p型クラッド層6、電流
阻止層8bおよびp型コンタクト層9はn型コンタクト
層3を露出させるようにその一部が除去されている。p
型コンタクト層9の上にはp型電極10が形成され、n
型コンタクト層3の露出部上にはn型電極11が形成さ
れている。
This semiconductor laser is mounted on a sapphire substrate 1.
A GaN buffer layer 2 having a thickness of about 50 nm and a thickness of 4 μm.
n-type GaN contact layer 3 having a thickness of about m and a thickness of about 0.5 μm
Degree n-type Al0.08Ga0.92N cladding layer 4, thickness 3 nm
In0.15Ga0.85Three N quantum well layers and a thickness of 4 nm
In0.05Ga0.95Multiple quantum with two N barrier layers
The well active layer 51 and a p-type (Mg
Dope) Al0.08Ga 0.92N clad layer 6, thickness 5 nm
(Mg in this embodiment) layer 71 and a thickness of 0.1 μm
m insulator (in this embodiment, SiO 2Two) Layer 7 and thickness 0.
3 μm n-type Al0.05Ga0.95Current blocking consisting of N layer 8
Stop layer 8b and p-type (Mg-doped) G having a thickness of 0.3 μm
It has a structure in which aN contact layers 9 are sequentially laminated.
n-type cladding layer 4, active layer 5, p-type cladding layer 6, current
The blocking layer 8b and the p-type contact layer 9 are n-type contacts.
Part of the layer 3 has been removed to expose it. p
A p-type electrode 10 is formed on the
An n-type electrode 11 is formed on the exposed portion of the mold contact layer 3.
Have been.

【0066】上記電流阻止層8bは、活性層5の選択さ
れた領域(本実施形態では共振器長方向に延びるストラ
イプ状の領域)に電流通路となるストライプ状開口部を
有し、このストライプ状開口部の幅はレーザ発振の横モ
ードを調整するように決定されている。その開口部には
n型AlGaN層8の下にMgからなる導電体層71お
よびSiO2からなる絶縁体層7が設けられ、AlGa
N層8の開口部の幅は絶縁体層7の開口部の幅より大き
く設定されている。絶縁体層7はAlGaN層8に対す
るエッチングストップ層としての機能を有している。
The current blocking layer 8b has a stripe-shaped opening serving as a current path in a selected region of the active layer 5 (in this embodiment, a stripe-shaped region extending in the resonator length direction). The width of the opening is determined so as to adjust the transverse mode of laser oscillation. In the opening, a conductor layer 71 made of Mg and an insulator layer 7 made of SiO 2 are provided below the n-type AlGaN layer 8.
The width of the opening of the N layer 8 is set to be larger than the width of the opening of the insulator layer 7. The insulator layer 7 has a function as an etching stop layer for the AlGaN layer 8.

【0067】この半導体レーザは、例えば以下のように
して作製することができる。
This semiconductor laser can be manufactured, for example, as follows.

【0068】窒化物系化合物半導体層の形成はMOCV
D法により行い、V族原料、III族原料、p型不純物、
n型不純物およびキャリヤガスは実施形態1と同様のも
のを用いる。
The nitride-based compound semiconductor layer is formed by MOCV
Performed by the D method, the group V raw material, the group III raw material, the p-type impurity,
The same n-type impurities and carrier gas as in Embodiment 1 are used.

【0069】上記MOCVD法により1回目の結晶成長
を行うためにサファイヤ基板1を図示しないMOCVD
装置のサセプタ上に配置し、H2雰囲気中、基板温度1
200℃程度まで昇温することにより基板1の表面に対
して清浄化処理を施す。
In order to perform the first crystal growth by the MOCVD method, the sapphire substrate 1 is
Placed on the susceptor of the device, in H 2 atmosphere, substrate temperature 1
By increasing the temperature to about 200 ° C., the surface of the substrate 1 is subjected to a cleaning process.

【0070】次に、基板温度を1000℃程度まで降温
し、図5(a)に示すように基板1の上に厚さ50nm
程度のGaNバッファ層2、厚さ4μm程度のn型Ga
Nコンタクト層3、厚さ0.5μm程度のn型Al0.08
Ga0.92Nクラッド層4を成長させる。続いて、基板温
度を700℃〜750℃程度に降温し、厚さ3nmのI
0.15Ga0.85N量子井戸層が3層と、厚さ4nmのI
0.05Ga0.95N障壁層が2層とからなる多重量子井戸
活性層51を成長させる。その後、基板温度を1000
℃程度まで昇温し、厚さ0.3μm程度のp型(Mgド
ープ)Al0.08Ga0.92Nクラッド層6を成長させる。
これらの半導体層の成長は、基板をMOCVD装置の成
長室から取り出すことなく連続的に行う。
Next, the temperature of the substrate is lowered to about 1000 ° C., and a thickness of 50 nm is formed on the substrate 1 as shown in FIG.
GaN buffer layer 2, about 4 μm thick n-type Ga
N contact layer 3, n-type Al 0.08 having a thickness of about 0.5 μm
A Ga 0.92 N cladding layer 4 is grown. Subsequently, the temperature of the substrate is lowered to about 700 ° C. to 750 ° C., and a 3 nm-thick I
three n 0.15 Ga 0.85 N quantum well layers and a 4 nm thick I
A multiple quantum well active layer 51 having two n 0.05 Ga 0.95 N barrier layers is grown. Thereafter, the substrate temperature is set to 1000
The temperature is raised to about ° C. to grow a p-type (Mg-doped) Al 0.08 Ga 0.92 N clad layer 6 having a thickness of about 0.3 μm.
The growth of these semiconductor layers is performed continuously without removing the substrate from the growth chamber of the MOCVD apparatus.

【0071】その後、上記半導体層が積層された基板を
成長室から一旦取り出し、電子ビー、ウ蒸着法等により
Mgからなる導電体層を成長し、電子ビーム蒸着法、ス
パッタリング蒸着法、化学気相成長(CVD)法等によ
りSiO2からなる絶縁体層を成長する。そして、通常
のフォトリソグラフィ技術およびエッチング技術によっ
て、図5(b)に示すように導電体層71と絶縁体層7
をクラッド層6上に形成する。本実施形態では、Mgか
らなる導電体層71を幅6μm、厚さ5nm、周期50
0μmに形成し、SiO2からなる絶縁体層7を幅20
μm、厚さ0.1μm、周期500μmに形成した。
Thereafter, the substrate on which the semiconductor layer is laminated is once taken out of the growth chamber, and a conductive layer made of Mg is grown by electron beam evaporation, vapor deposition, or the like, and is then subjected to electron beam evaporation, sputtering evaporation, chemical vapor deposition, or the like. An insulator layer made of SiO 2 is grown by a growth (CVD) method or the like. Then, as shown in FIG. 5B, the conductor layer 71 and the insulator layer 7 are formed by ordinary photolithography and etching.
Is formed on the cladding layer 6. In the present embodiment, the conductor layer 71 made of Mg has a width of 6 μm, a thickness of 5 nm, and a period of 50 μm.
0 μm, and the insulator layer 7 made of SiO 2 has a width of 20 μm.
μm, a thickness of 0.1 μm, and a cycle of 500 μm.

【0072】次に、2回目の結晶成長を行うため、再び
基板をMOCVD装置のサセプタ上に配置し、基板温度
を1000℃程度まで昇温する。そして、図5(c)に
示すように厚さ0.3μmのn型Al0.05Ga0.95N層
8を絶縁体層7とクラッド層6の上にわたって成長させ
る。このとき、AlGaN層8はSiO2絶縁体層7の
両側から横方向成長し、横方向成長層同士が合体する。
このため、絶縁体層7の中央部近傍に絶縁体層7と平行
方向に結晶欠陥16が発生するのが表面から見てもわか
る。
Next, in order to perform the second crystal growth, the substrate is placed on the susceptor of the MOCVD apparatus again, and the substrate temperature is raised to about 1000 ° C. Then, as shown in FIG. 5C, an n-type Al 0.05 Ga 0.95 N layer 8 having a thickness of 0.3 μm is grown over the insulator layer 7 and the clad layer 6. At this time, the AlGaN layer 8 grows laterally from both sides of the SiO 2 insulator layer 7, and the laterally grown layers are united.
Therefore, it can be seen from the surface that crystal defects 16 occur near the center of the insulator layer 7 in a direction parallel to the insulator layer 7.

【0073】その後、上記半導体層が積層された基板を
成長室から一旦取り出し、n型AlGaN層8上にレジ
ストマスク12aを形成する。このとき、n型AlGa
N層8の結晶欠陥16をマスク合わせのマーカーとして
用いることができるので、マスク合わせが容易となる。
そして、図5(d)に示すように、この領域のレジスト
マスクを除去し、レジストマスク12aで覆われていな
いn型AlGaN層8部分を選択的にエッチングする。
このエッチングに際して絶縁体層7がエッチングストッ
プ層として機能し、絶縁体層7の表面13が露出した時
点で容易に再現性良くエッチングを停止させることがで
きる。このエッチングは、例えばRIE(反応性イオン
エッチング)によりBCl3/Cl2/SiCl4等のガ
スを用いて絶縁体層7が露出するまで行う。本実施形態
では露出した絶縁体層7の幅を7μmとした。その後、
有機溶剤によってマスク12aを除去する。
Thereafter, the substrate on which the semiconductor layer is laminated is once taken out of the growth chamber, and a resist mask 12 a is formed on the n-type AlGaN layer 8. At this time, the n-type AlGa
Since the crystal defects 16 of the N layer 8 can be used as markers for mask alignment, mask alignment is facilitated.
Then, as shown in FIG. 5D, the resist mask in this region is removed, and portions of the n-type AlGaN layer 8 that are not covered with the resist mask 12a are selectively etched.
During this etching, the insulator layer 7 functions as an etching stop layer, and the etching can be stopped easily and reproducibly when the surface 13 of the insulator layer 7 is exposed. This etching is performed by, for example, RIE (reactive ion etching) using a gas such as BCl 3 / Cl 2 / SiCl 4 until the insulator layer 7 is exposed. In the present embodiment, the width of the exposed insulator layer 7 is 7 μm. afterwards,
The mask 12a is removed with an organic solvent.

【0074】次に、図5(e)に示すように、n型Al
GaN層8と絶縁体層7の一部の上にレジストマスク1
2bを形成する。そして、ウェットエッチングによって
絶縁体層7および導電体層71をクラッド層6の表面1
4が露出するまでエッチングする。本実施形態では露出
したクラッド層6の幅を3μmとした。その後、有機溶
剤によってマスク12bを除去する。
Next, as shown in FIG.
A resist mask 1 is formed on the GaN layer 8 and a part of the insulator layer 7.
2b is formed. Then, the insulator layer 7 and the conductor layer 71 are formed on the surface 1 of the clad layer 6 by wet etching.
Etch until 4 is exposed. In the present embodiment, the width of the exposed clad layer 6 is 3 μm. After that, the mask 12b is removed with an organic solvent.

【0075】続いて、3回目の結晶成長を行うため、再
び基板をMOCVD装置のサセプタ上に配置し、基板温
度を1000℃程度まで昇温する。そして、図5(f)
に示すように、厚さ0.3μmのMgドープGaNコン
タクト層9を成長させる。このとき、クラッド層6の露
出表面14はドライエッチング時のダメージや不純物混
入による表面準位等の影響を受けることなく、MOCV
D装置内で良好な状態の清浄表面が維持されている。こ
のような良好な状態の清浄表面の上に再成長が行われる
ので、結晶性に優れた良好な再成長層が形成される。
Subsequently, in order to perform the third crystal growth, the substrate is placed on the susceptor of the MOCVD apparatus again, and the substrate temperature is raised to about 1000 ° C. Then, FIG.
As shown in FIG. 1, a 0.3 μm thick Mg-doped GaN contact layer 9 is grown. At this time, the exposed surface 14 of the clad layer 6 is not affected by surface levels due to damage during dry etching or contamination by impurities, and the MOCV
A good clean surface is maintained in the D apparatus. Since regrowth is performed on such a clean surface in a good state, a good regrowth layer having excellent crystallinity is formed.

【0076】その後、上記半導体層が積層された基板を
MOCVD装置から取り出し、図示しないレジストマス
クを用いてドライエッチング技術によりn型コンタクト
層3表面15を露出させる。次に、N2雰囲気中、75
0℃の熱アニーリングを行ってMgドープ層をp型に変
化させる。
Thereafter, the substrate on which the semiconductor layer is laminated is taken out of the MOCVD apparatus, and the surface 15 of the n-type contact layer 3 is exposed by a dry etching technique using a resist mask (not shown). Next, in an N 2 atmosphere, 75
The Mg-doped layer is changed to p-type by performing thermal annealing at 0 ° C.

【0077】最後に、p型コンタクト層9の上にp型電
極10を形成し、n型コンタクト層3の露出表面15上
にn型電極11を形成して図5(g)に示す本実施形態
の半導体レーザが得られる。
Finally, a p-type electrode 10 is formed on the p-type contact layer 9, and an n-type electrode 11 is formed on the exposed surface 15 of the n-type contact layer 3. A semiconductor laser of the form is obtained.

【0078】この半導体レーザは、図示しない電流供給
回路からp型電極10およびn型電極11に電圧が与え
られ、半導体積層構造の中をp型電極10からn型電極
11へと電流が流れる。このとき、電流はn型AlGa
N層8と絶縁体層7と導電体層71からなる電流阻止層
8bによってブロックされるので、電流が狭窄されなが
ら電流阻止層8bの開口部を上から下へ流れる。これに
より、横モードの制御されたレーザ発振が生じ、波長が
青色領域から紫外領域にあるレーザ光が得られる。
In this semiconductor laser, a voltage is applied to the p-type electrode 10 and the n-type electrode 11 from a current supply circuit (not shown), and a current flows from the p-type electrode 10 to the n-type electrode 11 in the semiconductor laminated structure. At this time, the current is n-type AlGa
Since the current is blocked by the current blocking layer 8b including the N layer 8, the insulator layer 7, and the conductor layer 71, the current flows from the top to the bottom of the opening of the current blocking layer 8b while being narrowed. As a result, laser oscillation in which the transverse mode is controlled is generated, and laser light having a wavelength in a range from the blue region to the ultraviolet region is obtained.

【0079】さらに、本実施形態によれば、p型窒化物
系化合物半導体層(p型クラッド層とp型コンタクト
層)をドライエッチングに晒ことなく電流狭窄部(電流
通路)を形成することができるので、ドライエッチング
時のダメージや残留不純物混入等による界面準位が生じ
ない。よって、図3の(b)に示すようなオーミック接
触のI−V特性が得られるのと同様な良好な再成長界面
が得られている。
Further, according to the present embodiment, the current confinement portion (current path) can be formed without exposing the p-type nitride-based compound semiconductor layer (p-type cladding layer and p-type contact layer) to dry etching. As a result, no interface state is generated due to damage during dry etching or mixing of residual impurities. Accordingly, a good regrowth interface similar to that of the IV characteristic of the ohmic contact as shown in FIG. 3B is obtained.

【0080】n型AlGaN層8の開口部の幅は絶縁体
層7の幅よりも大きく設定できるので、図8に示した従
来の半導体発光素子に生じていたような内部電流阻止層
80の開口部底面の隅部の空洞111が生じない。
Since the width of the opening of the n-type AlGaN layer 8 can be set to be larger than the width of the insulator layer 7, the opening of the internal current blocking layer 80 as occurs in the conventional semiconductor light emitting device shown in FIG. The cavity 111 at the corner of the bottom is not generated.

【0081】さらに、電流狭窄部(開口部)の幅や形状
をウェットエッチング法により制御性良く形成すること
ができる。
Further, the width and shape of the current confined portion (opening) can be formed with good controllability by wet etching.

【0082】電流阻止層8bの絶縁体層7はAlGaN
層8に対してエッチングストップ層として機能するた
め、エッチングの停止を容易に再現性良く制御すること
ができ、ダメージや残留不純物等による界面準位も低減
される。
The insulator layer 7 of the current blocking layer 8b is made of AlGaN
Since the layer 8 functions as an etching stop layer, the stop of etching can be easily controlled with good reproducibility, and interface states due to damage, residual impurities, and the like are reduced.

【0083】さらに、本実施形態では、p型クラッド層
6上に直接絶縁体層7を形成するのではなく、導電体層
71を形成しているため、Si等の不純物がp型クラッ
ド層6に堆積されず、絶縁体形成時の酸素やSi等の不
純物がp型クラッド層6に混入するのを防ぐための保護
層としても機能する。よって、実施形態1の半導体レー
ザよりもさらに順方向電圧を低減することができる。
Further, in this embodiment, since the insulator layer 7 is not formed directly on the p-type cladding layer 6 but the conductor layer 71 is formed, impurities such as Si And functions as a protective layer for preventing impurities such as oxygen and Si during the formation of the insulator from being mixed into the p-type cladding layer 6. Therefore, the forward voltage can be further reduced as compared with the semiconductor laser of the first embodiment.

【0084】このように、本実施形態においては、横モ
ードが制御され、しきい値電流および順方向電圧が低減
し、信頼性に優れた窒化ガリウム系化合物半導体レーザ
を実現することができた。
As described above, in this embodiment, a gallium nitride-based compound semiconductor laser in which the transverse mode is controlled, the threshold current and the forward voltage are reduced, and the reliability is excellent.

【0085】なお、本実施形態では導電体層71が残る
ように形成したが、導電体層71の形成幅を開口部の幅
と同じに形成し、p型クラッド層6表面14を露出させ
るためのエッチング工程において導電体層71を全て除
去してもよい。さらに、導電体層71は絶縁体層7より
も幅が狭くされているが、絶縁体層7の下全面に設ける
こともできる。
In the present embodiment, the conductor layer 71 is formed so as to remain. However, the conductor layer 71 is formed so as to have the same width as the width of the opening to expose the surface 14 of the p-type cladding layer 6. In the etching step, the entire conductor layer 71 may be removed. Further, the conductor layer 71 is narrower than the insulator layer 7, but may be provided on the entire lower surface of the insulator layer 7.

【0086】(実施形態3)本実施形態では、n型クラ
ッド層上に絶縁体層を設けた例について説明する。
(Embodiment 3) In this embodiment, an example in which an insulator layer is provided on an n-type clad layer will be described.

【0087】図6は実施形態3の窒化ガリウム系化合物
半導体レーザの構成を示す断面図である。
FIG. 6 is a sectional view showing the structure of a gallium nitride compound semiconductor laser according to the third embodiment.

【0088】この半導体レーザは、サファイヤ基板1上
に、厚さ50nm程度のGaNバッファ層2、厚さ3μ
m程度のp型(Mgドープ)GaNコンタクト層31、
厚さ0.5μm程度のp型(Mgドープ)Al0.08Ga
0.92Nクラッド層41、厚さ3nmのノンドープIn
0.32Ga0.68N活性層5および厚さ0.3μm程度のn
型Al0.08Ga0.92Nクラッド層61、厚さ0.1μm
の絶縁体(本実施形態ではSiO2)層7と厚さ0.3
μmのp型(Mgドープ)GaN層81とからなる電流
阻止層8cおよび厚さ0.3μmのn型GaNコンタク
ト層91を順次積層した構造を備えている。p型クラッ
ド層41、活性層5、n型クラッド層61、電流阻止層
8cおよびp型コンタクト層31はp型コンタクト層3
1を露出させるようにその一部が除去されている。n型
コンタクト層91の上にはn型電極11が形成され、p
型コンタクト層31の露出部上にはp型電極10が形成
されている。
This semiconductor laser has a GaN buffer layer 2 having a thickness of about 50 nm and a thickness of 3 μm on a sapphire substrate 1.
m-type p-type (Mg-doped) GaN contact layer 31,
P-type (Mg-doped) Al 0.08 Ga about 0.5 μm thick
0.92 N cladding layer 41, 3 nm thick non-doped In
0.32 Ga 0.68 N active layer 5 and n having a thickness of about 0.3 μm
Type Al 0.08 Ga 0.92 N clad layer 61, thickness 0.1 μm
(SiO 2 in this embodiment) layer 7 and a thickness of 0.3
A current blocking layer 8c composed of a p-type (Mg-doped) GaN layer 81 of μm and an n-type GaN contact layer 91 having a thickness of 0.3 μm are sequentially laminated. The p-type cladding layer 41, the active layer 5, the n-type cladding layer 61, the current blocking layer 8c and the p-type contact layer 31
1 has been removed to expose 1. On the n-type contact layer 91, an n-type electrode 11 is formed.
On the exposed portion of the mold contact layer 31, the p-type electrode 10 is formed.

【0089】上記電流阻止層8cは、活性層5の選択さ
れた領域(本実施形態では共振器長方向に延びるストラ
イプ状の領域)に電流通路となるストライプ状開口部を
有し、このストライプ状開口部の幅はレーザ発振の横モ
ードを調整するように決定されている。その開口部には
GaN層81の下に絶縁体(SiO2)層7が設けら
れ、GaN層81の開口部の幅は絶縁体層7の開口部の
幅より大きく設定されている。絶縁体層7はGaN層8
1に対するエッチングストップ層としての機能を有して
いる。
The current blocking layer 8c has a stripe-shaped opening serving as a current path in a selected region of the active layer 5 (in this embodiment, a stripe-shaped region extending in the resonator length direction). The width of the opening is determined so as to adjust the transverse mode of laser oscillation. The insulator (SiO 2 ) layer 7 is provided under the GaN layer 81 in the opening, and the width of the opening of the GaN layer 81 is set to be larger than the width of the opening of the insulator layer 7. The insulator layer 7 is a GaN layer 8
1 has a function as an etching stop layer.

【0090】この半導体レーザの製造において、各層の
成長法、V族原料、III族原料、p型不純物、n型不純
物、キャリヤガスは実施形態1と同様のものを用いるこ
とができる。
In the manufacture of this semiconductor laser, the same growth method as in the first embodiment can be used for the growth method of each layer, the group V source, the group III source, the p-type impurity, the n-type impurity, and the carrier gas.

【0091】この半導体レーザは、図示しない電流供給
回路からp型電極10およびn型電極11に電圧が与え
られ、半導体積層構造の中をp型電極10からn型電極
11へと電流が流れる。このとき、電流はp型GaN層
81と絶縁体層7からなる電流阻止層8cによってブロ
ックされるので、電流が狭窄されながら電流阻止層8c
の開口部を上から下へ流れる。これにより、横モードの
制御されたレーザ発振が生じ、波長が青色領域から紫外
領域にあるレーザ光が得られる。
In this semiconductor laser, a voltage is applied to the p-type electrode 10 and the n-type electrode 11 from a current supply circuit (not shown), and a current flows from the p-type electrode 10 to the n-type electrode 11 in the semiconductor laminated structure. At this time, the current is blocked by the current blocking layer 8c including the p-type GaN layer 81 and the insulator layer 7, so that the current is blocked while the current is blocked.
Flows from top to bottom through the opening. As a result, laser oscillation in which the transverse mode is controlled is generated, and laser light having a wavelength in a range from the blue region to the ultraviolet region is obtained.

【0092】さらに、本実施形態によれば、n型窒化物
系化合物半導体層(n型クラッド層とn型コンタクト
層)をドライエッチングに晒ことなく電流狭窄部(電流
通路)を形成することができるので、ドライエッチング
時のダメージや残留不純物混入等による界面準位が生じ
ない。
Further, according to the present embodiment, the current confinement portion (current path) can be formed without exposing the n-type nitride-based compound semiconductor layer (the n-type cladding layer and the n-type contact layer) to dry etching. As a result, no interface state is generated due to damage during dry etching or mixing of residual impurities.

【0093】p型GaN層81の開口部の幅は絶縁体層
7の幅よりも大きく設定できるので、図8に示した従来
の半導体発光素子に生じていたような内部電流阻止層8
0の開口部底面の隅部の空洞111が生じない。
Since the width of the opening of the p-type GaN layer 81 can be set to be larger than the width of the insulator layer 7, the internal current blocking layer 8 which occurs in the conventional semiconductor light emitting device shown in FIG.
No cavity 111 is formed at the corner of the bottom surface of the opening 0.

【0094】さらに、電流狭窄部(開口部)の幅や形状
をウェットエッチング法により制御性良く形成すること
ができる。
Further, the width and the shape of the current confined portion (opening) can be formed with good controllability by the wet etching method.

【0095】電流阻止層8cの絶縁体層7はGaN層8
1に対してエッチングストップ層として機能するため、
エッチングの停止を容易に再現性良く制御することがで
き、ダメージや残留不純物等による界面準位も低減され
る。
The insulator layer 7 of the current blocking layer 8c is a GaN layer 8
In order to function as an etching stop layer for 1,
The stop of etching can be easily controlled with good reproducibility, and interface states due to damage, residual impurities, and the like can be reduced.

【0096】さらに、本実施形態では、SiO2絶縁体
層7がn型クラッド層61上に形成されており、SiO
2絶縁体層7の形成時にn型クラッド層61にSi等が
混入しても、Siは窒化物系化合物半導体に対してn型
不純物として働くため、特に問題は生じない。実際に素
子を作製した場合、実施形態2で得られた順方向電圧よ
りも若干高めであるが、問題ない程度であった。
Furthermore, in the present embodiment, the SiO 2 insulator layer 7 is formed on the n-type
2 Even if Si or the like is mixed into the n-type cladding layer 61 during the formation of the insulator layer 7, there is no particular problem because Si acts as an n-type impurity with respect to the nitride-based compound semiconductor. When the device was actually manufactured, the voltage was slightly higher than the forward voltage obtained in the second embodiment, but it was no problem.

【0097】このように、本実施形態においては、横モ
ードが制御され、しきい値電流および順方向電圧が低減
し、信頼性に優れた窒化ガリウム系化合物半導体レーザ
を実現することができた。
As described above, in the present embodiment, a gallium nitride-based compound semiconductor laser in which the transverse mode is controlled, the threshold current and the forward voltage are reduced, and the reliability is excellent.

【0098】(実施形態4)本実施形態では、導電性G
aN基板を用いた例について説明する。
(Embodiment 4) In this embodiment, the conductive G
An example using an aN substrate will be described.

【0099】図7は実施形態4の窒化ガリウム系化合物
半導体レーザの構成を示す断面図である。
FIG. 7 is a sectional view showing the structure of a gallium nitride compound semiconductor laser according to the fourth embodiment.

【0100】この半導体レーザは、n型GaN基板21
上に、厚さ3μm程度のn型GaNコンタクト層3、厚
さ0.5μm程度のn型Al0.08Ga0.92Nクラッド層
4、厚さ3nmのノンドープIn0.32Ga0.68N活性層
5および厚さ0.3μm程度のp型(Mgドープ)Al
0.08Ga0.92Nクラッド層6、厚さ0.1μmの絶縁体
(本実施形態ではSiO2)層7と厚さ0.3μmのn
型GaN層8とからなる電流阻止層8aおよび厚さ0.
3μmのp型(Mgドープ)GaNコンタクト層9を順
次積層した構造を備えている。p型コンタクト層9の上
にはp型電極10が形成され、n型GaN基板21の裏
面にはn型電極11が形成されている。
This semiconductor laser has an n-type GaN substrate 21
An n-type GaN contact layer 3 having a thickness of about 3 μm, an n-type Al 0.08 Ga 0.92 N cladding layer 4 having a thickness of about 0.5 μm, a non-doped In 0.32 Ga 0.68 N active layer 5 having a thickness of 3 nm and a thickness 0 .About.3 μm p-type (Mg-doped) Al
0.08 Ga 0.92 N clad layer 6, 0.1 μm thick insulator (SiO 2 in this embodiment) layer 7 and 0.3 μm thick n
Current-blocking layer 8a composed of a GaN layer 8 and a thickness of 0.
It has a structure in which a 3 μm p-type (Mg-doped) GaN contact layer 9 is sequentially laminated. A p-type electrode 10 is formed on the p-type contact layer 9, and an n-type electrode 11 is formed on the back surface of the n-type GaN substrate 21.

【0101】上記電流阻止層8aは、活性層5の選択さ
れた領域(本実施形態では共振器長方向に延びるストラ
イプ状の領域)に電流通路となるストライプ状開口部を
有し、このストライプ状開口部の幅はレーザ発振の横モ
ードを調整するように決定されている。その開口部には
GaN層8の下に絶縁体(SiO2)層7が設けられ、
GaN層8の開口部の幅は絶縁体層7の開口部の幅より
大きく設定されている。絶縁体層7はGaN層8に対す
るエッチングストップ層としての機能を有している。
The current blocking layer 8a has a stripe-shaped opening serving as a current path in a selected region of the active layer 5 (in this embodiment, a stripe-shaped region extending in the resonator length direction). The width of the opening is determined so as to adjust the transverse mode of laser oscillation. An insulator (SiO 2 ) layer 7 is provided under the GaN layer 8 in the opening,
The width of the opening of the GaN layer 8 is set to be larger than the width of the opening of the insulator layer 7. The insulator layer 7 has a function as an etching stop layer for the GaN layer 8.

【0102】この半導体レーザの製造において、各層の
成長法、V族原料、III族原料、p型不純物、n型不純
物、キャリヤガスは実施形態1と同様のものを用いるこ
とができる。
In the manufacture of this semiconductor laser, the same growth method as in the first embodiment can be used for the growth method of each layer, group V material, group III material, p-type impurity, n-type impurity and carrier gas.

【0103】この半導体レーザは、図示しない電流供給
回路からp型電極10およびn型電極11に電圧が与え
られ、半導体積層構造の中をp型電極10からn型電極
11へと電流が流れる。このとき、電流はn型GaN層
8と絶縁体層7からなる電流阻止層8aによってブロッ
クされるので、電流が狭窄されながら電流阻止層8aの
開口部を上から下へ流れる。これにより、横モードの制
御されたレーザ発振が生じ、波長が青色領域から紫外領
域にあるレーザ光が得られる。
In this semiconductor laser, a voltage is applied to the p-type electrode 10 and the n-type electrode 11 from a current supply circuit (not shown), and a current flows from the p-type electrode 10 to the n-type electrode 11 in the semiconductor laminated structure. At this time, since the current is blocked by the current blocking layer 8a including the n-type GaN layer 8 and the insulator layer 7, the current flows from top to bottom through the opening of the current blocking layer 8a while being narrowed. As a result, laser oscillation in which the transverse mode is controlled is generated, and laser light having a wavelength in a range from the blue region to the ultraviolet region is obtained.

【0104】さらに、本実施形態によれば、p型窒化物
系化合物半導体層(p型クラッド層とp型コンタクト
層)をドライエッチングに晒ことなく電流狭窄部(電流
通路)を形成することができるので、ドライエッチング
時のダメージや残留不純物混入等による界面準位が生じ
ない。
Further, according to the present embodiment, the current confinement portion (current path) can be formed without exposing the p-type nitride-based compound semiconductor layer (p-type cladding layer and p-type contact layer) to dry etching. As a result, no interface state is generated due to damage during dry etching or mixing of residual impurities.

【0105】n型GaN層8の開口部の幅は絶縁体層7
の幅よりも大きく設定できるので、図8に示した従来の
半導体発光素子に生じていたような内部電流阻止層80
の開口部底面の隅部の空洞111が生じない。
The width of the opening of the n-type GaN layer 8 is
Can be set larger than the width of the internal current blocking layer 80 as in the conventional semiconductor light emitting device shown in FIG.
No cavity 111 at the corner of the bottom of the opening is formed.

【0106】さらに、電流狭窄部(開口部)の幅や形状
をウェットエッチング法により制御性良く形成すること
ができる。
Further, the width and shape of the current confined portion (opening) can be formed with good controllability by the wet etching method.

【0107】電流阻止層8aの絶縁体層7はGaN層8
に対してエッチングストップ層として機能するため、エ
ッチングの停止を容易に再現性良く制御することがで
き、ダメージや残留不純物等による界面準位も低減され
る。
The insulator layer 7 of the current blocking layer 8a is a GaN layer 8
Functioning as an etching stop layer, the stop of etching can be easily controlled with good reproducibility, and interface states due to damage, residual impurities, and the like are reduced.

【0108】さらに、本実施形態では、GaN基板21
を用いているため、その上のクラッド層6に存在する転
位がサファイヤ基板を用いた場合に比べて少ない。よっ
て、クラッド層6表面から転位を観察して、転位の少な
い領域上に絶縁体層7を形成し、例えば転位密度が10
8/cm2以下の領域に形成することができる。その上に
GaN層8を積層して電流阻止層8aを形成し、この電
流阻止層8aに開口部を形成することにより、転位の少
ない領域に電流通路を形成することができる。
Further, in this embodiment, the GaN substrate 21
Is used, the number of dislocations existing in the cladding layer 6 thereover is smaller than in the case where a sapphire substrate is used. Accordingly, dislocations are observed from the surface of the cladding layer 6 and the insulator layer 7 is formed on a region having few dislocations.
It can be formed in a region of 8 / cm 2 or less. A current blocking layer 8a is formed by laminating the GaN layer 8 thereon, and an opening is formed in the current blocking layer 8a, so that a current path can be formed in a region having a small number of dislocations.

【0109】従って、本実施形態では、横モードが制御
され、実施形態1〜実施形態3の半導体レーザよりもさ
らにしきい値電流および順方向電圧が低減し、信頼性に
優れた窒化ガリウム系化合物半導体レーザを実現するこ
とができた。
Therefore, in the present embodiment, the lateral mode is controlled, the threshold current and the forward voltage are further reduced as compared with the semiconductor lasers of the first to third embodiments, and the gallium nitride-based compound excellent in reliability is obtained. A semiconductor laser was realized.

【0110】なお、GaN基板の面方位については、
{0001}面、{1−100}面、{11−20}
面、{1−101}面、{11−22}面{01−1
2}面等が好ましく、これらの面方位から±2度程度ず
れていても本実施形態と同様の効果が得られることを確
認している。
The plane orientation of the GaN substrate is as follows.
{0001} plane, {1-100} plane, {11-20}
Plane, {1-101} plane, {11-22} plane {01-1}
It is confirmed that the same effect as in the present embodiment can be obtained even if the plane orientation is shifted by about ± 2 degrees from these plane directions.

【0111】上記絶縁体層7は、その上に窒化ガリウム
系化合物半導体層が成長可能なものであり、成長マスク
層としての機能を有している。特に、SiO2、Si3
4、Al23またはTiO2等、紫外領域での光吸収が少
ない材料を用いるのが好ましい。
The insulator layer 7 can grow a gallium nitride based compound semiconductor layer thereon, and has a function as a growth mask layer. In particular, SiO 2 , Si 3 N
4. It is preferable to use a material that has low light absorption in the ultraviolet region, such as Al 2 O 3 or TiO 2 .

【0112】[0112]

【発明の効果】以上詳述したように、本発明によれば、
電流阻止層の絶縁体層を窒化物系化合物半導体層のエッ
チングストップ層として機能させることができるので、
再現性良くエッチングを停止させて制御性良く開口部の
形状を制御することができる。
As described in detail above, according to the present invention,
Since the insulator layer of the current blocking layer can function as an etching stop layer of the nitride-based compound semiconductor layer,
The shape of the opening can be controlled with good controllability by stopping the etching with good reproducibility.

【0113】電流阻止層の下の窒化物系化合物半導体層
をドライエッチングに晒すことなく電流の狭窄部(電流
通路)を形成することができるので、ドライエッチング
によるダメージや残留不純物がクラッド層表面やその上
の再成長層であるコンタクト層に導入されず、良好なI
−V特性が得られる。
Since the current confinement portion (current path) can be formed without exposing the nitride-based compound semiconductor layer under the current blocking layer to dry etching, damage and residual impurities due to dry etching can be reduced on the surface of the cladding layer or the like. It is not introduced into the contact layer which is a regrown layer thereon,
-V characteristics are obtained.

【0114】さらに、絶縁体層の下層に導電体層を設け
ることにより、絶縁体層を直接上部クラッド層に形成し
た場合のように絶縁体層形成時に不純物がクラッド層に
堆積されるのを防ぐことができる。
Further, by providing a conductor layer below the insulator layer, it is possible to prevent impurities from being deposited on the clad layer when the insulator layer is formed, as in the case where the insulator layer is formed directly on the upper clad layer. be able to.

【0115】電流阻止層の窒化物系化合物半導体層の開
口部の幅は絶縁体層の開口部の幅よりも大きくすること
ができるので、従来のように電流阻止層のストライプ状
溝底部の隅に空洞が生じることはない。
The width of the opening of the nitride-based compound semiconductor layer of the current blocking layer can be made larger than the width of the opening of the insulator layer. No cavities are created.

【0116】電流狭窄部(開口部)の幅や形状はウェッ
トエッチング法で形成できるので、ドライエッチング法
よりはダメージが少ない開口部や開口部の底部が形成で
き、制御性良く電流狭窄部を形成して、しきい値電流や
発振モードを安定させることができる。
Since the width and shape of the current confinement portion (opening) can be formed by the wet etching method, the opening and the bottom of the opening can be formed with less damage than the dry etching method, and the current confinement portion can be formed with good controllability. Thus, the threshold current and the oscillation mode can be stabilized.

【0117】従って、本発明によれば、横モードが制御
され、しきい値電流および順方向電圧が低減し、信頼性
に優れた窒化物系化合物半導体発光素子を実現すること
ができる。
Therefore, according to the present invention, it is possible to realize a nitride-based compound semiconductor light-emitting device in which the lateral mode is controlled, the threshold current and the forward voltage are reduced, and the reliability is excellent.

【0118】特に、GaN基板を用いた場合には、その
上に形成される窒化物系化合物半導体層の転位を少なく
することができ、例えば転位密度が108/cm2以下の
領域の上に上記絶縁体層の開口部を形成することができ
る。その結果、非発光再結合を減少させることができ、
また、活性層の結晶性を悪化させることもないので、さ
らに発光効率の高い窒化物系化合物半導体発光素子を得
ることができる。
In particular, when a GaN substrate is used, the number of dislocations in the nitride-based compound semiconductor layer formed thereon can be reduced. For example, the dislocation density can be reduced over a region having a dislocation density of 10 8 / cm 2 or less. An opening in the insulator layer can be formed. As a result, non-radiative recombination can be reduced,
In addition, since the crystallinity of the active layer is not deteriorated, a nitride-based compound semiconductor light emitting device having higher luminous efficiency can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1の窒化ガリウム系化合物半導体レー
ザの構造を示す断面模式図である。
FIG. 1 is a schematic sectional view showing a structure of a gallium nitride-based compound semiconductor laser according to a first embodiment.

【図2】実施形態1の窒化ガリウム系化合物半導体レー
ザの製造工程を説明するための断面模式図である。
FIG. 2 is a schematic cross-sectional view for explaining a manufacturing process of the gallium nitride-based compound semiconductor laser according to the first embodiment.

【図3】実施形態1および実施形態2の窒化ガリウム系
化合物半導体レーザと従来の窒化ガリウム系化合物半導
体レーザについて、I−V特性を示す図である。
FIG. 3 is a diagram showing IV characteristics of the gallium nitride-based compound semiconductor lasers of the first and second embodiments and a conventional gallium nitride-based compound semiconductor laser.

【図4】実施形態2の窒化ガリウム系化合物半導体レー
ザの構造を示す断面模式図である。
FIG. 4 is a schematic sectional view showing a structure of a gallium nitride-based compound semiconductor laser according to a second embodiment.

【図5】実施形態2の窒化ガリウム系化合物半導体レー
ザの製造工程を説明するための断面模式図である。
FIG. 5 is a schematic cross-sectional view for explaining a manufacturing process of the gallium nitride-based compound semiconductor laser according to the second embodiment.

【図6】実施形態3の窒化ガリウム系化合物半導体レー
ザの構造を示す断面模式図である。
FIG. 6 is a schematic sectional view showing a structure of a gallium nitride-based compound semiconductor laser according to a third embodiment.

【図7】実施形態4の窒化ガリウム系化合物半導体レー
ザの構造を示す断面模式図である。
FIG. 7 is a schematic sectional view showing the structure of a gallium nitride-based compound semiconductor laser according to a fourth embodiment.

【図8】従来の窒化ガリウム系化合物半導体レーザの構
造を示す断面模式図である。
FIG. 8 is a schematic sectional view showing the structure of a conventional gallium nitride-based compound semiconductor laser.

【図9】従来の窒化ガリウム系化合物半導体レーザの構
造を示す断面模式図である。
FIG. 9 is a schematic sectional view showing the structure of a conventional gallium nitride-based compound semiconductor laser.

【符号の説明】[Explanation of symbols]

1 サファイヤ基板 2 バッファ層 3、91 n型コンタクト層 4、61 n型クラッド層 5 活性層 6、41 p型クラッド層 7 電流阻止層(絶縁体層) 8 電流阻止層(GaN層) 8a、8b、8c 電流阻止層 9、31 p型コンタクト層 10 p型電極 11 n型電極 12a、12b レジストマスク 13 絶縁体層の露出表面 14 p型クラッド層の露出表面 15 n型コンタクト層の露出表面 16 結晶欠陥 21 GaN基板 51 多重量子井戸活性層 71 電流阻止層(導電体層) 81 電流阻止層(AlGaN層) Reference Signs List 1 sapphire substrate 2 buffer layer 3, 91 n-type contact layer 4, 61 n-type cladding layer 5 active layer 6, 41 p-type cladding layer 7 current blocking layer (insulator layer) 8 current blocking layer (GaN layer) 8a, 8b 8c current blocking layer 9, 31 p-type contact layer 10 p-type electrode 11 n-type electrode 12a, 12b resist mask 13 exposed surface of insulator layer 14 exposed surface of p-type cladding layer 15 exposed surface of n-type contact layer 16 crystal Defect 21 GaN substrate 51 Multiple quantum well active layer 71 Current blocking layer (conductor layer) 81 Current blocking layer (AlGaN layer)

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、少なくとも一対のクラッド層
と、両クラッド層で挟まれた活性層と、該基板から遠い
方のクラッド層上に電流通路となる開口部を有して設け
られた電流阻止層とを備えた窒化物系化合物半導体発光
素子において、 該電流阻止層が絶縁体層と窒化物系化合物半導体層から
なり、該窒化物系化合物半導体層の下の少なくとも該開
口部に該絶縁体層を有する窒化物系化合物半導体発光素
子。
1. A substrate having at least a pair of cladding layers, an active layer sandwiched between the two cladding layers, and an opening serving as a current path on the cladding layer remote from the substrate. A nitride-based compound semiconductor light-emitting device having a current-blocking layer, wherein the current-blocking layer comprises an insulator layer and a nitride-based compound semiconductor layer, and is provided at least in the opening below the nitride-based compound semiconductor layer. A nitride compound semiconductor light emitting device having an insulator layer.
【請求項2】 前記窒化物系化合物半導体層がIns
tGa1-s-tN(0≦s、0≦t、0≦s+t≦1)か
らなる請求項1に記載の窒化物系化合物半導体発光素
子。
Wherein said nitride compound semiconductor layer is an In s A
2. The nitride-based compound semiconductor light emitting device according to claim 1, wherein the nitride-based compound semiconductor light emitting device is composed of 1 t Ga 1-st N (0 ≦ s, 0 ≦ t, 0 ≦ s + t ≦ 1).
【請求項3】 前記クラッド層がAlyGa1-yN(0≦
y≦1)からなり、前記活性層がInzGa1-zN(0≦
z≦1)からなる請求項2に記載の窒化物系化合物半導
体発光素子。
3. The method according to claim 1, wherein the cladding layer is made of Al y Ga 1 -y N (0 ≦
y ≦ 1), and the active layer is made of In z Ga 1 -zN (0 ≦ 1).
3. The nitride-based compound semiconductor light-emitting device according to claim 2, wherein z ≦ 1).
【請求項4】 前記絶縁体層は、前記開口部を形成する
際に前記窒化物系化合物半導体層に対してエッチングス
トップ層として機能する請求項1乃至請求項3のいずれ
かに記載の窒化物系化合物半導体発光素子。
4. The nitride according to claim 1, wherein the insulator layer functions as an etching stop layer for the nitride-based compound semiconductor layer when forming the opening. Based compound semiconductor light emitting device.
【請求項5】 前記窒化物系化合物半導体層の開口部の
幅が、前記絶縁体層の開口部の幅よりも大きい請求項1
乃至請求項4のいずれかに記載の窒化物系化合物半導体
発光素子。
5. The width of the opening of the nitride-based compound semiconductor layer is larger than the width of the opening of the insulator layer.
The nitride-based compound semiconductor light-emitting device according to claim 4.
【請求項6】 前記基板がGaNからなる請求項1乃至
請求項5のいずれかに記載の窒化物系化合物半導体発光
素子。
6. The nitride-based compound semiconductor light emitting device according to claim 1, wherein said substrate is made of GaN.
【請求項7】 前記絶縁体層の開口部が、他の領域より
も結晶欠陥が少ない領域に形成され、該開口部の下方に
位置する活性層領域が発光部となる請求項1乃至請求項
6のいずれかに記載の窒化物系化合物半導体発光素子。
7. An opening in the insulator layer is formed in a region having less crystal defects than other regions, and an active layer region located below the opening serves as a light emitting portion. 7. The nitride-based compound semiconductor light-emitting device according to any one of 6.
【請求項8】 前記絶縁体層の開口部が、その下の窒化
物系化合物半導体層の転位密度が108/cm2以下の領
域に形成されている請求項7に記載の窒化物系化合物半
導体発光素子。
8. The nitride compound according to claim 7, wherein the opening of the insulator layer is formed in a region where the dislocation density of the underlying nitride compound semiconductor layer is 10 8 / cm 2 or less. Semiconductor light emitting device.
【請求項9】 前記絶縁体層がSiO2、Si34、A
23およびTiO2のうちの少なくとも1つからなる
請求項1乃至請求項8のいずれかに記載の窒化物系化合
物半導体発光素子。
9. The method according to claim 1, wherein the insulator layer is made of SiO 2 , Si 3 N 4 , A
l 2 O 3 and the nitride based compound semiconductor light-emitting device according to any one of claims 1 to 8 comprises at least one of TiO 2.
【請求項10】 前記絶縁体層がクラッド層上に形成さ
れている請求項1乃至請求項9のいずれかに記載の窒化
物系化合物半導体発光素子。
10. The nitride-based compound semiconductor light emitting device according to claim 1, wherein said insulator layer is formed on a clad layer.
【請求項11】 前記電流阻止層が、前記絶縁体層の下
に導電体層をさらに有する請求項1乃至請求項10のい
ずれかに記載の窒化物系化合物半導体発光素子。
11. The nitride-based compound semiconductor light emitting device according to claim 1, wherein said current blocking layer further includes a conductor layer below said insulator layer.
【請求項12】 前記導電体層がW、Mo、Ta、M
g、C、Beおよびそれらの合金のうちの少なくとも1
つからなる請求項1乃至請求項11のいずれかに記載の
窒化物系化合物半導体発光素子。
12. The conductor layer is made of W, Mo, Ta, M
g, C, Be and at least one of their alloys
The nitride-based compound semiconductor light-emitting device according to any one of claims 1 to 11, comprising:
【請求項13】 前記導電体層が厚さ1nm以上10n
m以下である請求項1乃至請求項12のいずれかに記載
の窒化物系化合物半導体発光素子。
13. The conductive layer has a thickness of 1 nm or more and 10 n or more.
The nitride-based compound semiconductor light-emitting device according to claim 1, wherein m is equal to or less than m.
【請求項14】 基板上に下部クラッド層、活性層およ
び上部クラッド層を積層形成し、該上部クラッド層上に
電流阻止層となる絶縁体層および窒化物系化合物半導体
層を積層形成する工程と、 該窒化物系化合物半導体層にドライエッチングにより開
口部を形成し、該絶縁体層を露出させる工程と、 該絶縁体層にウェットエッチングにより開口部を形成
し、該上部クラッド層を露出させる工程とを含む窒化物
系化合物半導体発光素子の製造方法。
14. A step of laminating a lower cladding layer, an active layer and an upper cladding layer on a substrate, and laminating an insulator layer and a nitride-based compound semiconductor layer serving as a current blocking layer on the upper cladding layer. Forming an opening in the nitride-based compound semiconductor layer by dry etching to expose the insulator layer; and forming an opening in the insulator layer by wet etching to expose the upper cladding layer. A method for manufacturing a nitride-based compound semiconductor light emitting device, comprising:
【請求項15】 基板上に該下部クラッド層、活性層お
よび上部クラッド層を積層形成し、該上部クラッド層上
に電流阻止層となる導電体層、絶縁体層および窒化物系
化合物半導体層を積層形成する工程と、 該窒化物系化合物半導体層にドライエッチングにより開
口部を形成し、該絶縁体層を露出させる工程と、 該絶縁体層および該導電体層にウェットエッチングによ
り開口部を形成し、該上部クラッド層を露出させる工程
とを含む窒化物系化合物半導体発光素子の製造方法。
15. A lower clad layer, an active layer, and an upper clad layer are formed on a substrate by lamination, and a conductor layer, an insulator layer, and a nitride-based compound semiconductor layer serving as a current blocking layer are formed on the upper clad layer. Forming an opening in the nitride-based compound semiconductor layer by dry etching to expose the insulator layer; and forming an opening in the insulator layer and the conductor layer by wet etching. And exposing the upper cladding layer.
JP2000079180A 1999-06-24 2000-03-21 Nitride compound semiconductor light-emitting device and its manufacture Withdrawn JP2001068786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079180A JP2001068786A (en) 1999-06-24 2000-03-21 Nitride compound semiconductor light-emitting device and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17899699 1999-06-24
JP11-178996 1999-06-24
JP2000079180A JP2001068786A (en) 1999-06-24 2000-03-21 Nitride compound semiconductor light-emitting device and its manufacture

Publications (1)

Publication Number Publication Date
JP2001068786A true JP2001068786A (en) 2001-03-16

Family

ID=26498991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079180A Withdrawn JP2001068786A (en) 1999-06-24 2000-03-21 Nitride compound semiconductor light-emitting device and its manufacture

Country Status (1)

Country Link
JP (1) JP2001068786A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335050A (en) * 2001-05-09 2002-11-22 Sony Corp Nitride semiconductor device manufacturing method
JP2003124115A (en) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd Method of manufacturing structure board, structure board, method of manufacturing semiconductor light emitting device, semiconductor light emitting device, method of manufacturing semiconductor device, semiconductor device, method of manufacturing device, and device
JP2004006718A (en) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd Nitride group semiconductor element and manufacturing method thereof
WO2004098007A1 (en) * 2003-04-28 2004-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for manufacturing same
US6904071B1 (en) * 1999-03-24 2005-06-07 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
US6977953B2 (en) 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
JP2006344995A (en) * 2002-03-26 2006-12-21 Sanyo Electric Co Ltd Nitride-based semiconductor device and its manufacturing method
JP2007036266A (en) * 2002-03-26 2007-02-08 Sanyo Electric Co Ltd Nitride based semiconductor element and method for manufacturing the same
JP2007158374A (en) * 2007-02-14 2007-06-21 Sanyo Electric Co Ltd Nitride semiconductor light emitting element and method for manufacturing the same
US7629623B2 (en) 2002-03-26 2009-12-08 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US8076685B2 (en) 2008-09-25 2011-12-13 Panasonic Corporation Nitride semiconductor device having current confining layer
CN102332518A (en) * 2011-09-16 2012-01-25 晶能光电(江西)有限公司 Luminescent semiconductor device with complementary electrode layer and manufacturing method thereof
US8571081B2 (en) 2011-05-24 2013-10-29 Renesas Electronics Corporation Semiconductor light-emitting device
KR101396281B1 (en) * 2010-10-04 2014-05-16 에피스타 코포레이션 A light-emitting element having a plurality of contact parts
CN111668697A (en) * 2019-03-07 2020-09-15 旭化成株式会社 Nitride semiconductor element

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904071B1 (en) * 1999-03-24 2005-06-07 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
JP2002335050A (en) * 2001-05-09 2002-11-22 Sony Corp Nitride semiconductor device manufacturing method
US6977953B2 (en) 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
JP2003124115A (en) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd Method of manufacturing structure board, structure board, method of manufacturing semiconductor light emitting device, semiconductor light emitting device, method of manufacturing semiconductor device, semiconductor device, method of manufacturing device, and device
JP2004006718A (en) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd Nitride group semiconductor element and manufacturing method thereof
US7655484B2 (en) 2002-03-26 2010-02-02 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP2006344995A (en) * 2002-03-26 2006-12-21 Sanyo Electric Co Ltd Nitride-based semiconductor device and its manufacturing method
JP2007036266A (en) * 2002-03-26 2007-02-08 Sanyo Electric Co Ltd Nitride based semiconductor element and method for manufacturing the same
US7629623B2 (en) 2002-03-26 2009-12-08 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US7622749B2 (en) 2003-04-28 2009-11-24 Panasonic Corporation Semiconductor light-emitting element and method for fabricating the same
US7396697B2 (en) 2003-04-28 2008-07-08 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
WO2004098007A1 (en) * 2003-04-28 2004-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for manufacturing same
JP2007158374A (en) * 2007-02-14 2007-06-21 Sanyo Electric Co Ltd Nitride semiconductor light emitting element and method for manufacturing the same
US8076685B2 (en) 2008-09-25 2011-12-13 Panasonic Corporation Nitride semiconductor device having current confining layer
KR101396281B1 (en) * 2010-10-04 2014-05-16 에피스타 코포레이션 A light-emitting element having a plurality of contact parts
US9012948B2 (en) 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
US9577170B2 (en) 2010-10-04 2017-02-21 Epistar Corporation Light-emitting device having a plurality of contact parts
US9997687B2 (en) 2010-10-04 2018-06-12 Epistar Corporation Light-emitting device
US10985301B2 (en) 2010-10-04 2021-04-20 Epistar Corporation Light-emitting device
US8571081B2 (en) 2011-05-24 2013-10-29 Renesas Electronics Corporation Semiconductor light-emitting device
CN102332518A (en) * 2011-09-16 2012-01-25 晶能光电(江西)有限公司 Luminescent semiconductor device with complementary electrode layer and manufacturing method thereof
CN111668697A (en) * 2019-03-07 2020-09-15 旭化成株式会社 Nitride semiconductor element

Similar Documents

Publication Publication Date Title
JP3785970B2 (en) Method for manufacturing group III nitride semiconductor device
JP3864735B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4083866B2 (en) Semiconductor laser element
JP3688843B2 (en) Nitride semiconductor device manufacturing method
JP3453558B2 (en) Nitride semiconductor device
JP3470623B2 (en) Method for growing nitride III-V compound semiconductor, method for manufacturing semiconductor device, and semiconductor device
US20060172513A1 (en) Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2008109066A (en) Light emitting element
JP2003229645A (en) Quantum well structure, semiconductor element employing it and its fabricating method
US6462354B1 (en) Semiconductor device and semiconductor light emitting device
JP2001068786A (en) Nitride compound semiconductor light-emitting device and its manufacture
US6620641B2 (en) Semiconductor light emitting device and its manufacturing method
JP3446660B2 (en) Nitride semiconductor light emitting device
JP2003086903A (en) Semiconductor light emitting device and its manufacturing method
KR100639747B1 (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP3900196B2 (en) Group III nitride semiconductor optical device
JP2000077783A (en) Growth method of indium-containing nitride semiconductor crystal
JP2008066550A (en) Semiconductor light emitting device and manufacturing method of semiconductor light emitting device
JP3735638B2 (en) Semiconductor laser and manufacturing method thereof
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2000164989A (en) Method of growing nitride-based iii-v compound semiconductor and semiconductor device
JP3988961B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JPH10303502A (en) Gallium nitride compound semiconductor light emitting element and its manufacture
JP5874689B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605