JPH06324115A - Ｌｓｉテスタの診断装置 - Google Patents
Ｌｓｉテスタの診断装置Info
- Publication number
- JPH06324115A JPH06324115A JP5112969A JP11296993A JPH06324115A JP H06324115 A JPH06324115 A JP H06324115A JP 5112969 A JP5112969 A JP 5112969A JP 11296993 A JP11296993 A JP 11296993A JP H06324115 A JPH06324115 A JP H06324115A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- lsi tester
- clock
- counter
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 駆動回路の実装状況によらず、ＬＳＩテスタ
の診断を行う信号経路を決定するリレーの駆動が行える
ＬＳＩテスタの診断装置を実現することを目的にする。 【構成】 本発明は、ＬＳＩテスタの出力モジュールと
測定モジュールとの接続をリレーにより行い、出力モジ
ュールあるいは測定モジュールの診断を行うＬＳＩテス
タの診断装置に改良を加えたものである。本装置は、診
断の順序を司り、診断を行う前にクロックを出力する制
御部と、この制御部よりクロックを受け、クロックのカ
ウントを行うカウンタと、このカウンタのカウント値を
アドレスとして、リレーの駆動情報を出力する記憶部
と、駆動情報により、リレーを駆動するリレードライバ
と、を有することを特徴とする装置である。
の診断を行う信号経路を決定するリレーの駆動が行える
ＬＳＩテスタの診断装置を実現することを目的にする。 【構成】 本発明は、ＬＳＩテスタの出力モジュールと
測定モジュールとの接続をリレーにより行い、出力モジ
ュールあるいは測定モジュールの診断を行うＬＳＩテス
タの診断装置に改良を加えたものである。本装置は、診
断の順序を司り、診断を行う前にクロックを出力する制
御部と、この制御部よりクロックを受け、クロックのカ
ウントを行うカウンタと、このカウンタのカウント値を
アドレスとして、リレーの駆動情報を出力する記憶部
と、駆動情報により、リレーを駆動するリレードライバ
と、を有することを特徴とする装置である。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩテスタの診断装
置に関し、リレーの駆動回路の実装状態によらず、ＬＳ
Ｉテスタの診断が行える診断装置に関するものである。
置に関し、リレーの駆動回路の実装状態によらず、ＬＳ
Ｉテスタの診断が行える診断装置に関するものである。
【０００２】
【従来の技術】ＬＳＩテスタの概略図を図４に示す。図
において、１は本体で、定電圧、定電流などを出力する
出力モジュールや電圧、電流などを測定する測定モジュ
ールなどが格納されている。２は本体１に接続されるテ
ストヘッドで、ドライバやコンパレータ、リレー（後述
する）を駆動する駆動回路などを有する。３はパフォー
マンスボードで、テストヘッド２に接続され、被試験対
象（ＤＵＴ）４に接続する。そして、パフォーマンスボ
ード３は、テストヘッド２を介して接続される本体の各
種モジュールを選択し、ＤＵＴ４に接続するリレーなど
のＤＵＴ４を測定するために必要な回路を含んでいる。
において、１は本体で、定電圧、定電流などを出力する
出力モジュールや電圧、電流などを測定する測定モジュ
ールなどが格納されている。２は本体１に接続されるテ
ストヘッドで、ドライバやコンパレータ、リレー（後述
する）を駆動する駆動回路などを有する。３はパフォー
マンスボードで、テストヘッド２に接続され、被試験対
象（ＤＵＴ）４に接続する。そして、パフォーマンスボ
ード３は、テストヘッド２を介して接続される本体の各
種モジュールを選択し、ＤＵＴ４に接続するリレーなど
のＤＵＴ４を測定するために必要な回路を含んでいる。
【０００３】以上の構成のＬＳＩテスタが正常な動作を
行うかどうかの診断を行うため、パフォーマンスボード
３を外し、診断ボードを取り付け、診断を行う。図５に
従来の診断装置の具体的構成を示す。図において、５は
診断ボードで、テストヘッドに接続され、テストヘッド
を介して接続される本体の各種モジュール間の接続を、
リレーであるリレースイッチＳ１，Ｓ２とコイルＬ１，
Ｌ２により行う。１１，１２は本体に設けられる各種信
号を出力する出力モジュール、１３は本体に設けられる
測定モジュールで、リレースイッチＳ１，Ｓ２を介し
て、出力モジュール１１，１２に接続され、出力モジュ
ール１１，１２の出力する信号を測定する。Ｔ１，Ｔ２
はテストヘッドに設けられる駆動回路であるトランジス
タで、リレーコイルＬ１，Ｌ２に電流を流して、リレー
スイッチＳ１，Ｓ２の開閉を駆動する。トランジスタＴ
１，Ｔ２は、パフォーマンスボード接続時には、パフォ
ーマンスボード上のリレーを駆動する。実際のテストヘ
ッドは、複数の出力あるいは測定モジュールと駆動回路
を有し、診断ボードは、これらのモジュールを試験する
ために、複数のリレーを有している。
行うかどうかの診断を行うため、パフォーマンスボード
３を外し、診断ボードを取り付け、診断を行う。図５に
従来の診断装置の具体的構成を示す。図において、５は
診断ボードで、テストヘッドに接続され、テストヘッド
を介して接続される本体の各種モジュール間の接続を、
リレーであるリレースイッチＳ１，Ｓ２とコイルＬ１，
Ｌ２により行う。１１，１２は本体に設けられる各種信
号を出力する出力モジュール、１３は本体に設けられる
測定モジュールで、リレースイッチＳ１，Ｓ２を介し
て、出力モジュール１１，１２に接続され、出力モジュ
ール１１，１２の出力する信号を測定する。Ｔ１，Ｔ２
はテストヘッドに設けられる駆動回路であるトランジス
タで、リレーコイルＬ１，Ｌ２に電流を流して、リレー
スイッチＳ１，Ｓ２の開閉を駆動する。トランジスタＴ
１，Ｔ２は、パフォーマンスボード接続時には、パフォ
ーマンスボード上のリレーを駆動する。実際のテストヘ
ッドは、複数の出力あるいは測定モジュールと駆動回路
を有し、診断ボードは、これらのモジュールを試験する
ために、複数のリレーを有している。
【０００４】
【発明が解決しようとする課題】以上のように、リレー
を駆動するには、テストヘッドに設けられている駆動回
路により駆動を行っている。テストヘッドには、ピンエ
レクトロニクスカードが複数実装されている。そして、
リレーを駆動する駆動回路は、ピンエレクトロニクスカ
ードに設けられている。しかし、ピンエレクトロニクス
カードは、テストヘッドの仕様により、実装される場合
と実装されない場合がある。そして、テストヘッドの仕
様により、ピンエレクトロニクスカードが実装されない
場合、ＬＳＩテスタの診断を行うとき、診断を行うプロ
グラムにより、リレーを駆動させる。しかし、この場
合、ピンエレクトロニクスカードの実装状況、つまり、
駆動回路の実装状況を考慮にいれて、プログラムを組ま
なければならない。また、診断ボード５をピンエレクト
ロニクスボードの実装状況、つまり、駆動回路の実装状
況に対応した診断ボードを作成しなければならないとい
う問題点があった。
を駆動するには、テストヘッドに設けられている駆動回
路により駆動を行っている。テストヘッドには、ピンエ
レクトロニクスカードが複数実装されている。そして、
リレーを駆動する駆動回路は、ピンエレクトロニクスカ
ードに設けられている。しかし、ピンエレクトロニクス
カードは、テストヘッドの仕様により、実装される場合
と実装されない場合がある。そして、テストヘッドの仕
様により、ピンエレクトロニクスカードが実装されない
場合、ＬＳＩテスタの診断を行うとき、診断を行うプロ
グラムにより、リレーを駆動させる。しかし、この場
合、ピンエレクトロニクスカードの実装状況、つまり、
駆動回路の実装状況を考慮にいれて、プログラムを組ま
なければならない。また、診断ボード５をピンエレクト
ロニクスボードの実装状況、つまり、駆動回路の実装状
況に対応した診断ボードを作成しなければならないとい
う問題点があった。
【０００５】本発明の目的は、駆動回路の実装状況によ
らず、ＬＳＩテスタの診断を行う信号経路を決定するリ
レーの駆動が行えるＬＳＩテスタの診断装置を実現す
る。
らず、ＬＳＩテスタの診断を行う信号経路を決定するリ
レーの駆動が行えるＬＳＩテスタの診断装置を実現す
る。
【０００６】
【課題を解決するための手段】本発明は、ＬＳＩテスタ
の出力モジュールと測定モジュールとの接続をリレーに
より行い、出力モジュールあるいは測定モジュールの診
断を行うＬＳＩテスタの診断装置において、診断の順序
を司り、診断を行う前にクロックを出力する制御部と、
この制御部よりクロックを受け、クロックのカウントを
行うカウンタと、このカウンタのカウント値をアドレス
として、リレーの駆動情報を出力する記憶部と、前記駆
動情報により、リレーを駆動するリレードライバと、を
有することを特徴とするものである。
の出力モジュールと測定モジュールとの接続をリレーに
より行い、出力モジュールあるいは測定モジュールの診
断を行うＬＳＩテスタの診断装置において、診断の順序
を司り、診断を行う前にクロックを出力する制御部と、
この制御部よりクロックを受け、クロックのカウントを
行うカウンタと、このカウンタのカウント値をアドレス
として、リレーの駆動情報を出力する記憶部と、前記駆
動情報により、リレーを駆動するリレードライバと、を
有することを特徴とするものである。
【０００７】
【作用】このような本発明では、診断を行う前に制御部
がクロックを出力し、カウンタが制御部が出力したクロ
ックのカウントを行う。そして、カウンタのカウント値
をアドレスとして、記憶部が駆動情報を出力する。この
駆動情報により、リレードライバは、リレーの駆動を行
う。
がクロックを出力し、カウンタが制御部が出力したクロ
ックのカウントを行う。そして、カウンタのカウント値
をアドレスとして、記憶部が駆動情報を出力する。この
駆動情報により、リレードライバは、リレーの駆動を行
う。
【０００８】
【実施例】以下図面を用いて本発明を説明する。図１は
本発明の一実施例を示した構成図である。以下、図５と
同一のものは同一符号を付す。図において、６は本体に
設けられている制御部で、診断の順序を司り、診断を行
う前にクロックを出力する。診断ボード５において、７
はカウンタで、制御部６よりテストヘッドを介してクロ
ックを受け、クロックのカウントを行う。８は記憶部で
あるＲＯＭで、カウンタ７のカウント値をアドレスとし
て、リレーＲＬ１〜ＲＬ８の駆動情報を出力する。９は
リレードライバで、ＲＯＭ８の駆動情報により、リレー
ＲＬ１〜ＲＬ８を駆動する。
本発明の一実施例を示した構成図である。以下、図５と
同一のものは同一符号を付す。図において、６は本体に
設けられている制御部で、診断の順序を司り、診断を行
う前にクロックを出力する。診断ボード５において、７
はカウンタで、制御部６よりテストヘッドを介してクロ
ックを受け、クロックのカウントを行う。８は記憶部で
あるＲＯＭで、カウンタ７のカウント値をアドレスとし
て、リレーＲＬ１〜ＲＬ８の駆動情報を出力する。９は
リレードライバで、ＲＯＭ８の駆動情報により、リレー
ＲＬ１〜ＲＬ８を駆動する。
【０００９】このような装置の動作を以下で説明する。
図２は図１の装置の動作を説明するタイミングチャート
である。図において、（Ａ）は制御部６が出力するクロ
ック、（Ｂ）はカウンタ７がカウントするカウント値、
（Ｃ）はＲＯＭ８が記憶する駆動情報である。図３は駆
動情報とリレーＲＬ１〜ＲＬ８の動作状況の対応関係を
示した図である。初期状態は、カウンタ７のカウンタ値
は”０”である。つまり、ＲＯＭ８のアドレス”０”
で、駆動情報は”０”である。従って、リレードライバ
９は、リレーの駆動情報が、”１”のとき駆動させるの
で、初期状態においては、リレーは駆動しない。最初の
ＬＳＩテスタの診断を行う前に、制御部６がクロックを
カウンタ７に出力する。カウンタ７はカウントを行い、
カウント値を”１”にする。そのときのＲＯＭ８のアド
レス”１”の駆動情報は、”Ｃ０”である。つまり、”
１１００００００”となる。この駆動情報のビットは、
それぞれリレーＲＬ８からリレーＲＬ１に対応してい
る。つまり、リレーＲＬ８，ＲＬ７の駆動情報に対応す
るビットが”１”で、後のリレーの駆動情報に対応する
ビットが”０”である。従って、リレードライバ９は、
リレーＲＬ８，ＲＬ７を駆動させ、その他のリレーは駆
動させない。そして、最初のＬＳＩテスタの診断が終了
したとき、制御部６はクロックをカウンタ７に出力す
る。同様に、カウンタ７はカウントを行い、カウント値
を”２”にする。このときのアドレス”２”に対応する
ＲＯＭ８の駆動情報は、”０４”である。つまり、”０
００００１００”となり、リレーＲＬ３を接続する情報
が記憶されている。リレードライバ９は、この駆動情報
に従い、リレーＲＬ３を接続し、他のリレーの接続を行
わない。次に、２番目のＬＳＩテスタの診断が終了した
とき、制御部６はクロックをカウンタ７に出力する。以
下、上記と同様の動作を行う。このように、診断を行う
前に制御部６がクロックにより、診断ボード５上のリレ
ーを制御しているので、リレーを駆動するのに必要な信
号線は１本でよい。このため、リレーを駆動する回路を
有するピンエレクトロニクスカードの実装状態によら
ず、ＬＳＩテスタの動作の診断が行える。
図２は図１の装置の動作を説明するタイミングチャート
である。図において、（Ａ）は制御部６が出力するクロ
ック、（Ｂ）はカウンタ７がカウントするカウント値、
（Ｃ）はＲＯＭ８が記憶する駆動情報である。図３は駆
動情報とリレーＲＬ１〜ＲＬ８の動作状況の対応関係を
示した図である。初期状態は、カウンタ７のカウンタ値
は”０”である。つまり、ＲＯＭ８のアドレス”０”
で、駆動情報は”０”である。従って、リレードライバ
９は、リレーの駆動情報が、”１”のとき駆動させるの
で、初期状態においては、リレーは駆動しない。最初の
ＬＳＩテスタの診断を行う前に、制御部６がクロックを
カウンタ７に出力する。カウンタ７はカウントを行い、
カウント値を”１”にする。そのときのＲＯＭ８のアド
レス”１”の駆動情報は、”Ｃ０”である。つまり、”
１１００００００”となる。この駆動情報のビットは、
それぞれリレーＲＬ８からリレーＲＬ１に対応してい
る。つまり、リレーＲＬ８，ＲＬ７の駆動情報に対応す
るビットが”１”で、後のリレーの駆動情報に対応する
ビットが”０”である。従って、リレードライバ９は、
リレーＲＬ８，ＲＬ７を駆動させ、その他のリレーは駆
動させない。そして、最初のＬＳＩテスタの診断が終了
したとき、制御部６はクロックをカウンタ７に出力す
る。同様に、カウンタ７はカウントを行い、カウント値
を”２”にする。このときのアドレス”２”に対応する
ＲＯＭ８の駆動情報は、”０４”である。つまり、”０
００００１００”となり、リレーＲＬ３を接続する情報
が記憶されている。リレードライバ９は、この駆動情報
に従い、リレーＲＬ３を接続し、他のリレーの接続を行
わない。次に、２番目のＬＳＩテスタの診断が終了した
とき、制御部６はクロックをカウンタ７に出力する。以
下、上記と同様の動作を行う。このように、診断を行う
前に制御部６がクロックにより、診断ボード５上のリレ
ーを制御しているので、リレーを駆動するのに必要な信
号線は１本でよい。このため、リレーを駆動する回路を
有するピンエレクトロニクスカードの実装状態によら
ず、ＬＳＩテスタの動作の診断が行える。
【００１０】
【発明の効果】本発明によれば、診断を行う前に制御部
がクロックにより、リレーを制御しているので、リレー
を駆動するのに必要な信号線は１本でよい。このため、
リレーを駆動する回路を有する駆動回路の実装状態によ
らず、ＬＳＩテスタの動作の診断が行えるという効果が
ある。
がクロックにより、リレーを制御しているので、リレー
を駆動するのに必要な信号線は１本でよい。このため、
リレーを駆動する回路を有する駆動回路の実装状態によ
らず、ＬＳＩテスタの動作の診断が行えるという効果が
ある。
【図１】本発明の一実施例を示した構成図である。
【図２】図１の装置の動作を示したフローチャートであ
る。
る。
【図３】駆動情報とリレーＲＬ１〜ＲＬ８の動作状況の
対応関係を示した図である。
対応関係を示した図である。
【図４】ＬＳＩテスタの概略図である。
【図５】従来の診断装置の構成を示した図である。
６ 制御部 ７ カウンタ ８ ＲＯＭ ９ リレードライバ ＲＬ１〜ＲＬ８ リレー １１，１２ 出力モジュール １３ 測定モジュール
Claims (1)
- 【請求項１】 ＬＳＩテスタの出力モジュールと測定モ
ジュールとの接続をリレーにより行い、出力モジュール
あるいは測定モジュールの診断を行うＬＳＩテスタの診
断装置において、 診断の順序を司り、診断を行う前にクロックを出力する
制御部と、 この制御部よりクロックを受け、クロックのカウントを
行うカウンタと、 このカウンタのカウント値をアドレスとして、リレーの
駆動情報を出力する記憶部と、 前記駆動情報により、リレーを駆動するリレードライバ
と、を有することを特徴とするＬＳＩテスタの診断装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112969A JPH06324115A (ja) | 1993-05-14 | 1993-05-14 | Ｌｓｉテスタの診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112969A JPH06324115A (ja) | 1993-05-14 | 1993-05-14 | Ｌｓｉテスタの診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06324115A true JPH06324115A (ja) | 1994-11-25 |
Family
ID=14600089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5112969A Pending JPH06324115A (ja) | 1993-05-14 | 1993-05-14 | Ｌｓｉテスタの診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06324115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008197045A (ja) * | 2007-02-15 | 2008-08-28 | Advantest Corp | 試験装置およびプログラム |
-
1993
- 1993-05-14 JP JP5112969A patent/JPH06324115A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008197045A (ja) * | 2007-02-15 | 2008-08-28 | Advantest Corp | 試験装置およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3633016A (en) | Apparatus and method for testing electrical systems having a plurality of terminals | |
| JPH06324115A (ja) | Ｌｓｉテスタの診断装置 | |
| JP4512952B2 (ja) | 自動車の中央オンボード診断を行う装置および方法 | |
| JP4593776B2 (ja) | アクチュエータの回路装置とその検査方法 | |
| JP2003068865A (ja) | 半導体デバイスの自己診断方法および装置 | |
| AU598865B2 (en) | System for input and/or output of signals of a digital control system | |
| EP0584739B1 (en) | Semiconductor integrated circuit operative in different modes | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| US20090100306A1 (en) | Electronic unit | |
| JP2598663Y2 (ja) | Ｌｓｉ試験装置の診断装置 | |
| JP2836038B2 (ja) | 鉄道車両用制御装置 | |
| JP2870291B2 (ja) | 半導体記憶回路 | |
| JP3060072B2 (ja) | Ｌｓｉ自己診断回路 | |
| SU1515175A2 (ru) | Устройство дл диагностики неисправностей технических объектов | |
| JP2720761B2 (ja) | 半導体集積回路試験装置 | |
| JPH0756505B2 (ja) | テストシステム自己診断装置 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| SU1737465A1 (ru) | Устройство дл функционального контрол интегральных схем | |
| JP2022169335A (ja) | 自己診断機能付き電圧監視回路及び電子制御装置 | |
| JPH07174824A (ja) | テスト回路を有する半導体装置 | |
| JPS6134102B2 (ja) | ||
| JP2903890B2 (ja) | Ｉｃテスタ | |
| JPH0325229Y2 (ja) | ||
| SU1316002A1 (ru) | Устройство дл контрол состо ни диагностируемых цепей | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 |