JPH06317784A - 液晶表示装置用回路構造 - Google Patents
液晶表示装置用回路構造Info
- Publication number
- JPH06317784A JPH06317784A JP32232293A JP32232293A JPH06317784A JP H06317784 A JPH06317784 A JP H06317784A JP 32232293 A JP32232293 A JP 32232293A JP 32232293 A JP32232293 A JP 32232293A JP H06317784 A JPH06317784 A JP H06317784A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- terminal
- scanning
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、消費電力が少なく小型化，高集積
化が容易であり新規かつ有用な液晶表示装置の駆動回路
部の構造を提供することを目的とするものである。 【構成】 液晶表示パネルの行電極の取り出しが片端方
向の場合、Ｒ／Ｌ端子を０、Ｂ／Ｓ端子を０、Ｈ2／Ｈ1
端子を１、Ｄ／Ｐ端子を０、Ｌｏｗ端子を１に設定す
る。左右両端方向の場合、まず、右端方向取出の場合、
Ｒ／Ｌ端子を１、Ｂ／Ｓ端子を１、Ｈ2／Ｈ1端子を０、
Ｄ／Ｐ端子を０、Ｌｏｗ端子を１に設定する。次に左端
方向取出の場合、Ｒ／Ｌ端子を０に設定し、その他は、
右端方向取出の場合と同一にする。
化が容易であり新規かつ有用な液晶表示装置の駆動回路
部の構造を提供することを目的とするものである。 【構成】 液晶表示パネルの行電極の取り出しが片端方
向の場合、Ｒ／Ｌ端子を０、Ｂ／Ｓ端子を０、Ｈ2／Ｈ1
端子を１、Ｄ／Ｐ端子を０、Ｌｏｗ端子を１に設定す
る。左右両端方向の場合、まず、右端方向取出の場合、
Ｒ／Ｌ端子を１、Ｂ／Ｓ端子を１、Ｈ2／Ｈ1端子を０、
Ｄ／Ｐ端子を０、Ｌｏｗ端子を１に設定する。次に左端
方向取出の場合、Ｒ／Ｌ端子を０に設定し、その他は、
右端方向取出の場合と同一にする。
Description
【０００１】
【産業上の利用分野】本発明はマトリックス型液晶表示
装置に関し、特にマトリックス型表示パターンにおける
各絵素にアドレス用のスイッチングトランジスタを付加
したマトリックス型液晶表示装置の駆動回路部の構造に
関するものである。
装置に関し、特にマトリックス型表示パターンにおける
各絵素にアドレス用のスイッチングトランジスタを付加
したマトリックス型液晶表示装置の駆動回路部の構造に
関するものである。
【０００２】
【従来の技術】非線形素子を液晶の表示駆動に利用した
マトリックス型液晶表示装置としては、液晶表示パネル
内にアドレス用の薄膜トランジスタ（以下、ＴＦＴと略
す。）をマトリックス状に組み込むことによりデューテ
ィ比の小さい即ち多ラインのマルチプレックス駆動を行
なってもスタティック駆動と同等の高コントラスト表示
を得ることができるＴＦＴアクティブマトリックス型液
晶表示装置が知られている。
マトリックス型液晶表示装置としては、液晶表示パネル
内にアドレス用の薄膜トランジスタ（以下、ＴＦＴと略
す。）をマトリックス状に組み込むことによりデューテ
ィ比の小さい即ち多ラインのマルチプレックス駆動を行
なってもスタティック駆動と同等の高コントラスト表示
を得ることができるＴＦＴアクティブマトリックス型液
晶表示装置が知られている。
【０００３】このＴＦＴアクティブマトリックス型液晶
表示装置の駆動方式には、図５と図６に示すような回路
構成と信号波形を有するものがある。図中１１は液晶表
示パネルで、行電極１１ａと列電極１１ｂの交点に図の
ようにＴＦＴ１１ｃが接続されている。１１ｄは液晶層
の容量である。１２は行電極ドライバで主にシフトレジ
スタからなり、走査パルスＳをゲート信号制御部１３か
らのクロックφ１により順次シフトさせて各行電極に出
力する。この行電極の全走査期間をＴ、走査線数をＮと
すると、走査期間ＨはＨ＝Ｔ／Ｎで表わされる。この走
査期間Ｈに等しいパルス幅を有するパルス電圧が、１行
ずつＴＦＴ１１ｃをオン状態にするように各行電極に順
次印加される。１４は列電極ドライバで、データを直接
表示パネルにサンプルホールド（ＳＨ）する駆動方式
（以下、パネルＳＨ駆動方式と称す）と、データをサン
プルホールドする機能を列電極ドライバにもたせる駆動
方式（以下、ドライバＳＨ駆動方式と称す）がある。パ
ネルＳＨ駆動方式の列電極ドライバは、図７に示すよう
にシフトレジスタ３１，サンプリングスイッチ３２等か
らなり、データ信号制御部１５から直列に送られてくる
データを各列に対応するタイミングでクロックφ２に同
期してサンプリングして順次列電極に出力し、ＴＦＴ１
１ｃを通して液晶層に書き込む。この駆動方式では、デ
ータのサンプリングとＴＦＴ１１ｃを通しての液晶層の
書き込みは、同一の水平走査期間内で行なわれる。次に
図８と図９を用いて、ドライバＳＨ駆動方式について説
明する。シフトレジスタ４１の出力に同期してサンプリ
ングスイッチ４２がオンし、コンデンサ４３にデータ信
号に対応した電荷が蓄えられる。次に水平のブランキン
グ期間の前半に位置する放電パルス信号がＣｅに印加さ
れ、残留している電荷を放電させて基準状態を形成す
る。次に水平のブランキング期間の後半に位置する転送
パルス信号がＣｇに印加されると、コンデンサ４３に蓄
えられていた電荷がトランジスタ４４に転送され出力さ
れる。この駆動方式ではデータをサンプリングした次の
１Ｈで液晶に書き込む。
表示装置の駆動方式には、図５と図６に示すような回路
構成と信号波形を有するものがある。図中１１は液晶表
示パネルで、行電極１１ａと列電極１１ｂの交点に図の
ようにＴＦＴ１１ｃが接続されている。１１ｄは液晶層
の容量である。１２は行電極ドライバで主にシフトレジ
スタからなり、走査パルスＳをゲート信号制御部１３か
らのクロックφ１により順次シフトさせて各行電極に出
力する。この行電極の全走査期間をＴ、走査線数をＮと
すると、走査期間ＨはＨ＝Ｔ／Ｎで表わされる。この走
査期間Ｈに等しいパルス幅を有するパルス電圧が、１行
ずつＴＦＴ１１ｃをオン状態にするように各行電極に順
次印加される。１４は列電極ドライバで、データを直接
表示パネルにサンプルホールド（ＳＨ）する駆動方式
（以下、パネルＳＨ駆動方式と称す）と、データをサン
プルホールドする機能を列電極ドライバにもたせる駆動
方式（以下、ドライバＳＨ駆動方式と称す）がある。パ
ネルＳＨ駆動方式の列電極ドライバは、図７に示すよう
にシフトレジスタ３１，サンプリングスイッチ３２等か
らなり、データ信号制御部１５から直列に送られてくる
データを各列に対応するタイミングでクロックφ２に同
期してサンプリングして順次列電極に出力し、ＴＦＴ１
１ｃを通して液晶層に書き込む。この駆動方式では、デ
ータのサンプリングとＴＦＴ１１ｃを通しての液晶層の
書き込みは、同一の水平走査期間内で行なわれる。次に
図８と図９を用いて、ドライバＳＨ駆動方式について説
明する。シフトレジスタ４１の出力に同期してサンプリ
ングスイッチ４２がオンし、コンデンサ４３にデータ信
号に対応した電荷が蓄えられる。次に水平のブランキン
グ期間の前半に位置する放電パルス信号がＣｅに印加さ
れ、残留している電荷を放電させて基準状態を形成す
る。次に水平のブランキング期間の後半に位置する転送
パルス信号がＣｇに印加されると、コンデンサ４３に蓄
えられていた電荷がトランジスタ４４に転送され出力さ
れる。この駆動方式ではデータをサンプリングした次の
１Ｈで液晶に書き込む。
【０００４】
【発明が解決しようとする課題】液晶表示パネルから行
電極を取り出す場合、図５あるいは図１０（Ａ）のよう
に片方向端部側に全部取り出す方式あるいは図１０
（Ｂ）のように実装上の都合から液晶表示パネルの両方
向端部に振り分けて行電極を左右交互に取り出す方式等
が考えられる。左右両方向端部に行電極を取り出す場
合、行電極に加えられる信号は時間的に左右交互にしな
ければならないため、行電極ドライバが片側に配置され
ていると液晶表示パネルとの結線において引き廻し線が
長くなり、配線が交差する等の障害が生ずるので、配線
の面積が広くなったりスルホールを用いた配線をしなけ
ればならなくなってしまい、小型化や信頼性の面におい
て問題がある。また、左右両側に行電極ドライバを配置
した場合、一方は奇数段目のシフトレジスタの出力を取
り出し、他の一方は偶数段目のシフトレジスタの出力を
取り出すため、総段数の１／２しか利用しておらず、小
型化や消費電力の面において問題がある。また、左側と
右側にそれぞれシフトレジスタを動作させるためのスタ
ートパルス信号とクロック信号を必要とし、入力信号数
の増大を招く。
電極を取り出す場合、図５あるいは図１０（Ａ）のよう
に片方向端部側に全部取り出す方式あるいは図１０
（Ｂ）のように実装上の都合から液晶表示パネルの両方
向端部に振り分けて行電極を左右交互に取り出す方式等
が考えられる。左右両方向端部に行電極を取り出す場
合、行電極に加えられる信号は時間的に左右交互にしな
ければならないため、行電極ドライバが片側に配置され
ていると液晶表示パネルとの結線において引き廻し線が
長くなり、配線が交差する等の障害が生ずるので、配線
の面積が広くなったりスルホールを用いた配線をしなけ
ればならなくなってしまい、小型化や信頼性の面におい
て問題がある。また、左右両側に行電極ドライバを配置
した場合、一方は奇数段目のシフトレジスタの出力を取
り出し、他の一方は偶数段目のシフトレジスタの出力を
取り出すため、総段数の１／２しか利用しておらず、小
型化や消費電力の面において問題がある。また、左側と
右側にそれぞれシフトレジスタを動作させるためのスタ
ートパルス信号とクロック信号を必要とし、入力信号数
の増大を招く。
【０００５】本発明は、マトリックス型液晶表示装置の
従来の駆動回路における上述の問題点に鑑みてなされた
ものであり、消費電力が少なく小型化、高集積化が容易
であり新規かつ有用な液晶表示装置の駆動回路部の構造
を提供することを目的とするものである。
従来の駆動回路における上述の問題点に鑑みてなされた
ものであり、消費電力が少なく小型化、高集積化が容易
であり新規かつ有用な液晶表示装置の駆動回路部の構造
を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、マトリックス
型表示パターンの各絵素にアドレス用スイッチング素子
が付加された液晶表示パネルの前記スイッチング素子に
連結された走査電極と順次接続される出力端子を介して
走査パルスを入力端子に供給されるスタートパルスに同
期して順次出力する走査回路を具備してなる液晶表示装
置用駆動回路において、前記走査回路には、前記スター
トパルスの入力に同期して、前記出力端子より走査パル
スが前記走査電極一本おきの走査パルスとしてかつ走査
期間に対応して順次出力される第１のパルス出力状態を
形成する第１の回路系と、前記スタートパルスの入力に
同期して、前記出力端子より走査パルスが前記第１のパ
ルス出力状態に対し１走査期間遅延した状態で前記走査
電極一本おきの走査パルスとしてかつ走査期間に対応し
て順次出力される第２のパルス出力状態を形成する第２
の回路系と、前記スタートパルスの入力に同期して、前
記出力端子より走査パルスが前記走査電極毎の走査パル
スとしてかつ走査期間に対応して順次出力される第３の
パルス出力状態を形成する第３の回路系と、を切換えて
前記走査回路を択一的に１つのパルス状態に設定する切
換端子と、が具設されていることを特徴とする。
型表示パターンの各絵素にアドレス用スイッチング素子
が付加された液晶表示パネルの前記スイッチング素子に
連結された走査電極と順次接続される出力端子を介して
走査パルスを入力端子に供給されるスタートパルスに同
期して順次出力する走査回路を具備してなる液晶表示装
置用駆動回路において、前記走査回路には、前記スター
トパルスの入力に同期して、前記出力端子より走査パル
スが前記走査電極一本おきの走査パルスとしてかつ走査
期間に対応して順次出力される第１のパルス出力状態を
形成する第１の回路系と、前記スタートパルスの入力に
同期して、前記出力端子より走査パルスが前記第１のパ
ルス出力状態に対し１走査期間遅延した状態で前記走査
電極一本おきの走査パルスとしてかつ走査期間に対応し
て順次出力される第２のパルス出力状態を形成する第２
の回路系と、前記スタートパルスの入力に同期して、前
記出力端子より走査パルスが前記走査電極毎の走査パル
スとしてかつ走査期間に対応して順次出力される第３の
パルス出力状態を形成する第３の回路系と、を切換えて
前記走査回路を択一的に１つのパルス状態に設定する切
換端子と、が具設されていることを特徴とする。
【０００７】
【作用】本発明の液晶表示装置用駆動回路はスタートパ
ルス及び切換端子の信号から３つの異なった走査パルス
が生成される走査回路が具設されているため、異なる駆
動状態を必要とされる駆動回路においても同一の駆動回
路を用いることができ、左右両側取り出し用の駆動回路
においてもスタートパルスを別途生成する必要がない。
ルス及び切換端子の信号から３つの異なった走査パルス
が生成される走査回路が具設されているため、異なる駆
動状態を必要とされる駆動回路においても同一の駆動回
路を用いることができ、左右両側取り出し用の駆動回路
においてもスタートパルスを別途生成する必要がない。
【０００８】
【実施例】以下、本発明に係る液晶表示装置の駆動回路
部を液晶テレビに適用した場合の実施例について説明す
る。
部を液晶テレビに適用した場合の実施例について説明す
る。
【０００９】図１は液晶表示パネルの行電極の取り出し
が片側あるいは左右両側のいずれの場合でも使用でき、
消費電力が少なく高集積化の容易な行電極ドライバの回
路図を示す。液晶表示パネルの行電極の取り出しが片側
の場合、Ｒ／Ｌ端子を“１”，Ｂ／Ｓ端子を“０”，Ｈ
2／Ｈ1端子を“１”，Ｄ／Ｐ端子を“０”，Ｌｏｗ端子
を“１”に設定する。行電極の取り出しが片側の場合、
線順次駆動するためには走査回路の出力端子から順次走
査期間毎に走査パルスが走査電極へ供給されなければな
らない。その場合のタイミング波形を図２に示す。フリ
ップフロップ６１に幅４Ｈのスタートパルス信号ＳＰ
（図２（Ａ））と周期１Ｈのクロック信号ＣＬ（図２
（Ｂ））が入力され、その出力信号Ｑ（図２（Ｃ））は
クロックドインバータ６４が選択してシフトレジスタ７
８のデータ端子に入力される。このシフトレジスタ７８
は半ビットずつシフトする。一方、フリップフロップ６
１の反転出力Ｑとスタートパルス信号ＳＰとをナンド回
路６７で処理した後その出力信号をクロックドインバー
タ６９が選択し、フリップフロップ７１のリセット端子
に入力される（図２（Ｄ））。フリップフロップ７１に
よりクロック信号ＣＬ（図２（Ｂ））の立ち下がりでト
リガし、１／２に分周した信号をクロックドインバータ
７４が選択してシフトレジスタ７８のクロック端子に入
力される（図２（Ｅ））。シフトレジスタ７８の出力は
（図２（Ｇ））Ｈ，Ｉのようにパルス幅が４Ｈで、１Ｈ
ずつシフトした信号となる。
が片側あるいは左右両側のいずれの場合でも使用でき、
消費電力が少なく高集積化の容易な行電極ドライバの回
路図を示す。液晶表示パネルの行電極の取り出しが片側
の場合、Ｒ／Ｌ端子を“１”，Ｂ／Ｓ端子を“０”，Ｈ
2／Ｈ1端子を“１”，Ｄ／Ｐ端子を“０”，Ｌｏｗ端子
を“１”に設定する。行電極の取り出しが片側の場合、
線順次駆動するためには走査回路の出力端子から順次走
査期間毎に走査パルスが走査電極へ供給されなければな
らない。その場合のタイミング波形を図２に示す。フリ
ップフロップ６１に幅４Ｈのスタートパルス信号ＳＰ
（図２（Ａ））と周期１Ｈのクロック信号ＣＬ（図２
（Ｂ））が入力され、その出力信号Ｑ（図２（Ｃ））は
クロックドインバータ６４が選択してシフトレジスタ７
８のデータ端子に入力される。このシフトレジスタ７８
は半ビットずつシフトする。一方、フリップフロップ６
１の反転出力Ｑとスタートパルス信号ＳＰとをナンド回
路６７で処理した後その出力信号をクロックドインバー
タ６９が選択し、フリップフロップ７１のリセット端子
に入力される（図２（Ｄ））。フリップフロップ７１に
よりクロック信号ＣＬ（図２（Ｂ））の立ち下がりでト
リガし、１／２に分周した信号をクロックドインバータ
７４が選択してシフトレジスタ７８のクロック端子に入
力される（図２（Ｅ））。シフトレジスタ７８の出力は
（図２（Ｇ））Ｈ，Ｉのようにパルス幅が４Ｈで、１Ｈ
ずつシフトした信号となる。
【００１０】オア回路７６の出力は行電極ドライバ出力
のイネーブル信号であり、本実施例の設定では“０”
（図２（Ｆ））である。たとえばＬｏｗ端子を“０”と
すると行電極出力はすべて“０”となる。
のイネーブル信号であり、本実施例の設定では“０”
（図２（Ｆ））である。たとえばＬｏｗ端子を“０”と
すると行電極出力はすべて“０”となる。
【００１１】７７はタイミングを合わせるためのディレ
イ（遅延）回路である。シフトレジスタ７８の１段目の
出力（図２（Ｇ））の反転と２段目の出力（図２
（Ｈ））とイネーブル信号（ディレイ回路７７の出力で
今は“０”）のノア信号をノア回路８０より出力し、レ
ベルシフタ８１によりレベルシフトされて出力されたパ
ルス信号（図２（Ｊ））が液晶表示パネルの行電極に印
加する走査側駆動信号となる。端子８６の信号はシフト
レジスタ７８のｎ段目の出力で、行電極ドライバを複数
個継続接続する場合に次段の行電極ドライバのスタート
パルス信号入力であるＳＰ端子に入力する。このように
Ｒ／Ｌ端子を“１”，Ｂ／Ｓ端子を“０”，Ｈ2／Ｈ1端
子を“１”，Ｄ／Ｐ端子を“０”，Ｌｏｗ端子を“１”
に設定した場合は、行電極ドライバ出力は図２（Ｊ），
（Ｋ）のように幅１Ｈのパルスが１ビットずつシフトし
ていく。
イ（遅延）回路である。シフトレジスタ７８の１段目の
出力（図２（Ｇ））の反転と２段目の出力（図２
（Ｈ））とイネーブル信号（ディレイ回路７７の出力で
今は“０”）のノア信号をノア回路８０より出力し、レ
ベルシフタ８１によりレベルシフトされて出力されたパ
ルス信号（図２（Ｊ））が液晶表示パネルの行電極に印
加する走査側駆動信号となる。端子８６の信号はシフト
レジスタ７８のｎ段目の出力で、行電極ドライバを複数
個継続接続する場合に次段の行電極ドライバのスタート
パルス信号入力であるＳＰ端子に入力する。このように
Ｒ／Ｌ端子を“１”，Ｂ／Ｓ端子を“０”，Ｈ2／Ｈ1端
子を“１”，Ｄ／Ｐ端子を“０”，Ｌｏｗ端子を“１”
に設定した場合は、行電極ドライバ出力は図２（Ｊ），
（Ｋ）のように幅１Ｈのパルスが１ビットずつシフトし
ていく。
【００１２】次に液晶表示パネルの行電極の取り出しが
左右両方向の場合について説明する。まず、右側の場
合、Ｒ／Ｌ端子を“１”，Ｂ／Ｓ端子を“１”，Ｈ2／
Ｈ1端子を“０”，Ｄ／Ｐ端子を“０”，Ｌｏｗ端子を
“１”に設定する。行電極の取り出しが左右両方向の場
合線順次駆動するためには左右両側に振り分け配置され
た走査回路の出力端子から走査期間毎に左右交互に走査
パルスが走査電極へ供給されなければならない。その場
合のタイミング波形が図３と図４である。まず右側に配
置された走査回路のタイミング波形を図３に示す。シフ
トレジスタ７８のデータ入力信号及びフリップフロップ
７１のリセット信号までは、液晶表示パネルの行電極の
取り出しが片側の場合と同じである（図２（Ａ）〜
（Ｄ）と図３（Ａ）〜（Ｄ））。フリップフロップ７１
の出力Ｑがフリップフロップ７２のクロック端子に入力
され、さらに１／２分周された信号（図３（Ｅ））をク
ロックドインバータ７３が選択し、シフトレジスタ７８
のクロック端子に入力される。半ビットずつシフトする
シフトレジスタ７８の出力は図３（Ｇ），（Ｈ），
（Ｉ）のように、パルス幅４Ｈで、２Ｈずつシフトした
信号となる。ディレイ回路７７の出力（イネーブル信
号）は図３（Ｆ）のようになる。最終的に出力される信
号は図３（Ｊ），（Ｋ）に示すように、パルス幅が１Ｈ
で、１個とびにシフトしていく。すなわち、この出力は
連続に１ビットずつシフトしていく信号の奇数番目ある
いは偶数番目を取り出したものと同等である。端子８６
の信号はシフトレジスタ７８のｎ段目の出力をフリップ
フロップ７１の反転出力の立ち上がりでトリガした信号
で、行電極ドライバを複数個継続接続する場合に次段の
行電極ドライバのスタートパルス信号入力であるＳＰ端
子に入力する。
左右両方向の場合について説明する。まず、右側の場
合、Ｒ／Ｌ端子を“１”，Ｂ／Ｓ端子を“１”，Ｈ2／
Ｈ1端子を“０”，Ｄ／Ｐ端子を“０”，Ｌｏｗ端子を
“１”に設定する。行電極の取り出しが左右両方向の場
合線順次駆動するためには左右両側に振り分け配置され
た走査回路の出力端子から走査期間毎に左右交互に走査
パルスが走査電極へ供給されなければならない。その場
合のタイミング波形が図３と図４である。まず右側に配
置された走査回路のタイミング波形を図３に示す。シフ
トレジスタ７８のデータ入力信号及びフリップフロップ
７１のリセット信号までは、液晶表示パネルの行電極の
取り出しが片側の場合と同じである（図２（Ａ）〜
（Ｄ）と図３（Ａ）〜（Ｄ））。フリップフロップ７１
の出力Ｑがフリップフロップ７２のクロック端子に入力
され、さらに１／２分周された信号（図３（Ｅ））をク
ロックドインバータ７３が選択し、シフトレジスタ７８
のクロック端子に入力される。半ビットずつシフトする
シフトレジスタ７８の出力は図３（Ｇ），（Ｈ），
（Ｉ）のように、パルス幅４Ｈで、２Ｈずつシフトした
信号となる。ディレイ回路７７の出力（イネーブル信
号）は図３（Ｆ）のようになる。最終的に出力される信
号は図３（Ｊ），（Ｋ）に示すように、パルス幅が１Ｈ
で、１個とびにシフトしていく。すなわち、この出力は
連続に１ビットずつシフトしていく信号の奇数番目ある
いは偶数番目を取り出したものと同等である。端子８６
の信号はシフトレジスタ７８のｎ段目の出力をフリップ
フロップ７１の反転出力の立ち上がりでトリガした信号
で、行電極ドライバを複数個継続接続する場合に次段の
行電極ドライバのスタートパルス信号入力であるＳＰ端
子に入力する。
【００１３】次に左側の場合、Ｒ／Ｌ端子を“０”に設
定し、その他の設定は右側の場合と同じである。左側の
場合のタイミング波形を図４に示す。スタートパルス信
号をフリップフロップ６１のデータ端子に、そしてクロ
ック信号をクロック端子に入力して得た出力Ｑ（図４
（Ｃ））をフリップフロップ６２のデータ端子に入力
し、クロック信号の立ち下がりでトリガして得られた信
号が図４（Ｄ）である。さらにこの信号をフリップフロ
ップ回路６３のデータ端子に入力し、クロックの立ち上
がりでトリガして得られた信号（図４（Ｅ））をクロッ
クドインバータ６５が選択してシフトレジスタ７８のデ
ータ端子に入力する。フリップフロップ６２の出力Ｑと
フリップフロップ６３の反転出力Ｑのナンド信号をナン
ド回路６８より出力し、クロックドインバータ７０が選
択し、この信号がフリップフロップ７１，７２のリセッ
ト端子に入力される（図４（Ｆ））。これらのシフトレ
ジスタ７８のデータ端子に入力される信号及びフリップ
フロップ７１，７２のリセット端子に入力される信号
は、行電極ドライバ右側用に設定した場合の信号よりも
時間的に１Ｈ遅くなる。クロック信号の立ち下がりでト
リガし、フリップフロップ７１，７２によって１／４分
周された信号をクロックドインバータ７３が選択し、シ
フトレジスタ７８のクロック端子に入力される（図４
（Ｇ））。半ビットずつシフトするシフトレジスタ７８
の出力は図４（Ｉ），（Ｊ），（Ｋ）のように、パルス
幅が４Ｈで２Ｈずつシフトした信号となる。シフトレジ
スタ７８の出力信号のスタート位置は、行電極ドライバ
を右側用に設定した場合よりも時間的に１Ｈ遅くなる。
ディレイ回路７７の出力（イネーブル信号）は図４
（Ｈ）のようになる。最終的に出力される信号は図４
（Ｌ），（Ｍ）に示すように、パルス幅が１Ｈで１個と
びにシフトしている。しかし、最初の出力の位置が、行
電極ドライバを右側用に設定した場合よりも時間的に１
Ｈ遅くなる。
定し、その他の設定は右側の場合と同じである。左側の
場合のタイミング波形を図４に示す。スタートパルス信
号をフリップフロップ６１のデータ端子に、そしてクロ
ック信号をクロック端子に入力して得た出力Ｑ（図４
（Ｃ））をフリップフロップ６２のデータ端子に入力
し、クロック信号の立ち下がりでトリガして得られた信
号が図４（Ｄ）である。さらにこの信号をフリップフロ
ップ回路６３のデータ端子に入力し、クロックの立ち上
がりでトリガして得られた信号（図４（Ｅ））をクロッ
クドインバータ６５が選択してシフトレジスタ７８のデ
ータ端子に入力する。フリップフロップ６２の出力Ｑと
フリップフロップ６３の反転出力Ｑのナンド信号をナン
ド回路６８より出力し、クロックドインバータ７０が選
択し、この信号がフリップフロップ７１，７２のリセッ
ト端子に入力される（図４（Ｆ））。これらのシフトレ
ジスタ７８のデータ端子に入力される信号及びフリップ
フロップ７１，７２のリセット端子に入力される信号
は、行電極ドライバ右側用に設定した場合の信号よりも
時間的に１Ｈ遅くなる。クロック信号の立ち下がりでト
リガし、フリップフロップ７１，７２によって１／４分
周された信号をクロックドインバータ７３が選択し、シ
フトレジスタ７８のクロック端子に入力される（図４
（Ｇ））。半ビットずつシフトするシフトレジスタ７８
の出力は図４（Ｉ），（Ｊ），（Ｋ）のように、パルス
幅が４Ｈで２Ｈずつシフトした信号となる。シフトレジ
スタ７８の出力信号のスタート位置は、行電極ドライバ
を右側用に設定した場合よりも時間的に１Ｈ遅くなる。
ディレイ回路７７の出力（イネーブル信号）は図４
（Ｈ）のようになる。最終的に出力される信号は図４
（Ｌ），（Ｍ）に示すように、パルス幅が１Ｈで１個と
びにシフトしている。しかし、最初の出力の位置が、行
電極ドライバを右側用に設定した場合よりも時間的に１
Ｈ遅くなる。
【００１４】従って、行電極ドライバを液晶表示パネル
の左右両側に配置した場合、スタートパルス信号ＳＰと
クロック信号ＣＬは共通にでき、左右の行電極ドライバ
のＲ／Ｌ端子の設定をかえるだけで、液晶表示パネルの
右側と左側の行電極を交互に駆動することができる。
の左右両側に配置した場合、スタートパルス信号ＳＰと
クロック信号ＣＬは共通にでき、左右の行電極ドライバ
のＲ／Ｌ端子の設定をかえるだけで、液晶表示パネルの
右側と左側の行電極を交互に駆動することができる。
【００１５】
【発明の効果】以上詳説したように、本発明の駆動回路
の構造は、行電極ドライバに片側取り出し用と左右両側
取り出し用の切替え端子を有し、これによって液晶表示
パネルの行電極の取り出しが片側あるいは左右両側いず
れの場合においても対応できる。また、左右両側取り出
しの場合でもスタートパルスとクロックは左右共通の信
号で駆動できる。従って、本発明の行電極ドライバを用
いることにより、液晶表示パネルの行電極の取り出しを
片側あるいは左右両側いずれにすることも可能で、消費
電力が少なく、小型化・高集積化を実現することができ
る。
の構造は、行電極ドライバに片側取り出し用と左右両側
取り出し用の切替え端子を有し、これによって液晶表示
パネルの行電極の取り出しが片側あるいは左右両側いず
れの場合においても対応できる。また、左右両側取り出
しの場合でもスタートパルスとクロックは左右共通の信
号で駆動できる。従って、本発明の行電極ドライバを用
いることにより、液晶表示パネルの行電極の取り出しを
片側あるいは左右両側いずれにすることも可能で、消費
電力が少なく、小型化・高集積化を実現することができ
る。
【図１】本発明の実施例を示す行電極ドライバの回路
図。
図。
【図２】図１に示す実施例の行電極ドライバにおいて片
方向端子取り出し用に設定した場合の要部波形図。
方向端子取り出し用に設定した場合の要部波形図。
【図３】図１に示す実施例の行電極ドライバにおいて両
方向端子取り出しで右側用に設定した場合の要部波形
図。
方向端子取り出しで右側用に設定した場合の要部波形
図。
【図４】図１に示す実施例の行電極ドライバにおいて両
方向端子取り出しで左側用に設定した場合の要部波形
図。
方向端子取り出しで左側用に設定した場合の要部波形
図。
【図５】従来の液晶表示装置の構成を示すブロック図。
【図６】図５に示す液晶表示装置の主な駆動波形を示す
タイミング図。
タイミング図。
【図７】従来のパネルＳＨ駆動方式の列電極ドライバを
例示する回路図。
例示する回路図。
【図８】従来のドライバＳＨ駆動方式の列電極ドライバ
を例示する回路図。
を例示する回路図。
【図９】図８の回路における駆動波形を示すタイミング
波形図。
波形図。
【図１０】Ａ，Ｂは行電極を片側取出する場合と両側取
出する場合の走査回路との接続を示す説明図。
出する場合の走査回路との接続を示す説明図。
Ｈ 水平走査期間 ３１，４１，７８ シフトレジスタ ３２，４２ アナログスイッチ ４３ サンプリング用コンデンサ ４４ トランジスタ ６１，６２，６３，７１，７２，８２ フリップフロッ
プ ６４，６５，６９，７０，７３，７４，８３，８４ ク
ロックドインバータ ６７，６８ ナンド回路 ８０ ノア回路 ７７ ディレイ回路 ８１ レベルシフタ
プ ６４，６５，６９，７０，７３，７４，８３，８４ ク
ロックドインバータ ６７，６８ ナンド回路 ８０ ノア回路 ７７ ディレイ回路 ８１ レベルシフタ
Claims (1)
- 【請求項１】 マトリックス型表示パターンの各絵素に
アドレス用スイッチング素子が付加された液晶表示パネ
ルの前記スイッチング素子に連結された走査電極と順次
接続される出力端子を介して走査パルスを入力端子に供
給されるスタートパルスに同期して順次出力する走査回
路を具備してなる液晶表示装置用駆動回路において、前
記走査回路には、前記スタートパルスの入力に同期し
て、前記出力端子より走査パルスが前記走査電極一本お
きの走査パルスとしてかつ走査期間に対応して順次出力
される第１のパルス出力状態を形成する第１の回路系
と、前記スタートパルスの入力に同期して、前記出力端
子より走査パルスが前記第１のパルス出力状態に対し１
走査期間遅延した状態で前記走査電極一本おきの走査パ
ルスとしてかつ走査期間に対応して順次出力される第２
のパルス出力状態を形成する第２の回路系と、前記スタ
ートパルスの入力に同期して、前記出力端子より走査パ
ルスが前記走査電極毎の走査パルスとしてかつ走査期間
に対応して順次出力される第３のパルス出力状態を形成
する第３の回路系と、を切換えて前記走査回路を択一的
に１つのパルス状態に設定する切換端子と、が具設され
ていることを特徴とする液晶表示装置用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32232293A JPH087337B2 (ja) | 1993-12-21 | 1993-12-21 | 液晶表示装置用回路構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32232293A JPH087337B2 (ja) | 1993-12-21 | 1993-12-21 | 液晶表示装置用回路構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183609A Division JPS6243623A (ja) | 1985-08-20 | 1985-08-20 | 液晶表示装置用回路構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06317784A true JPH06317784A (ja) | 1994-11-15 |
| JPH087337B2 JPH087337B2 (ja) | 1996-01-29 |
Family
ID=18142346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32232293A Expired - Lifetime JPH087337B2 (ja) | 1993-12-21 | 1993-12-21 | 液晶表示装置用回路構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087337B2 (ja) |
-
1993
- 1993-12-21 JP JP32232293A patent/JPH087337B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH087337B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| KR100255835B1 (ko) | 시프트 레지스터 및 화상 표시 장치 | |
| JP4713246B2 (ja) | 液晶表示素子 | |
| JP2892444B2 (ja) | 表示装置の列電極駆動回路 | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| KR101533221B1 (ko) | 액티브 매트릭스형 표시장치 | |
| US4917468A (en) | Drive circuit for use in single-sided or opposite-sided type liquid crystal display unit | |
| JP2004170766A (ja) | 駆動回路、電気光学装置及び駆動方法 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| US7623122B2 (en) | Electro-optical device and electronic apparatus | |
| JP2000098335A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPH10319923A (ja) | アクティブマトリクス駆動回路 | |
| JP2000162577A (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
| JPH09212133A (ja) | 水平走査回路及び液晶表示装置 | |
| JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
| JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
| KR100862122B1 (ko) | 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법 | |
| JP3326639B2 (ja) | オーバーラップ除去機能付双方向走査回路 | |
| JPH06317784A (ja) | 液晶表示装置用回路構造 | |
| JPH0435733B2 (ja) | ||
| JPH0427527B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |