JPH06314987A - 送信装置及び受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 送受信タイミングが規定されている送受信シ
ステムにおいて、送信装置や受信装置での回路遅延量が
あっても、上記送受信タイミングに対応した送受信処理
を行い得るタイミング補正の調整を、簡単な構成で容易
に行い得る。 【構成】 高周波部２１などでの回路遅延がある場合で
も、親機３０と子機２０との間でＴＤＤ方式による送受
信を行うために、送信データ処理部２２や受信データ処
理部２３での処理時間をソフト的に補正させることによ
って、上記回路遅延に対する補償を容易なものとさせ
る。このため、制御部２６に送受処理タイミング補正プ
ログラム２６ａを搭載する。そして、この２６ａに基づ
き、タイミング生成部２７で必要なタイミング信号２７
ａ、２７ｂとを生成し、送信データ処理部２２と受信デ
ータ処理部２３とに与えて、必要なタイミングで処理を
行わせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は送信装置及び受信装置
に関し、例えば、ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ
Ｄｕｐｌｅｘ）方式のコードレス電話システムに適用
し得るものである。

【０００２】

【従来の技術】近年、コードレス電話機はさまざまな所
で普及しつつある。これは、便利であることによるユー
ザからの要請と、電波法の改正などによって、実現して
いるものであると考えられる。

【０００３】そして、現在では需要が多いため、いろい
ろなメーカから種々の機能を備えたコードレス電話機が
頻繁に市場に発表されている。

【０００４】そして、当初から市販されているコードレ
ス電話機は、送信するときの送信周波数ｆ１と、受信す
るときの受信周波数ｆ２とが異なる。これは、送受信周
波数をある程度離して、設定することによって、送信と
受信を同時に行っても干渉しない様にするものである。
従来の有線専用の宅内電話機が送話と受話を同時に行え
る（デュープレックスＤｕｐｌｅｘである）用に、コー
ドレス電話機も送受信を同時に行える様に作られてい
る。

【０００５】上述の様な２周波デュープレックスの場合
は、例えば、一般に、送信周波数（親機に対する上り）
のどちらかを２５０ＭＨｚ程度とし、受信周波数（親機
からの下り）を３８０ＭＨｚ程度などとしている。

【０００６】そして、最近では、送受信を同じ周波数で
行う方式（ＴＤＤ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕ
ｐｌｅｘ）のコードレス電話機の検討が郵政省の指導の
もとに行われている。これは、周波数帯を割り得てる上
で、自由度の高いことが特徴である。例えば、無線（高
周波）回路も使用帯域が比較的狭く、要求条件が緩和さ
れることが期待される。その他に、送受共用フィルタな
どが不要であること。また、送信と受信の伝搬条件が同
じとなるので、基地局側で受信ダイバーシティの選択さ
れたブランチ側を送信アンテナに使用することによって
送信ダイバーシティが兼用でき、コードレス電話機側の
ダイバーシティを不要にすることもでき、経済的に有利
である。

【０００７】

【発明が解決しようとする課題】しかしながら、コード
レス電話機の高周波部である送受信回路で発生する回路
遅延は、一般にこの送受信回路の回路方式や具体的な回
路構成の仕方によって、この回路遅延量（ｔ１時間）は
一義的に定めることはできない。例えば、デジタル変調
速度が、数百ｋｂｐｓ程度の場合は、この回路遅延量は
数十μｓｅｃ〜数百μｓｅｃ程度の場合がある。

【０００８】しかも、高周波部である送受信回路におけ
る送受信切り替えタイミングの規定点は、送受のインタ
フェース部分の回路であることが多い。従って、実際の
送信データ処理部や、受信データ処理部は、送受信回路
での回路遅延量分だけ処理タイミングだけシフトされる
ことになる。このため、送受信回路での回路遅延量が回
路方式や回路構成の仕方によって、決定される時点ま
で、送受データ処理部や、受信データ処理部での処理タ
イミングを上記遅延量分だけ補正する補正量（ｔ２時
間）を決定できないという問題があった。更に、この補
正量が求められても、最適な補正量を決定するために
は、ハードウエア回路で調整して最適補正量を決定して
行っていたため手間がかかっていた。

【０００９】そして、この様な送受データ処理部や、受
信データ処理部での処理タイミングの補正量（ｔ２時
間、例えば、数十μｓｅｃ〜数百μｓｅｃ程度）が決定
できないことによって、送受データ処理部や、受信デー
タ処理部でのデジタル回路の論理回路の構成などが決定
できないため、コードレス電話機全体の製造に時間がか
かっていた。

【００１０】つまり、上述の補正量の最適値を決定し、
この最適補正量（ｔ２時間）にあった、回路構成を決定
することが、製造過程におけるクリティカルパスとして
問題になっていた。更に、検査段階での調整で個々に回
路遅延量が大きく異なった場合の修復や調整などにも時
間がかかっていた。従って、この様なことで製造に時間
がかかっていた。

【００１１】以上の様な問題を解決して、コードレス電
話機などのＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕ
ｐｌｅｘ）方式の実現化が要請されている。

【００１２】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、送受信タイミング
が規定されている送受信システムにおいて、送信装置や
受信装置での回路遅延量があっても、上記送受信タイミ
ングに対応した送受信処理を行うためのタイミング補正
の調整を、簡単な構成で容易に行い得る送信装置及び受
信装置を提供することである。

【００１３】

【課題を解決するための手段】この発明は、以上の目的
を達成するために、相手通信装置との送受信タイミング
が規定されている送受信システム（例えば、ＴＤＤ（Ｔ
ｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式など）
において、以下の特徴的な構成で実現した。

【００１４】つまり、第１の発明の送信装置は、上記規
定送信タイミングに動作モードにされて送信する送信回
路と、上記送信回路に与える送信用信号を、供給される
送信処理タイミング情報のタイミングに対応して処理す
る送信処理手段と、上記送信処理タイミング情報を出力
するための送信処理タイミング調整用データを格納して
いて、上記送信回路を上記規定送信タイミングに動作モ
ードにさせるための送信制御信号を上記送信回路に与
え、更に上記送信制御信号に応じて上記送信処理タイミ
ング情報を出力する送信制御手段とを備えたことを特徴
とする。

【００１５】また、第２の発明の受信装置は、上記規定
受信タイミングに動作モードにされて受信する受信回路
と、上記受信回路からの受信出力信号を、供給される受
信処理タイミング情報のタイミングに対応して処理する
受信処理手段と、上記受信処理タイミング情報を出力す
るための受信処理タイミング調整用データを格納してい
て、上記受信回路を上記規定受信タイミングに動作モー
ドにさせるための受信制御信号を上記受信回路に与え、
更に上記受信制御信号に応じて上記受信処理タイミング
情報を出力する受信制御手段とを備えたことを特徴とす
る。

【００１６】

【作用】この第１の発明の送信装置によれば、送信回路
などに回路構成の仕方によって、ある送信回路遅延量が
あっても、送信処理タイミング調整用データを最適に設
定することだけで、この送信処理タイミング調整用デー
タに応じた送信処理タイミング情報のタイミングで送信
処理を行い、相手通信装置との間で規定されている送受
信タイミングで送信信号を送信回路から出力させること
ができる。

【００１７】例えば、規定されている送信タイミングに
間に合わせるため、ある時間ｔ１の送信処理タイミング
調整用データによって先に送信処理を行わせる。

【００１８】また、この第２の発明の受信装置によれ
ば、受信回路などに回路構成の仕方によって、ある受信
回路遅延量があっても、受信処理タイミング調整用デー
タを最適に設定することだけで、この受信処理タイミン
グ調整用データに応じた受信処理タイミング情報のタイ
ミングで受信処理を行い、相手通信装置との間で規定さ
れている送受信タイミングで受信回路からの受信信号を
処理させることができる。

【００１９】例えば、規定されている受信タイミングよ
りも回路遅延量分の受信処理を遅らせるため、ある時間
ｔ２の受信処理タイミング調整用データによって若干遅
れて受信処理を行わせる。

【００２０】

【実施例】次にこの発明をＴＤＤ（Ｔｉｍｅ Ｄｉｖｉ
ｓｉｏｎ Ｄｕｐｌｅｘ）方式のデジタルコードレス電
話システムに適用する場合の好適な一実施例を図面を用
いて説明する。

【００２１】コードレス電話システムの構成 図１は
一実施例のコードレス電話システムの構成図である。こ
の図１において、このコードレス電話システムは、親機
３０は、公衆電話回線網に接続されていて、子機２０と
電波で通信を行うことができる。そして、子機２０は、
高周波部２１と、送信データ処理部２２と、受信データ
処理部２３と、マンマシンインタフェース部２５と、制
御部２６と、タイミング生成部２７とから構成されてい
る。

【００２２】そして、図１において、送信データ処理部
２２の具体的な一例の構成については、後述の図３を用
いて説明する。また、受信データ処理部２３についても
一例の構成は、後述の図４を用いて説明する。更に、こ
の一実施例において特徴的な作用を生じさせるタイミン
グ生成部２７の具体的な一例の構成についても、後述の
図２を用いて説明する。更にまた、この一実施例におい
て特徴的な作用を生じさせるためのタイミング生成部２
７に対して送受信処理タイミング補正量の情報を与える
ためのプログラムなどを格納している制御部２６の具体
的な一例の構成についても、後述の図５を用いて説明す
る。

【００２３】そして、子機２０と親機３０との間は、３
８４ｋｂｐｓのデジタルデータがデジタル変調（例え
ば、π／４シフトＱＰＳＫ）されて、およそ１．９ＧＨ
ｚ程度の電波で通信されるものとする。

【００２４】そして、親機３０はある時間毎（例えば、
数十ｍｓｅｃ〜数百ｍｓｅｃ程度毎）に子機２０への送
受信同期用の信号を送信する。そして、子機２０は親機
３０からの送受信同期用信号を受けて、親機３０側の送
受信タイミングの同期を取る。即ち、ＴＤＤ方式で送受
信を行うものであるので、親機３０が送信モードのとき
には、子機２０は受信モードとされ、親機３０が受信モ
ードのときには、子機２０が送信モードとして動作する
様に送受信同期をとる。

【００２５】そして、図１において、高周波部２１は、
送信回路２１ａと受信回路２１ｂと送受信アンテナ２１
ｄとから構成されている。そして、送信回路２１ａは、
送信データ処理部２２から与えられる、例えば、３８４
ｋｂｐｓの送信データを与えられると、例えば、π／４
シフトＱＰＳＫでデジタル変調する。そして、例えば、
およそ１．９ＧＨｚ程度の高周波信号に周波数変換して
送受信アンテナ２１ｄに給電する。そして、この送受信
アンテナ２１ｄから親機３０に対して送信電波を放射す
る。

【００２６】また、図１の親機３０から放射された送信
電波は子機２０の送受信アンテナ２１ｄで捕らえられる
と、およそ１．９ＧＨｚ程度の高周波信号が受信回路２
１ｂに与えられる。そして、受信回路２１ｂは、およそ
１．９ＧＨｚ程度の高周波信号を低い周波数の信号に変
換する。そして、更に、３８４ｋｂｐｓデジタル変調波
信号を復調（例えば、π／４シフトＱＰＳＫに対する復
調）を行って、３８４ｋｂｐｓの受信データを出力す
る。この受信データは受信データ処理部３に与えられ
る。

【００２７】そして、ＴＤＤ方式を実現するために、タ
イミング生成部２７からの送受信インタフェース制御タ
イミング信号によって送信回路２１ａと受信回路２１ｂ
とは、例えば、２．５ｍｓｅｃごとに規則的に交互に切
り替えられて送受信を行う。

【００２８】そして、図１のマンマシンインタフェース
部２５は、送話回路や受話回路や表示回路などから構成
され、ユーザ操作に関わる回路である。即ち、送話信号
などはデジタル化された後、送信データ処理部２２に与
えられる。また、受信データ処理部２３の出力データ
は、マンマシンインタフェース部２５の受話回路（図示
省略）などに与えられる。

【００２９】そして、図１において、制御部２６は送受
信処理タイミング補正プログラム２６ａをＲＯＭ５２な
どに格納している。そして、内部のマイクロプロセッサ
などによって制御され、タイミング生成部２７へ与えら
れる。

【００３０】（タイミング生成部２７の構成） 図２
はこの一実施例のタイミング生成部２７の一例の機能ブ
ロック図である。この図２において、制御部２６からの
３８４ｋｂｐｓのクロックＣＬＫは送受信インタフェー
スタイミングカウンタ２や、送信系タイミング生成回路
１１や、受信系タイミング生成回路１２などに供給す
る。更に、制御部２６からのデータバス５４の信号は送
信系遅延補正レジスタ３と受信系遅延補正レジスタ４と
に与えられる。

【００３１】そして、図２の送受信インタフェースタイ
ミングカウンタ２は、入力の３８４ｋｂｐｓクロックＣ
ＬＫを計数し、５ｍｓｅｃを一周期として、計数を繰り
返す。この５ｍｓｅｃは、ＴＤＤ方式における送信モー
ドの時間２．５ｍｓｅｃと、受信モードの時間２．５ｍ
ｓｅｃとを合わせた時間である。

【００３２】そして、図２の送受信インタフェースタイ
ミングカウンタ２は、送信回路２１ａを２．５ｍｓｅｃ
送信モードにし、そして、次に受信回路２１ｂを受信モ
ードに切り替えるための送受信インタフェース制御タイ
ミング信号を送信回路２１ａと受信回路２１ｂとに与え
る。そして、更に、送受信インタフェースタイミングカ
ウンタ２は、計数値データを比較器７、８に与える。

【００３３】そして、送信系遅延補正レジスタ３は、制
御部２６からの送受信処理タイミング補正プログラムデ
ータ２６ａによって指定される送信処理遅延補正量時間
情報（例えば、数μｓｅｃ〜数十μｓｅｃ程度に相当）
を設定される。更に、受信系遅延補正レジスタ４は、制
御部２６からの送受信処理タイミング補正プログラムデ
ータ２６ａによって指定される受信処理遅延補正量時間
情報（例えば、数μｓｅｃ〜数十μｓｅｃ程度に相当）
を設定される。

【００３４】そして、送信系遅延補正レジスタ３は、デ
ータ変換部５に対して送信処理遅延補正量時間情報（例
えば、数μｓｅｃ〜数十μｓｅｃ程度に相当）を与え
る。そして、データ変換部５は、送信処理遅延補正量時
間情報（例えば、数μｓｅｃ〜数十μｓｅｃ程度に相
当）を送受信インタフェースタイミングカウンタ２の計
数と同様な計数値情報に変換する。即ち、３８４ｋＨｚ
のクロックＣＬＫの何クロック分に相当するか否かを計
数値情報として比較器７に与える。

【００３５】更に、受信系遅延補正レジスタ４も、デー
タ変換部６に対して受信処理遅延補正量時間情報（例え
ば、数μｓｅｃ〜数十μｓｅｃ程度に相当）を与える。
そして、データ変換部６は、受信処理遅延補正量時間情
報（例えば、数μｓｅｃ〜数十μｓｅｃ程度に相当）を
送受信インタフェースタイミングカウンタ２の計数と同
様な計数値情報に変換する。即ち、３８４ｋＨｚのクロ
ックＣＬＫの何クロック分に相当するか否かを計数値情
報として比較器８に与える。

【００３６】そして、比較器７は送受信インタフェース
タイミングカウンタ２からの計数値情報と、データ変換
部５からの送信処理遅延補正量時間情報に対応した計数
値情報とを与えられると、両方の計数値の比較を行う。
ここで、この比較によって、両方の計数値が一致する
と、リセット要求信号を出力し、送信系リセット生成部
９に与える。

【００３７】そして、他方の比較器８も、送受信インタ
フェースタイミングカウンタ２からの計数値情報と、デ
ータ変換部６からの受信処理遅延補正量時間情報に対応
した計数値情報とを与えられると、両方の計数値の比較
を行う。ここで、この比較によって、両方の計数値が一
致すると、リセット要求信号を出力し、受信系リセット
生成部１０に与える。

【００３８】そして、図２の送信系リセット生成部９
は、比較器７からリセット信号が与えられると、リセッ
ト信号を出力し送信系タイミング生成回路１１に与え
る。また、受信系リセット生成部１０は、比較器８から
リセット信号が与えられると、リセット信号を出力し受
信系タイミング生成回路１２に与える。

【００３９】そして、図２の送信系タイミング生成回路
１１は、カウンタなどで構成されていて、通常リセット
信号が供給されない限りにおいては、３８４ｋＨｚクロ
ックＣＬＫによって送信モード時間２．５ｍｓｅｃを周
期として計数している。従って、送信系リセット生成部
９からリセット信号が供給されると、上記送信系タイミ
ング生成回路１１のカウンタの計数値はリセットされ
る。この様な動作を行って、例えば、図６（Ｄ）の送信
処理用ロードクロックや、図６（Ｅ）の送信処理クロッ
クを出力する。この様な送信処理用ロードクロックや送
信処理クロックを送信データ処理部２２へのタイミング
信号２７ａ（図２）として出力する。

【００４０】この様なタイミング信号２７ａによって、
送信データ処理用タイミング基準図６（Ｃ）に示す様
に、無線インタフェース基準タイミング図６（Ｂ）の送
信モードに先立ち補正時間ｔ１（例えば、数μｓｅｃ〜
数十μｓｅｃ程度の時間）で送信データ処理を行わせ
る。この様に送信処理をｔ１時間早く開始させることに
よって、送信回路２１ａにおいてある程度の遅延があっ
ても、基準タイミングである無線インタフェース基準タ
イミング図６（Ｃ）に同期して送信を行うことができ
る。

【００４１】一方、図２の受信系リセット生成部１０
も、比較器８からリセット信号が与えられると、リセッ
ト信号を出力し受信系タイミング生成回路１２に与え
る。そして、図２の受信系タイミング生成回路１２も、
カウンタなどで構成されていて、通常リセット信号が供
給されない限りにおいては、３８４ｋＨｚクロックＣＬ
Ｋによって受信モード時間２．５ｍｓｅｃを周期として
計数している。従って、受信系リセット生成部１０から
リセット信号が供給されると、上記受信系タイミング生
成回路１２のカウンタの計数値はリセットされる。この
様な動作を行って、例えば、図６（Ｇ）の受信処理用ロ
ードクロックや、図６（Ｈ）の受信処理クロックを出力
する。この様な受信処理用ロードクロックや受信処理ク
ロックを受信データ処理部２３へのタイミング信号２７
ｂ（図２）として出力する。

【００４２】この様なタイミング信号２７ｂによって、
受信データ処理用タイミング基準図６（Ｆ）に示す様
に、無線インタフェース基準タイミング図６（Ｂ）の受
信モードに少し遅れて補正時間ｔ２（例えば、数μｓｅ
ｃ〜数十μｓｅｃ程度の時間）で受信データ処理を行わ
せる。この様に受信処理を受信回路２１ｂの遅延時間に
合わせてｔ１時間遅く開始させることによって、受信回
路２１ｂにおいてある程度の遅延があっても、基準タイ
ミングである無線インタフェース基準タイミング図６
（Ｃ）に対応して受信処理を行うことができる。

【００４３】（送信データ処理部２２の構成） 図３
はこの一実施例の送信データ処理部２２の一例の機能ブ
ロック図である。この図３において、送信用データはデ
ータバス５４を通じて一端レジスタ３１ａ〜３１ｄに格
納される。各レジスタ３１ａ〜３１ｄは、例えば、８ビ
ットパラレルでデータを格納する。そして、各レジスタ
３１ａ〜３１ｄに格納された送信用データは、例えば、
バッファ３２ａ〜３２ｄに出力され、ここでロードクロ
ックが供給されるまで保持される。

【００４４】そして、タイミング生成部２７の送信系タ
イミング生成回路１１からのタイミング信号２７ａであ
る、送信処理用ロードクロック（図６（Ｄ））と送信処
理用クロック（図６（Ｅ））とを与えられると、バッフ
ァ３２ａ〜３２ｄから送信用データを読み出しシフトレ
ジスタＳＲ３３ａ〜３３ｄに格納する。

【００４５】そして、図３のシフトレジスタＳＲ３３ａ
〜３３ｄは、タイミング生成部２７の送信系タイミング
生成回路１１からのタイミング信号である、送信処理用
クロック（図６（Ｅ））とが供給されると、シフトレジ
スタＳＲ３３ａ〜３３ｄに与えられたパラレルの送信用
データをこの送信処理用クロック（図６（Ｅ））でシリ
アルの送信データとする。この送信データは、送信回路
２１ａに与えられる。この様にして、バッファ３２ａ〜
３２ｄとシフトレジスタＳＲ３３ａ〜３３ｄとに与えら
れる送信処理用ロードクロック（図６（Ｄ））と送信処
理用クロック（図６（Ｅ））のタイミングによって送信
データの出力タイミングも変化させることができる。

【００４６】（受信データ処理部２３の構成） 図４
はこの一実施例の受信データ処理部２３の一例の機能ブ
ロック図である。この図４において、例えば、３８４ｋ
ｂｐｓのシリアルの受信データが受信回路２１ｂからシ
フトレジスタＳＲ４３ｄに与えられると、タイミング生
成部２７の受信系タイミング生成回路１２からのタイミ
ング信号２７ｂである、受信処理用クロック（図６
（Ｈ））がシフトレジスタＳＲ４３ａ〜ＳＲ４３ｄに与
えられると、受信データをシフトレジスタでシフトさせ
て、シリアル受信データをパラレル受信データに変換し
てバッファ４２ａ〜４２ｄに与える。

【００４７】そして、図４のバッファ４２ａ〜４２ｄ
は、シフトレジスタＳＲ４３ａ〜ＳＲ４３ｄから受信デ
ータが与えられると、一時格納すると共に、受信処理用
ロードクロック（図６（Ｇ））が供給されるまで保持さ
れる。

【００４８】そして、受信処理用ロードクロック（図６
（Ｇ））が供給されると、バッファ４２ａ〜４２ｄの受
信データは一斉に読み出されてレジスタ４１ａ〜４１ｄ
に与えられる。そして、レジスタ４１ａ〜４１ｄは、与
えられた受信データを一時格納する。そして、レジスタ
４１ａ〜４１ｄに格納されている受信データは、一斉に
読み出されてデータバス５４に出力される。

【００４９】即ち、受信モードのときに、受信回路２１
ｂにおける回路遅延量をｔ２時間（例えば、数μｓｅｃ
〜数十μｓｅｃ程度の時間）としているので、受信デー
タ処理部２３での受信処理開始、つまり、受信処理用ク
ロック（図６（Ｈ）の供給）をｔ２時間遅らせなけれ
ば、受信データが受信回路２１ｂから出力されていない
時間においても受信処理を行うことになる。

【００５０】この様にして、受信処理を遅らせ、そし
て、バッファ４２ａ〜４２ｄに受信データが１受信モー
ド分（例えば、２．５ｍｓｅｃ分）ためられたときに、
初めて供給される受信処理用ロードクロック（図６
（Ｇ））によって読み出す構成としている。

【００５１】（制御部２６の構成） 図５はこの一実
施例の制御部２６の一例の機能ブロック図である。この
図５において、制御部２６はＣＰＵ５１と、ＲＯＭ５２
と、ＲＡＭ５３と、クロック発生回路５５とから構成さ
れている。そして、これらの構成部分は、データバス５
４によって信号の授受を行うことができると共に、外部
構成部分に対する制御用のデータバス５４として使用さ
れている。

【００５２】そして、図５のＣＰＵ５１は、例えば、マ
イクロプロセッサなどで構成されているものである。そ
して、ＲＯＭ５２に格納されているプログラムデータに
よってデータバス５４からの制御によって、子機２０内
の各構成部分の制御を行う。そして、ＲＯＭ５２は、子
機２０内の各構成部分の制御を行うためのプログラムデ
ータを格納している。特にこの一実施例で特徴的には、
送受信処理タイミングを補正制御するための送受信処理
タイミング補正プログラムデータ２６ａも格納されてい
る。

【００５３】そして、例えば、子機２０の電源投入に伴
って、ＣＰＵ５１からのＩＰＬ（Ｉｎｉｔｉａｌ Ｐｒ
ｏｇｒａｍ Ｌｏａｄ）によって、ＲＯＭ５２のプログ
ラムデータがＲＡＭ５３に与えられ、格納される。そし
て、ＲＡＭ５３は、ワーキングＲＡＭとして機能し、上
記プログラムの他に、中間的な処理データなども格納さ
れる。

【００５４】従って、送受信処理タイミング補正プログ
ラムデータ２６ａなども動作時においてはＲＡＭ５３に
ロードされていて、ここからタイミング生成部２７に与
えられる。

【００５５】また、図５の制御部２６のクロック発生回
路５５は、例えば、基本的な３８４ｋＨｚのクロックＣ
ＬＫなどを生成して、タイミング生成部２７などに供給
する。

【００５６】（タイミング補正動作） 図６はこの一
実施例の動作タイミングチャートを示している。この図
６を用いて送受処理のタイミング補正動作を説明する。
この図６において、図６（Ａ）は制御部２６から供給さ
れる３８４ｋＨｚのクロックＣＬＫである。このクロッ
クＣＬＫは、例えば、タイミング生成部２７の送信系イ
ンタフェースタイミングカウンタ２などに供給される。

【００５７】そして、図６（Ｂ）は、親機３０と子機２
０との間の送受信タイミング、つまり、無線インタフェ
ース基準タイミングである。送信モード（ｔ１０）は、
例えば、２．５ｍｓｅｃ程度である。そして、受信モー
ド（ｔ２０）も、例えば、２．５ｍｓｅｃ程度としてい
る。そして、送受信モードは、５ｍｓｅｃを一周期とし
て、繰り返し自動的に行われる。

【００５８】そして、図６（Ｃ）の送信データ処理用タ
イミング基準は、送信回路２１ａの送信回路遅延量に合
わせて、図６（Ｂ）の送信モードタイミングよりも補正
時間分ｔ１時間先に、送信データ処理部２２での処理を
行わせるタイミングを表している。そして、図６（Ｄ）
はタイミング信号２７ａ（図１、図２）の一つである、
送信処理用ロードクロックであって、図６（Ｃ）の送信
モードタイミングＣ１、Ｃ２に同期したもので、送信デ
ータ処理部２２に供給される。

【００５９】そして、図６（Ｅ）はタイミング信号２７
ａ（図１、図２）の他方である、送信処理用クロックで
あって、図６（Ｃ）の送信モードタイミングＣ１、Ｃ２
に同期したもので、図６（Ｄ）の送信処理用ロードクロ
ックが送信データ処理部２２に供給された直後に送信デ
ータ処理部２２に供給される。

【００６０】そして、図６（Ｂ）の無線インタフェース
基準タイミングの受信モードｔ２０に対して、受信回路
２１ｂにおける受信回路遅延量に合わせて、受信処理タ
イミングをｔ２時間遅らせて、図６（Ｆ）の受信データ
処理用タイミング基準のタイミングで受信データ処理部
２３の処理を行う。

【００６１】このため、図６（Ｈ）はタイミング生成部
２７からのタイミング信号２７ｂ（図１、図２）の一つ
である受信処理用クロックを表していて、上記図６
（Ｆ）の受信データ処理用タイミング基準のＦ１、Ｆ２
の時間に同期して受信処理用クロックを受信データ処理
部２３に供給して処理させている。そして、図６（Ｇ）
はタイミング生成部２７からのタイミング信号２７ｂ
（図１、図２）の他方である受信処理用ロードクロック
であって、上記図６（Ｆ）の受信データ処理用タイミン
グ基準のＦ１、Ｆ２の時間に同期して、受信データ処理
用タイミング基準のＦ１の期間の直後や、Ｆ２の期間の
直後に受信データ処理部２３に供給され、処理されてい
る。

【００６２】以上の様な動作によって、親機３０と子機
２０との間の無線インタフェース基準タイミングにあっ
た送受信データ処理を送信データ処理部２２及び受信デ
ータ処理部２３で行うことができる。

【００６３】以上の一実施例のコードレス電話システム
は、子機２０の送信回路２１ａ、受信回路２１ｂでの回
路遅延に対応した処理タイミングの補正を行うためのプ
ログラム２６ａを制御部６に備え、この送受信処理タイ
ミング補正プログラム２６ａによってタイミング生成部
２７で送受信処理のタイミング補正に必要なタイミング
信号２７ａ、２７ｂとを送信データ処理部２２と受信デ
ータ処理部２３に与えられる様に構成した。

【００６４】従って、送信回路２１ａ、受信回路ｂなど
のハードウエア回路構成が決定しない時点においても、
先行してタイミング生成部２７や制御部２６などの製造
を進めることができ、最終的には制御部２６にＲＯＭ５
２で搭載する送受信処理タイミング補正プログラムデー
タ２６ａの送信処理遅延補正量時間情報（例えば、数μ
ｓｅｃ〜数十μｓｅｃ程度に相当）と受信処理遅延補正
量時間情報（例えば、数μｓｅｃ〜数十μｓｅｃ程度に
相当）とを調整変更することだけで簡単に最適な処理タ
イミングに補正を行うことができる。

【００６５】よって、従来に比べ短い期間で製品をつく
るこのとでき、大量生産する場合に、個々の回路遅延量
に合わせた処理時間の補正をソフトウェア処理で効率的
に行うことができる。

【００６６】他の実施例 尚、以上の一実施例におい
ては、この発明をデジタルコードレス電話機に適用する
場合の一例を示したが、これに限定するものではない。
例えば、一般のデジタル送受信装置などにおいても同様
に適用することができる。

【００６７】また、上述の一実施例の子機２０の機能ブ
ロックは図１の構成に限定するものではない。例えば、
タイミング生成部２７の機能ブロックは図２の構成に限
るものではなく、プログラム処理回路を更に取り入れ
て、回路を簡略化させることもできる。また、送信デー
タ処理部２２の機能ブロックも図３の構成に限らない。
また、受信データ処理部２３の機能ブロックも図４の構
成に限るものではない。更に、制御部２６の機能ブロッ
クも図５の構成に限るものではない。

【００６８】更に、上述の一実施例においては、送受信
処理タイミング補正プログラム２６ａは、制御部２６に
備えたが、これに限定するものではない。例えば、タイ
ミング生成部２７に構成することもできるし、また、送
信データ処理部２２及び受信データ処理部２３に構成す
ることであってもよい。

【００６９】また、上述の一実施例において、親機３０
の機能ブロックを、具体的には示していないが、この親
機３０も子機２０と同様な構成であっても適用すること
ができる。

【００７０】更に、送受信装置への適用に限らず、送信
装置単体と、受信装置との通信にも適用できる。

【００７１】

【発明の効果】以上述べた様に、相手通信装置との送受
信タイミングが規定されている送受信システムにおい
て、この第１の発明の送信装置は、送信回路と、送信処
理手段と、送信制御手段とを備えたことで、ある送信回
路遅延量があっても、送信処理タイミング調整用データ
を最適に設定することだけで、相手通信装置との間で規
定されている送受信タイミングで送信信号を送信回路か
ら出力させることができる。 また、第２の発明の受信
装置は、受信回路と、受信処理手段と、受信制御手段と
を備えたことで、ある受信回路遅延量があっても、受信
処理タイミング調整用データを最適に設定することだけ
で、相手通信装置との間で規定されている送受信タイミ
ングで受信回路からの受信信号を処理させることができ
る。

【００７２】従って、上述の発明によれば、送信回路や
受信回路などでの回路遅延量があっても、上記送受信タ
イミングに対応した送受信処理を行うためのタイミング
補正の調整を、簡単な構成で容易に行い得る。

【図面の簡単な説明】

【図１】この発明の一実施例のコードレス電話システム
の構成図である。

【図２】一実施例のタイミング生成部の機能ブロック図
である。

【図３】一実施例の送信データ処理部の一例の機能ブロ
ック図である。

【図４】一実施例の受信データ処理部の一例の機能ブロ
ック図である。

【図５】一実施例の制御部の一例の機能ブロック図であ
る。

【図６】一実施例の動作タイミングチャートである。

【符号の説明】

２０…子機、２１…高周波部、２２…送信データ処理
部、２３…受信データ処理部、２６…制御部、２６ａ…
送受信処理タイミング補正プログラム、２７…タイミン
グ生成部、２７ａ、２７ｂ…タイミング信号、３０…親
機。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 相手通信装置との送受信タイミングが規
   定されている送受信システムにおいて、 上記規定送信タイミングに動作モードにされて送信する
   送信回路と、 上記送信回路に与える送信用信号を、供給される送信処
   理タイミング情報のタイミングに対応して処理する送信
   処理手段と、 上記送信処理タイミング情報を出力するための送信処理
   タイミング調整用データを格納していて、上記送信回路
   を上記規定送信タイミングに動作モードにさせるための
   送信制御信号を上記送信回路に与え、更に上記送信制御
   信号に応じて上記送信処理タイミング情報を出力する送
   信制御手段とを備えたことを特徴とした送信装置。
2. 【請求項２】 相手通信装置との送受信タイミングが規
   定されている送受信システムにおいて、 上記規定受信タイミングに動作モードにされて受信する
   受信回路と、 上記受信回路からの受信出力信号を、供給される受信処
   理タイミング情報のタイミングに対応して処理する受信
   処理手段と、 上記受信処理タイミング情報を出力するための受信処理
   タイミング調整用データを格納していて、上記受信回路
   を上記規定受信タイミングに動作モードにさせるための
   受信制御信号を上記受信回路に与え、更に上記受信制御
   信号に応じて上記受信処理タイミング情報を出力する受
   信制御手段とを備えたことを特徴とした受信装置。