JP2008118253A - 無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体 - Google Patents
無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP2008118253A JP2008118253A JP2006297493A JP2006297493A JP2008118253A JP 2008118253 A JP2008118253 A JP 2008118253A JP 2006297493 A JP2006297493 A JP 2006297493A JP 2006297493 A JP2006297493 A JP 2006297493A JP 2008118253 A JP2008118253 A JP 2008118253A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- delay amount
- analog
- communication device
- analog delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】アナログ回路部における送受信タイミングのばらつきの抑制が可能な無線通信機を提供する。
【解決手段】パルス生成部７６ａにてアナログ回路部８０のアナログ遅延量を検出するためのパルス信号を生成し、切り替えスイッチ７３を切り替えて、通常の送信データに代わりに、送信側のＤ／Ａ変換器１０を経由してアナログ信号に変換してアナログ回路部８０に送信すると同時に、タイミングカウンタ７６ｃの計数を開始し、デュープレクサ３０で折り返して受信側のＡ／Ｄ変換器６０によりデジタル信号に変換したパルス信号をパルス検出器７６ｂで検出した時点のタイミングカウンタ７６ｃが計数した値からアナログ回路部８０のアナログ遅延量を検出し、該アナログ遅延量に基づいて、送信データタイミング調整部７２にて送信データの送信タイミングを補正する。この補正を行うまでの期間、アンテナ出力制御スイッチ１０１をオフしてアンテナ４０を切離す。
【選択図】図１
【解決手段】パルス生成部７６ａにてアナログ回路部８０のアナログ遅延量を検出するためのパルス信号を生成し、切り替えスイッチ７３を切り替えて、通常の送信データに代わりに、送信側のＤ／Ａ変換器１０を経由してアナログ信号に変換してアナログ回路部８０に送信すると同時に、タイミングカウンタ７６ｃの計数を開始し、デュープレクサ３０で折り返して受信側のＡ／Ｄ変換器６０によりデジタル信号に変換したパルス信号をパルス検出器７６ｂで検出した時点のタイミングカウンタ７６ｃが計数した値からアナログ回路部８０のアナログ遅延量を検出し、該アナログ遅延量に基づいて、送信データタイミング調整部７２にて送信データの送信タイミングを補正する。この補正を行うまでの期間、アンテナ出力制御スイッチ１０１をオフしてアンテナ４０を切離す。
【選択図】図１
Description
本発明は、無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体に関する。本発明は、携帯電話、基地局などの無線通信機における送受信タイミングの調整技術に関するものであり、特に、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）通信システムにおける無線通信機(通信端末)に好適に適用することができる。また、Ｗ−ＣＤＭＡ方式に限らず、他の通信方式の無線通信機に対しても広く適用することが可能である。
一般的なＣＤＭＡ (Code Division Multiple Access：符号分割多元接続)方式の携帯電話等の無線通信機(移動体通信機)では、その方式の特徴から送信電力制御や送受信タイミングの調整を厳密に行なう必要がある。また、近年の通信においては、音声以外にも、画像や動画データ等の種々の情報量のデジタルデータを送信する(すなわち通信する)ことが求められている。種々の情報量のデジタルデータを効果的に送信する方式の一つとして、Ｗ−ＣＤＭＡ通信システムがあり、既に運用が開始されている。そのＷ−ＣＤＭＡ方式の仕様として、無線通信機を構成する基地局と通信端末との間において、通信を行うための取り決めが例えば３ＧＰＰ
(3rd Generation Partnership Project)規格により細かく設定されている。以下、無線ネットワークを構成する無線通信機を基地局、移動体の無線通信機を通信端末と呼ぶ。
(3rd Generation Partnership Project)規格により細かく設定されている。以下、無線ネットワークを構成する無線通信機を基地局、移動体の無線通信機を通信端末と呼ぶ。
第１の背景として、無線通信機の送受信タイミングに関する仕様がある。図４は、Ｗ−ＣＤＭＡ無線通信機（通信端末）のＤＬ／ＵＬ（Downlink，Uplink）のタイミングの仕様の一部を説明するための模式図であり、Ｗ−ＣＤＭＡ無線通信機（通信端末）のアンテナ端における送受信タイミングの関係を示している。送受信タイミングの制御誤差の規格は、「３ＧＰＰ ＴＳ ２５．２１４」に定められているように、±１．５ｃｈｉｐ以内と規定されている。
図４において、ＵＥは、無線通信機の通信端末（User Equipment）を意味しており、「ＤＬ ＤＰＣＣＨ at ＵＥ」とは、通信端末のアンテナ端において基地局から送信されてくるＤＬ(Downlink)のデータの様子を示している。また、「ＵＬ
ＤＰＣＣＨ at ＵＥ」とは、通信端末のアンテナ端において基地局へ送信されるＵＰ(Uplink)のデータの様子を示している。ここで、「ＰＩＬＯＴ」は、同期捕捉用のパイロット信号であり、「Ｄａｔａ１」、「Ｄａｔａ２」は、いずれも、ユーザデータを載せるためのデータ領域であり、「ＴＰＣ」は、Ｐｏｗｅｒ制御用のデータ（Transmit
Power Control）であり、「ＴＦＣＩ」は、転送フォーマットの組み合わせを表示するための表示子（Transport Format
Combination Indicator）である。
ＤＰＣＣＨ at ＵＥ」とは、通信端末のアンテナ端において基地局へ送信されるＵＰ(Uplink)のデータの様子を示している。ここで、「ＰＩＬＯＴ」は、同期捕捉用のパイロット信号であり、「Ｄａｔａ１」、「Ｄａｔａ２」は、いずれも、ユーザデータを載せるためのデータ領域であり、「ＴＰＣ」は、Ｐｏｗｅｒ制御用のデータ（Transmit
Power Control）であり、「ＴＦＣＩ」は、転送フォーマットの組み合わせを表示するための表示子（Transport Format
Combination Indicator）である。
ここで、ＤＬ／ＵＬのタイミングの関係は、非特許文献の「３ＧＰＰ ＴＳ」に準拠して、図４に示しているように、ＤＬ／ＵＬ Timing offsetとして、１０２４Ｃｈｉｐｓと規定されており、そのタイミング制御誤差は、前述のように、±１．５Ｃｈｉｐ以内と規定されている。なお、Ｃｈｉｐとは、１拡散データを送るための最小単位であり、３．８４ＭＨｚに相当する。かくのごときタイミング精度を保つためには、無線通信機内のアナログ回路部におけるアナログ処理量の測定が必要となる。また、「ＵＬ
ＤＰＣＣＨ at ＵＥ」に示すように、基地局へ送信されるＵＬ(Uplink)のデータは、２，５６０ｃｈｉｐｓのデータ長のｓｌｏｔからなっている。
ＤＰＣＣＨ at ＵＥ」に示すように、基地局へ送信されるＵＬ(Uplink)のデータは、２，５６０ｃｈｉｐｓのデータ長のｓｌｏｔからなっている。
また、ＤＬ(Downlink)の信号を受信して、その結果をＵＬ(Uplink)の信号に反映させてデータの更新を行わなければならない。そのために、通信端末内における内部処理量を綿密に計算して（積み上げて）、規定のタイミングでＵＬの送信データを出力したり、Power制御を行ったりする必要があり、その処理量の配分を決定するための一つとしても、アナログ処理量の測定が必要となる。
第２の背景として、昨今の携帯端末は、一つの周波数帯だけでは、すべてのユーザを収容し切れなかったり、あるいは、各国の周波数帯割り当てが異なったりするために、複数の周波数帯を利用可能とするマルチバンド対応の通信端末にする流れにある。さらに、他の周波数（他バンドも含む）に移行するための測定（Compressed Mode機能）等に対応するために、送受信の周波数を独立した任意の周波数に設定する必要が生じてきた。そのため、周波数シンセサイザ（Frequency
Synthesizer。以下「Synth」と略す）をあらゆる周波数へ設定できるように、２つ以上実装する装置構成が取られるようになってきた。
Synthesizer。以下「Synth」と略す）をあらゆる周波数へ設定できるように、２つ以上実装する装置構成が取られるようになってきた。
このように、複数の周波数帯域のバンドを使用する無線通信機においては、それぞれの周波数帯で使用するアナログ回路部のアナログ部品が異なっており（現在の無線通信機においては、複数の周波数帯域のバンドを切り替える際に、異なるアナログ部品を使用する構成が多い）、アナログ回路部のアナログ遅延量もそれぞれの周波数バンドに対して異なってしまうという背景もあり、アナログ遅延（処理量）を容易に測定可能とすることが必要になってきている。
このアナログ回路部のアナログ遅延量を測定するための基本的な技術として、送信部からの信号を受信側に折り返すループバック機能が必要であり、従来より種々のループバック技術が提案されている。例えば、特許文献１に示す特開２００３−２１８１１号公報「自己診断機能を有する無線通信装置」では、無線部（ＲＦ部）等の自己診断を行うために、送受の周波数ずれを調整するために外部にローカル信号発振器（ＬＯ：Local Oscillator）を用いて周波数変換を行うことにより折り返し回路を構成するという方式を提案している。
また、特許文献２に示す特開２００４−１２０５６１号公報「無線装置、ＩＱ信号調整方法、および、ＩＱ信号調整プログラム」では、受信信号から同相信号（In-Phase Signal：I信号）と直角位相信号（Quadrature Signal：Ｑ信号）との双方の信号（ＩＱ信号）すなわち受信側のＲＸＩＱ信号を取り出すために専用のフィルタ（オフセット調整用フィルタ、振幅調整用フィルタ）等を設けて、送信信号を受信系に折り返す際のオフセットおよび振幅を調整してループバックさせるように構成している。
また、特許文献３に示す特開２０００−３２４０８６号公報「無線装置故障診断方法」では、ホットスタンバイ方式の無線装置内で、送信側から受信側へ、受信側から送信側へと信号を折り返す折り返し回路と試験信号の信号発生器と２系統の試験信号の一致検出を行う同期切り替え器とを設けて、試験信号を折り返した際の信号の誤りを検出する故障診断方法を提案している。
また、特許文献４に示す特開２００１−１４４６９７号公報「送信信号生成回路」では、テストモード設定時に送信側に個別ユーザデータ挿入回路を介してテストデータ生成回路からのテストデータを挿入して、受信回路側に折り返すことによって、受信回路をテストする構成を提案している。
また、特許文献５に示す特開２００３−１２５０２６号公報「通信回線テスト方法」では、送受信のデータ転送速度と変復調方式とが同一の場合に、テストモード設定時に、外部クロックに対して周波数とジッタ長とを基に変調したテストデータを受信部へ折り返すことにより、受信データとして異常がないか否かをテストする試験方法を提案している。
特開２００３−２１８１１号公報（第３−４頁）
特開２００４−１２０５６１号公報（第１０−１１頁）
特開２０００−３２４０８６号公報（第４−５頁）
特開２００１−１４４６９７号公報（第３−４頁）
特開２００３−１２５０２６号公報（第２−３頁）
しかしながら、従来の技術については、以下のような問題がある。第１の問題点として、前述のように、Ｗ−ＣＤＭＡ方式では、ＵＬとＤＬとのタイミングについて、仕様が決められている点にある。すなわち、ＤＬの受信データを基にして、ＵＬの送信フォーマットに合わせて、定められたタイミングの範囲内で各種信号を処理していかなければならない。このとき、ＣＰＵの処理やデジタル回路の処理については、使用するクロックの動作周波数によって、正確に、処理量（遅延量）や処理時間（遅延時間）を見積もることができるが、アナログ回路部については、かかる手段を用いて遅延量や遅延時間を見積もることはできない。また、無線通信機が装置として組み立てられた状態で、アナログ回路部のアナログ遅延量の測定を行うためには、基地局シミュレータなどの外部測定器を必要とし、かつ、ＤＬ／ＵＬの通信を可能な状態（通信システムとして稼動している状態）にしないと、正確な測定ができないという課題もあった。
このように、アナログ回路部におけるアナログ遅延量の従来の測定方法は、高価な基地局シミュレータや特別な測定器を外部測定器として必要としているため、無線通信機（通信端末）自身によってアナログ遅延量を容易に測定することができ、また、無線通信機の状態に即応して無線通信機自身による高い精度の調整方法を実現することが求められてきている。すなわち、無線通信機の状態如何によってアナログ遅延量の調整値にずれが発生すると、基地局との接続率が下がったり、基地局と無線通信機（通信端末）との間で通信ができなくなったりすることになるため、より確実に、かつ、精度良く、測定を行う必要があるという課題があった。
第２の問題点として、マルチバンド化に伴い、アナログ回路部を形成するアナログ部品を切り替えて使う場合があり、切り替えた場合のアナログ遅延量がそれぞれで異なってしまうという点にある。かかる場合に対応するためにも、アナログ遅延量を無線通信機（通信端末）自身で測定管理することを可能にしたいという課題が発生している。
例えば、従来の無線通信機（通信端末）の場合は、周波数シンセサイザ（Synth）が1つのみからなるシングル構成（Single Synth）が多かったが、 昨今のマルチバンド化に伴い、周波数シンセサイザ（Synth）を２個備えたデュアル構成（Dual
Synth）が使用される場合が増加してきている。
Synth）が使用される場合が増加してきている。
シングル構成（Single Synth）の無線通信機においては、前記特許文献１や前記特許文献２に示すように、ループバックによって送信波形を受信側へ折り返すためには、再度、周波数変換等を必要とするなど、回路規模が増大し、回路構成が複雑になってしまっていた。特に、ＩＦ周波数（Intermediate
Frequency：中間周波数）を用いた無線通信機（通信端末）では、回路構成が複雑になってしまう。
Frequency：中間周波数）を用いた無線通信機（通信端末）では、回路構成が複雑になってしまう。
また、前述したような特許文献における従来の技術においては、以下のような課題がある。すなわち、前記特許文献１は、前述のように、送受の周波数ずれを調整するために外部に設けたローカル信号発振器（ＬＯ）を用いて周波数変換を行う方式であり、回路構成が複雑になるという問題がある。また、前記特許文献２も、ＲＸＩＱ信号の信号取り出しに専用のフィルタ等を設ける必要があるため、前述のように、回路規模が増大してしまうという問題がある。
また、前記特許文献３は、故障検出を目的とするものであり、送受信間のタイミングの自動調整を行うという観点のものではない。また、前記特許文献４は、受信回路をテストするための信号を生成するテストデータ生成回路であって、アナログ回路部の遅延量の測定のための送信信号を生成するものではない。また、前記特許文献５は、送受信のデータ転送速度および変復調方式が同一であることを前提にして、受信データとして異常がないか否かをテストする試験方法であり、かつ、アナログ回路部の遅延量を測定するものではない。
以上のような従来技術の課題をまとめると、次の通りである。第１に、ＤＬ／ＵＬのTiming Offsetの制御誤差に関するスペックが、±１．５Ｃｈｉｐ以内となっているので、無線通信機（通信端末）として高い精度のタイミング調整値の測定を可能とする技術が必要である。第２に、外部測定器を使用せずに、無線通信機（通信端末）自身のみにより信号ループバックを形成してアナログ遅延量の容易な測定を可能とする技術が必要である。第３に、無線通信機にアナログ遅延量の測定とタイミング補正値の自動調整を可能とするアナログ遅延量制御プログラムをあらかじめ組み込むことを可能とすることが必要である。第４に、マルチバンド方式の無線通信機に対してアナログ回路部の切り替え時に発生するアナログ遅延量の変化に追従することが可能な技術が必要である。
本発明は、かかる事情に鑑みてなされたものであり、アナログ部品により構成されるアナログ回路部における送受信タイミングのばらつきを抑えることを可能とするアナログ遅延時間測定機能および遅延時間調整機能を備えた無線通信機、アナログ遅延量制御方法、アナログ遅延量制御プログラムおよびプログラム記録媒体を提供することに、その目的がある。
ここで、一般的に、現在量産されている無線通信機は、図５に示すように、アナログ部品とデジタル部品等が混在して装置として製造されている。図５は、一般的な無線通信機における回路構成の一部を示すブロック構成図であり、主に、アナログ部の遅延発生部位を説明するためにアナログ回路部の回路ブロックを取り出して示している。
すなわち、無線通信機１００は、Ｄ／Ａ変換器１０、ＲＦモジュール（ＴＸ）２０、デュープレクサ（ＤＵＰ）３０、アンテナ４０、ＲＦモジュール(ＲＸ)５０、Ａ／Ｄ変換器６０、デジタル処理部７０から構成されており、このうち、アンテナ４０の端部（アンテナ端）よりデジタル処理部７０にてデジタル処理されるまでの送受信信号の経路は、アナログ部品によって構成されているアナログ回路部となる。図５に示すように、無線通信機１００では、アナログ回路部におけるアナログ遅延量として、Ｄ／Ａ変換器１０からＲＦモジュール（ＴＸ）２０、デュープレクサ３０を介して、アンテナ端に到達するまでの送信系のアナログ回路部で発生する送信側アナログ遅延量（TX Analog Delay）と、アンテナ端からデュープレクサ３０、ＲＦモジュール（ＲＸ）５０を介して、Ａ／Ｄ変換器６０によりＡ／Ｄ変換処理されるまでの受信系のアナログ回路部で発生する受信側アナログ遅延量（RX
Analog Delay）と、が存在する。
Analog Delay）と、が存在する。
本発明は、このアナログ部品を使用するアナログ回路部における信号遅延量（信号処理時間）の計測を簡単に行うことを可能とし、アナログ回路部における信号処理時間の計測結果すなわちアナログ回路部において発生した信号のアナログ遅延量（アナログ処理遅延時間）を用いて、信号の送受信のアナログ処理遅延のばらつきを許容範囲内に抑えるために、送受信間のタイミングの補正を自動的に実施可能とする構成を備えた無線通信機、アナログ遅延量制御方法、アナログ遅延量制御プログラムおよびプログラム記録媒体を提供することを目的としている。
さらに、説明すると、本発明の目的は以下の点にある。第１に、送受信系のアナログ回路部におけるアナログ遅延時間を自無線通信機内のみで測定を行うことが可能とすること、第２に、自動的に送受信間のタイミング関係を調節可能な機構を取り入れることにより、温度変化によるアナルグ部品の遅延変化や経年変化によるアナログ遅延時間の調整ずれを防止すること、を実現する無線通信機、アナログ遅延量制御方法、アナログ遅延量制御プログラムおよびプログラム記録媒体を提供することを目的としている。
前述の課題を解決するため、本発明による無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体は、次のような特徴的な構成を採用している。
（１）アナログ回路部とデジタル回路部とからなり、前記アナログ回路部の送信側から受信側へのループバックが可能な無線通信機において、前記アナログ回路部のアナログ遅延量を検出するためのパルス信号を生成するパルス生成手段と、通常の送信データに代わって、生成した前記パルス信号を送信データとして前記アナログ回路部の送信側に送信するための切り替えスイッチと、受信側において受信した受信データの中から送信側に送信してループバックしてきた前記パルス信号を検出するパルス検出手段と、該パルス検出手段による前記パルス信号の検出時点と前記パルス生成手段により生成して前記アナログ回路部の送信部に前記パルス信号を送信した時点とのタイミング差を前記アナログ回路部のアナログ遅延量として算出するタイミング計数手段と、算出した前記アナログ遅延量に基づいて、前記アナログ回路部の送信側に送信データを送信する送信タイミングを補正する送信データタイミング調整手段と、を少なくとも備えている無線通信機。
（２）上記（１）の無線通信機において、無線信号を放射するアンテナを前記アナログ回路部から切離すことができるアンテナ出力制御スイッチをさらに備えている無線通信機。
（３）上記（１）または（２）の無線通信機において、前記アナログ回路部の送信側と受信側とのそれぞれに、任意に指定した周波数を設定することが可能な周波数シンセサイザをさらに備え、前記パルス信号を送信側から受信側にループバックする際に、前記アナログ回路部の送信部、受信部それぞれの前記周波数シンセサイザに同一の周波数を設定する無線通信機。
（４）上記（１）ないし（３）のいずれかの無線通信機において、前記アナログ回路部の送信側と受信側とのそれぞれに、任意に指定した増幅率で増幅することが可能な電力制御増幅器をさらに備え、前記パルス信号を送信側から受信側にループバックする際に、前記アナログ回路部の送信部、受信部それぞれの前記電力制御増幅器をあらかじめ定めた増幅率に設定する無線通信機。
（５）上記（１）ないし（４）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の電源投入時に、自動的に実施する無線通信機。
（６）上記（１）ないし（５）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送受信データの送受信動作を行っていない区間内において任意に定めた時点で、自動的に実施する無線通信機。
（７）上記（１）ないし（６）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送信データの送信動作の開始に先立って、自動的に実施する無線通信機。
（８）上記（１）ないし（７）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の内部時計があらかじめ定めた所定時間を計時するごとに、自動的に実施する無線通信機。
（９）上記（１）ないし（８）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の温度計があらかじめ定めた閾値を超える温度を検出した際に、自動的に実施する無線通信機。
（１０）上記（１）ないし（９）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の使用する周波数バンドの切り替えが発生した際に、自動的に実施する無線通信機。
（１１）アナログ回路部の送信側から受信側へのループバック機能を有する無線通信機における前記アナログ回路部のアナログ遅延量を制御するアナログ遅延量制御方法において、前記アナログ遅延量を検出するためのパルス信号を生成して、通常の送信データに代わって、前記アナログ回路部の送信側に送信し、受信側において受信した受信データの中からループバックしてきた前記パルス信号を検出することにより、受信側における前記パルス信号の検出時点と送信部に前記パルス信号を送信した時点とのタイミング差から検出した前記アナログ回路部のアナログ遅延量に基づいて、前記アナログ回路部の送信側に送信データを送信する送信タイミングを補正するアナログ遅延量制御方法。
（１２）上記（１１）のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する期間の間、無線信号を放射するアンテナを前記アナログ回路部から切離すアナログ遅延量制御方法。
（１３）上記（１１）または（１２）のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の電源投入時に、自動的に実施するアナログ遅延量制御方法。
（１４）上記（１１）ないし（１３）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送受信データの送受信動作を行っていない区間内において任意に定めた時点で、自動的に実施するアナログ遅延量制御方法。
（１５）上記（１１）ないし（１４）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送信データの送信動作の開始に先立って、自動的に実施するアナログ遅延量制御方法。
（１６）上記（１１）ないし（１５）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の内部時計があらかじめ定めた所定時間を計時するごとに、自動的に実施するアナログ遅延量制御方法。
（１７）上記（１１）ないし（１６）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の温度計があらかじめ定めた閾値を超える温度を検出した際に、自動的に実施するアナログ遅延量制御方法。
（１８）上記（１１）ないし（１７）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の使用する周波数バンドの切り替えが発生した際に、自動的に実施するアナログ遅延量制御方法。
（１９）上記（１１）ないし（１８）のいずれかのアナログ遅延量制御方法の少なくとも一部を、コンピュータにより実行可能なプログラムとして実施しているアナログ遅延量制御プログラム。
（２０）上記（１９）のアナログ遅延量制御プログラムを、コンピュータにより読み取り可能な記録媒体に記録しているプログラム記録媒体。
（２）上記（１）の無線通信機において、無線信号を放射するアンテナを前記アナログ回路部から切離すことができるアンテナ出力制御スイッチをさらに備えている無線通信機。
（３）上記（１）または（２）の無線通信機において、前記アナログ回路部の送信側と受信側とのそれぞれに、任意に指定した周波数を設定することが可能な周波数シンセサイザをさらに備え、前記パルス信号を送信側から受信側にループバックする際に、前記アナログ回路部の送信部、受信部それぞれの前記周波数シンセサイザに同一の周波数を設定する無線通信機。
（４）上記（１）ないし（３）のいずれかの無線通信機において、前記アナログ回路部の送信側と受信側とのそれぞれに、任意に指定した増幅率で増幅することが可能な電力制御増幅器をさらに備え、前記パルス信号を送信側から受信側にループバックする際に、前記アナログ回路部の送信部、受信部それぞれの前記電力制御増幅器をあらかじめ定めた増幅率に設定する無線通信機。
（５）上記（１）ないし（４）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の電源投入時に、自動的に実施する無線通信機。
（６）上記（１）ないし（５）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送受信データの送受信動作を行っていない区間内において任意に定めた時点で、自動的に実施する無線通信機。
（７）上記（１）ないし（６）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送信データの送信動作の開始に先立って、自動的に実施する無線通信機。
（８）上記（１）ないし（７）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の内部時計があらかじめ定めた所定時間を計時するごとに、自動的に実施する無線通信機。
（９）上記（１）ないし（８）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の温度計があらかじめ定めた閾値を超える温度を検出した際に、自動的に実施する無線通信機。
（１０）上記（１）ないし（９）のいずれかの無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の使用する周波数バンドの切り替えが発生した際に、自動的に実施する無線通信機。
（１１）アナログ回路部の送信側から受信側へのループバック機能を有する無線通信機における前記アナログ回路部のアナログ遅延量を制御するアナログ遅延量制御方法において、前記アナログ遅延量を検出するためのパルス信号を生成して、通常の送信データに代わって、前記アナログ回路部の送信側に送信し、受信側において受信した受信データの中からループバックしてきた前記パルス信号を検出することにより、受信側における前記パルス信号の検出時点と送信部に前記パルス信号を送信した時点とのタイミング差から検出した前記アナログ回路部のアナログ遅延量に基づいて、前記アナログ回路部の送信側に送信データを送信する送信タイミングを補正するアナログ遅延量制御方法。
（１２）上記（１１）のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する期間の間、無線信号を放射するアンテナを前記アナログ回路部から切離すアナログ遅延量制御方法。
（１３）上記（１１）または（１２）のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の電源投入時に、自動的に実施するアナログ遅延量制御方法。
（１４）上記（１１）ないし（１３）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送受信データの送受信動作を行っていない区間内において任意に定めた時点で、自動的に実施するアナログ遅延量制御方法。
（１５）上記（１１）ないし（１４）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送信データの送信動作の開始に先立って、自動的に実施するアナログ遅延量制御方法。
（１６）上記（１１）ないし（１５）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の内部時計があらかじめ定めた所定時間を計時するごとに、自動的に実施するアナログ遅延量制御方法。
（１７）上記（１１）ないし（１６）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の温度計があらかじめ定めた閾値を超える温度を検出した際に、自動的に実施するアナログ遅延量制御方法。
（１８）上記（１１）ないし（１７）のいずれかのアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の使用する周波数バンドの切り替えが発生した際に、自動的に実施するアナログ遅延量制御方法。
（１９）上記（１１）ないし（１８）のいずれかのアナログ遅延量制御方法の少なくとも一部を、コンピュータにより実行可能なプログラムとして実施しているアナログ遅延量制御プログラム。
（２０）上記（１９）のアナログ遅延量制御プログラムを、コンピュータにより読み取り可能な記録媒体に記録しているプログラム記録媒体。
本発明の無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体によれば、外部測定器などを用いることなく、無線通信機自身で、アナログ回路部の送受信間のタイミング関係を測定し、自動的に調整が行うことができるので、以下の効果を得ることができる。
第１に、３ＧＰＰ規格において定められているＤＬ／ＵＬ（Downlink／Uplink）のtiming offsetに関する無線通信機という装置としてのスペックとして、±１．５ｃｈｉｐのような高い精度が要求されている場合であっても、無線通信機に内蔵するタイミング計数手段のカウント動作を決定するクロック周波数を適切に設定することによりそのタイミング調整(補正)を可能にすることができる。
第２に、外部測定器を使用する必要はなく、無線通信機自身のみによって、アナログ回路部の送受信部でインパルス信号をループバックさせることによりアナログ回路部のアナログ遅延量を容易に測定することが可能になる。
第３に、無線通信機自身で、アナログ遅延量の自動調整用のアナログ遅延量制御プログラムを任意に組み込むことができる。これにより、製造工程／調整工程の簡略化、アナログ素子の経年変化によるアナログ遅延量のずれが生じた場合であっても、自動的に送信タイミングを調整し直して対応することが可能となる。
また、故障検出手段の一つとして、アナログ回路部８０の導通チェックにも利用することができるという副次的な効果も得られる。
以下、本発明による無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体の好適実施形態例について添付図を参照して説明する。
（本発明の特徴）
本発明の実施例の説明に先立って、まず、本発明の特徴について、その概要を説明する。基本的には、本発明は、デュアル構成のシンセサイザ（Dual
Synth）の無線通信機に、アンテナ端において送受信間で信号を折り返す機能と、アナログ回路部におけるアナログ遅延量の測定用のインパルス信号を送信側に送信する機能と、受信側において折り返されたインパルス信号を受信して、送信時点から受信時点までのタイミング差を検出する機能とを実装し、検出したタイミング差の値をＤＬ／ＵＬタイミング調整値として利用する。而して、外部測定器などを用いることなく、無線通信機自身でアナログ回路部におけるアナログ遅延量の測定と送受信間のタイミングの調整とを行うことを可能とする。また、デジタル処理部において前述のようなアナログ遅延量（アナログ回路部における遅延量）の測定、測定値の管理、および、送受信間のタイミング関係の調整を行うことを可能とし、アナログ遅延に関する自動調整用のアナログ遅延量制御プログラムをＣＰＵで実行することを可能とする。
本発明の実施例の説明に先立って、まず、本発明の特徴について、その概要を説明する。基本的には、本発明は、デュアル構成のシンセサイザ（Dual
Synth）の無線通信機に、アンテナ端において送受信間で信号を折り返す機能と、アナログ回路部におけるアナログ遅延量の測定用のインパルス信号を送信側に送信する機能と、受信側において折り返されたインパルス信号を受信して、送信時点から受信時点までのタイミング差を検出する機能とを実装し、検出したタイミング差の値をＤＬ／ＵＬタイミング調整値として利用する。而して、外部測定器などを用いることなく、無線通信機自身でアナログ回路部におけるアナログ遅延量の測定と送受信間のタイミングの調整とを行うことを可能とする。また、デジタル処理部において前述のようなアナログ遅延量（アナログ回路部における遅延量）の測定、測定値の管理、および、送受信間のタイミング関係の調整を行うことを可能とし、アナログ遅延に関する自動調整用のアナログ遅延量制御プログラムをＣＰＵで実行することを可能とする。
さらに、デュアル構成のシンセサイザ（Dual Synth）の機能を有する無線通信機（通信端末）に適用することにより、送受信側で、同一周波数を設定することを可能とすることができる。この場合、通常、送受信の帯域制限フィルタは周波数が異なるので、帯域制限フィルタの帯域外の周波数に設定すると、数十ｄＢの伝搬ロスを発生するが、本発明では、送受信のＧＣＡ(Gain
Control Amplifier)の制御を行うことにより、減衰したアナログ信号を増幅させ、Ａ／Ｄ変換後のパルス検出部でおいて同一周波数のパルス信号を検出することが可能な構成を採用することができる。
Control Amplifier)の制御を行うことにより、減衰したアナログ信号を増幅させ、Ａ／Ｄ変換後のパルス検出部でおいて同一周波数のパルス信号を検出することが可能な構成を採用することができる。
また、近年、ＭＥＭＳ（Micro-Electro-Mechanical-Systems）スイッチによるマッチング整合技術が成熟しつつあるので、マルチバンドへ対応したマッチング整合を容易に行うことができるようになってきており、同一周波数の信号を通過させるような場合であっても、今後、ＤＬ／ＵＬの周波数が異なることによるロス（電力増幅器ＰＡ、帯域制限フィルタ等におけるＤＬ／ＵＬ周波数ずれによるロス）を軽減させることを期待することができる。なお、ＭＥＭＳスイッチは、ナノテクノロジを応用したマイクロマシン技術による無線周波数のスイッチとして、オン時の電力損失が少なく、かつ、オフ時の高絶縁性を達成することができる。
以上の本発明の特徴の要点をまとめると、次の通りである。第１に、信号折り返しが可能とするアナログ処理部の切り替え部（一部、マッチング機能も含む）と、アナログ遅延量測定用のインパルス信号の生成部と、該インパルス信号の検出部と、を少なくとも無線通信機に実装すること、第２に、アナログ遅延量の自動測定機能と送受信間のタイミングの自動調整機能とをアナロ遅延量制御プログラムとして無線通信機に埋め込むこと、第３に、デュアル構成のシンセサイザ（Dual Synth）の機能を有する無線通信機に適用すること、を特徴とすることにより、当該無線通信機（通信端末）自身でアナログ遅延の測定を行い、送受信間のタイミングのばらつきを抑制する無線通信機（通信端末）として構成している。
（実施例の構成）
まず、図１を用いて、本発明に係る無線通信機の構成の一例について説明する。図１の無線通信機１００Ａは、本発明に係る無線通信機の一実施例としてダイレクトコンバージョン方式における携帯電話における回路ブロック構成を例示しており、デジタル信号の処理を行うデジタル処理部７０とアナログ信号の伝送を行うアナログ回路部８０とから構成されている。なお、本発明に係る無線通信機としては、携帯電話のみに限るものではない。例えば、ＰＨＳ、ＰＤＡ、携帯用ノートＰＣなどの携帯型の無線通信機のみならず、基地局や無線用アクセスポイントなどの固定設置型や車載型の無線通信機についても適用することができる。また、通信方式として、Ｗ−ＣＤＭＡ方式の場合について説明するが、本発明は、かかる通信方式のみに限るものではなく、如何なる通信方式であっても良い。
まず、図１を用いて、本発明に係る無線通信機の構成の一例について説明する。図１の無線通信機１００Ａは、本発明に係る無線通信機の一実施例としてダイレクトコンバージョン方式における携帯電話における回路ブロック構成を例示しており、デジタル信号の処理を行うデジタル処理部７０とアナログ信号の伝送を行うアナログ回路部８０とから構成されている。なお、本発明に係る無線通信機としては、携帯電話のみに限るものではない。例えば、ＰＨＳ、ＰＤＡ、携帯用ノートＰＣなどの携帯型の無線通信機のみならず、基地局や無線用アクセスポイントなどの固定設置型や車載型の無線通信機についても適用することができる。また、通信方式として、Ｗ−ＣＤＭＡ方式の場合について説明するが、本発明は、かかる通信方式のみに限るものではなく、如何なる通信方式であっても良い。
アナログ回路部８０の送信部は、Ｄ／Ａ変換器１０、変調回路（Modulator）８１、ＧＣＡ（Gain Control Amplifier）８２、帯域制限フォルタ８３、電力増幅器（ＰＡ）８４、送信側周波数シンセサイザ(SYNTH)８５から構成されており、アナログ回路部８０の受信部は、ＬＮＡ（Low
Noise Amplifier）９１、帯域制限フィルタ９２、ＧＣＡ（Gain Control Amplifier）９３、復調回路(Demodulator)９４、受信側周波数シンセサイザ(SYNTH)９５、Ａ／Ｄ変換器６０から構成されており、アンテナ４０の周辺は、デュープレクサ（ＤＵＰ）３０、アンテナ出力制御スイッチ（スイッチドアンテナ端出力制御スイッチ）１０１から構成されている。なお、実際の送信部（受信部）の構成には、インピーダンス整合回路等の詳細な付加回路が必要であるが、ここでは、詳細な付加回路については省略している。
Noise Amplifier）９１、帯域制限フィルタ９２、ＧＣＡ（Gain Control Amplifier）９３、復調回路(Demodulator)９４、受信側周波数シンセサイザ(SYNTH)９５、Ａ／Ｄ変換器６０から構成されており、アンテナ４０の周辺は、デュープレクサ（ＤＵＰ）３０、アンテナ出力制御スイッチ（スイッチドアンテナ端出力制御スイッチ）１０１から構成されている。なお、実際の送信部（受信部）の構成には、インピーダンス整合回路等の詳細な付加回路が必要であるが、ここでは、詳細な付加回路については省略している。
ここで、アナログ回路部８０の送信部について、Ｄ／Ａ変換器１０は、送信データのデジタルアナログ変換を行うものであり、変調回路８１において、入力されてくるＤ／Ａ変換器１０の出力と送信側周波数シンセサイザ８５の出力である無線キャリア周波数とによって、無線として出力される送信信号に変調される。ＧＣＡ８２は、送信信号の電力利得を制御することができる電力制御増幅器であり、その出力信号は、帯域制限フィルタ８３によって余分な周波数成分が減衰されて除去される。電力増幅器（ＰＡ）は帯域制限フィルタ８３からの出力信号をアンテナ４０から電波として出力させるための電力に増幅する。
また、アンテナ周りについては、アンテナ４０は、電波を輻射する機能を有し、アンテナ出力制御スイッチ１０１を接続しており、アナログ遅延量を測定し、その結果による送受信間のタイミングの調整動作を行う期間の間は、アンテナ４０とアナログ回路部８０との接続を切断することを可能としている。デュープレクサ(ＤＵＰ)３０は、送受信の信号を分離するためのフィルタ機能を有する構成とされている。
アナログ回路部８０の受信部について、ＬＮＡ９１は受信信号を増幅させる目的の増幅器であり、帯域制限フィルタ９２はＬＮＡ９１により増幅された受信信号に対して必要な周波数帯域のみを取り出すためのフィルタであり、ＧＣＡ９３は受信信号の電力を制御するための電力制御増幅器である。復調回路９４において、ＧＣＡ９３からの入力と、受信周波数をアナログベースバンド信号へ変換するための差分の周波数を生成する受信側周波数シンセサイザ９５からの入力とによって、無線周波数（キャリア周波数）の受信信号をアナログベースバンド信号へ変換する。Ａ／Ｄ変換器６０は受信したアナログ信号（アナログベースバンド信号）をデジタル化するためのアナログ−デジタル変換を行って、デジタル処理部７０へ出力する。
次に、無線通信機（通信端末）１００Ａのデジタル処理部７０の構成について説明する。デジタル処理部７０は、送信データエンコーダ（TX DATA Encoder）７１、送信データタイミング調整部（Programmable Delay）７２、切り替えスイッチ７３、受信データデコーダ（RX
DATA Decoder）７４、ＣＰＵ７５、アナログ遅延測定部７６を少なくとも備えて構成されており、さらに、アナログ遅延測定部７６は、パルス生成部７６ａ、パルス検出部７６ｂ、タイミングカウンタ７６ｃを少なくとも備えて構成されている。
DATA Decoder）７４、ＣＰＵ７５、アナログ遅延測定部７６を少なくとも備えて構成されており、さらに、アナログ遅延測定部７６は、パルス生成部７６ａ、パルス検出部７６ｂ、タイミングカウンタ７６ｃを少なくとも備えて構成されている。
ＣＰＵ７５は、通信系の処理を掌る中央処理装置であり、通常の通信データの送受信の管理を行う通信制御プログラムや、アナログ回路部８０におけるアナログ遅延量を測定し、送受信間のタイミングを制御するアナログ遅延量制御プログラムや、ユーザ向けのアプリケーションソフトウェア等の処理部を構成している。送信データエンコーダ７１は、送信データに関するデジタル処理部であり、送信するユーザデータをＷ−ＣＤＭＡ方式の通信フォーマットに合わせるためのデータ生成処理を行うものであり、一方、受信データデコーダ７４は、受信データに関するデジタル処理部であり、Ｗ−ＣＤＭＡ方式の通信フォーマットの受信データを元のユーザデータへ戻すためのデコード処理を行うものである。
切り替えスイッチ７３は、通常のデータ送信用の送信データパスとアナログ回路部８０の遅延量を測定するためのアナログ遅延測定パスとの切り替えを行うためのスイッチであり、送信データタイミング調整部７２は、送受信間のタイミング関係を考慮して、指定した任意の時間に送信データの送信時間を調整することができるタイミング調整回路である。
また、アナログ遅延測定部７６は、アナログ回路部８０の遅延量を測定するために、本発明の実施例として追加した特徴的な回路部である。アナログ遅延測定部７６を構成するパルス生成部７６ａは、アナログ回路部８０のアナログ遅延量を測定するためのインパルス信号を生成する処理部であり、パルス検出部７６ｂは、パルス生成部７６ａから出力されたインパルス信号がアナログ回路部８０を通って（ループバックして）、アナログ回路部８０の受信部を経由して戻ってきたインパルス信号を検出する処理部である。タイミングカウンタ７６ｃは、パルス生成部７６ａでインパルス信号を出力した時点からパルス検出部７６ｂでインパルス信号が検出されるまでの時間を測定するためのカウンタである。
（実施例の動作の説明）
次に、図１に示す無線通信機１００Ａの動作について、図２に示すフローチャートを用いて説明する。図２は、本発明の一実施例である図１の無線通信機１００Ａの動作の一例を説明するためのフローチャートである。
次に、図１に示す無線通信機１００Ａの動作について、図２に示すフローチャートを用いて説明する。図２は、本発明の一実施例である図１の無線通信機１００Ａの動作の一例を説明するためのフローチャートである。
最初に、アナログ回路部８０におけるアナログ遅延量を測定するための準備として、次の通り、アナログ回路部８０の状態設定を行う。すなわち、まず、アンテナ出力制御スイッチ１０１をＯＦＦにして、アナログ回路部８０をアンテナ４０から切り離して、アンテナ４０から不要な電波が出力されないようにする（ステップＳ１）。これは、アナログ遅延量を測定中において、不要な電波が出力され、運用中の周波数帯の他の無線通信機（通信端末）への妨害電波とならないように配慮するための措置である。
次に、送信側周波数シンセサイザ(SYNTH)８５と受信側周波数シンセサイザ(SYNTH)９５との周波数を同じ周波数に設定する（ステップＳ２）。これは、アナログ回路部８０のアナログ遅延量を測定するインパルス信号を折り返して受信可能とするための措置であり、送信側と受信側との周波数を同じ周波数に設定しないと、受信系のＡ／Ｄ変換器６０において復調されたインパルス信号を正常に検出することができなくなるためである。さらに、送受信双方の電力制御増幅器（ＧＣＡ８２、ＧＣＡ９３）における信号電力を増幅させる増幅率を、アナログ回路部８０を通過するインパルス信号の増幅用の値としてあらかじめ定めた増幅率に設定する（ステップＳ３）。これは、送受信で同一周波数としてループバックされるインパルス信号がデュープレクサ３０、帯域制限フィルタ８３，９２によって減衰されてしまう電力を補うための措置である。
通常、送受信の周波数が異なる場合には、帯域制限フィルタ８３，９２は、その通過周波数帯域に合わせて、バンドパスフィルタのフィルタリング範囲が設定されているため、送受信信号の減衰量がより少なくなる周波数の位置に、送信側周波数シンセサイザ８５と受信側周波数シンセサイザ９５との周波数を合わせて設定しておくことが必要である。このため、帯域制限フィルタ８３，９２のフィルタリング特性を考慮して、送受信レベルが最も大きくなるように、送信側周波数シンセサイザ８５と受信側周波数シンセサイザ９５との周波数の設定位置をあらかじめ探しておくことが必要である。ここで、アナログ遅延量を測定するために同一周波数のインパルス信号を送受信間で折り返すことを可能とするために、送信側周波数シンセサイザ８５と受信側周波数シンセサイザ９５との周波数を同一の値に設定すると、帯域制限フィルタ８３，９２の通過許容周波数帯域からずれてしまうので、ＧＣＡ８２，９３によって電力増幅を行うことが必要となる。
なお、最近の技術を用いれば、ＭＥＭＳ ＳＷを用いたマルチバンドに対応した電力増幅器ＰＡ８４、帯域制限フィルタ８３，９２、デュープレクサ３０を構成することが可能であり、送受信の周波数が異なることによる減衰量を、最小に抑えることも可能になってきている。
以上の手順で、アナログ遅延量を測定するための準備が終了すると、次に、アナログ遅延量を測定するために、無線通信機１００Ａのデジタル処理部７０を動作させて、インパルス信号を送受信することによって、アナログ回路部８０の実際のアナログ遅延量を、次のようにして測定する。まず、デジタル処理部７０の切り替えスイッチ７３を、通常のデータを送信するパス状態からアナログ遅延測定パスに切り替える（ステップＳ４）。次に、アナログ遅延測定部７６のパルス生成部７６ａによりインパルス信号を生成してアナログ回路部８０の送信系に出力するとともに、タイミングカウンタ７６ｃをゼロにリセットしてゼロからのカウントを開始する（ステップＳ５）。
パルス生成部７６ａにより生成されて出力されたインパルス信号は、アナログ回路部８０の送信側からデュープレクサ３０をループバックしてアナログ回路部８０の受信側を経由して、デジタル処理部７０のパルス検出部７６ｂに到達する（ステップＳ６）。パルス検出部７６ｂにおいては、到達してくる受信信号のＡ／Ｄ変換後のデータの中から、Ａ／Ｄ変換後の変換値（デジタル値）をサーチして、最大値を検出することによって、デュープレクサ３０をループバックして折り返してきたインパルス信号を検出することになるので、最大値を検出した検出した時点で、受信インパルス信号を検出したものと判断して、タイミングカウンタ７６ｃの計数を停止させる（ステップＳ７）。
ＣＰＵ７５は、タイミングカウンタ７６ｃのカウント値を読み出すことによって、アナログ回路部８０のアナログ遅延量を知ることができる（ステップＳ８）。
以上の動作により、アナログ遅延量の測定が終了したら、準備として設定していた送受信双方の電力制御増幅器（ＧＣＡ８２，ＧＣＡ９３）の増幅率や送信側周波数シンセサイザ８５と受信側周波数シンセサイザ９５との周波数やアンテナ出力制御スイッチ１０１の状態を、元のデータ送受信状態の設定に復旧させる（ステップＳ９）とともに、最後に、計測したアナログ遅延量に基づいて、送信データと受信データとのタイミング差が許容範囲内に収まるように、送信データタイミング調整部７２の送信タイミングを補正する（ステップＳ１０）。
次に、図３を用いて、図２に示すフローチャートの動作の様子をさらに補足説明する。図３は、本発明の一実施例である図１の無線通信機１００Ａの動作の一例を模式的に説明するための説明図であり、横軸に時間軸を取って、図中の上側から、順次、送信インパルス信号となるパルス生成部７６ａにおける送信データ（Impulse（TX:DA））、アナログ回路部８０をループバックしてＡ／Ｄ変換器６０に到達したインパルス信号のアナログ波形（analog
Impulse（RX））、Ａ／Ｄ変換器６０でデジタル変換されてパルス検出部７６ｂに到達したインパルス信号の受信データ（Impulse（RX:AD））、および、タイミングカウンタ７６ｃの計数状況（COUNTER）をそれぞれ示している。
Impulse（RX））、Ａ／Ｄ変換器６０でデジタル変換されてパルス検出部７６ｂに到達したインパルス信号の受信データ（Impulse（RX:AD））、および、タイミングカウンタ７６ｃの計数状況（COUNTER）をそれぞれ示している。
送信インパルス信号の送信データ（Impulse（TX:DA））では、インパルス信号を示す任意のパルスとして例えば“Ｆ”（１６進数）の値を出力し、他の時間は“all０”のデータを出力することにする。送信インパルス信号としてパルス生成部７６ａから“Ｆ”の値を出力するとともに、タイミングカウンタ７６ｃのカウント値（COUNTER）を“０”よりカウントアップを開始する。
インパルス信号のアナログ波形（analog Impulse（RX））は、Ａ／Ｄ変換器６０に入力されるアナログ波形を示しており、パルス検出部７６ｂに到達したインパルス信号の受信データ（Impulse（RX:AD））は、アナログ回路部８０の送受信部の処理時間、すなわち、送信データ（Impulse（TX:DA））としてインパルス信号を送信してから、
アナログ遅延量（Analog Delay） ＝
送信側のアナログ遅延量（TX Analog Delay）
＋受信側のアナログ遅延量（ RX Analog Delay）
の時間が経過した後のデジタル値の様子を示している。なお、受信データ（Impulse（RX:AD））として、Ａ／Ｄ変換後のデジタル値が、０→５→Ｆ→５→０と変化しているのは、アナログ処理やフィルタリング処理によってインパルス信号“Ｆ”の前後の波形がなまるために、中間値として“５”のような値が出力されることを示している。
アナログ遅延量（Analog Delay） ＝
送信側のアナログ遅延量（TX Analog Delay）
＋受信側のアナログ遅延量（ RX Analog Delay）
の時間が経過した後のデジタル値の様子を示している。なお、受信データ（Impulse（RX:AD））として、Ａ／Ｄ変換後のデジタル値が、０→５→Ｆ→５→０と変化しているのは、アナログ処理やフィルタリング処理によってインパルス信号“Ｆ”の前後の波形がなまるために、中間値として“５”のような値が出力されることを示している。
パルス検出部７６ｂでは、受信した受信データ（Impulse（RX:AD））のピーク値（Peak）を検出するような回路構成にされていて、Ａ／Ｄ変換後の受信データ（Impulse（RX:AD））の最大値（ＭＡＸ）すなわちピーク値（Peak）を検出した時点のタイミングカウンタ７６ｃのカウント値（COUNT）Ｘcountを、アナログ回路部８０のアナログ遅延量としてＣＰＵ７５に対して出力する。
ＣＰＵ７５にてタイミングカウンタ７６ｃのカウント値（COUNT）Ｘcountを取得すると、タイミングカウンタ７６ｃに使用している周波数（カウンタを計数しているクロック周波数）から、アナログ回路部８０の実際のアナログ遅延時間を算出する。例えば、タイミングカウンタ７６ｃに使用しているクロックの周波数ｆｃがｆｃ＝３０ＭＨｚ、カウント値（COUNT）Ｘcount＝２６とした場合、アナログ遅延時間は、
アナログ遅延時間（Analog Delay）＝Ｘcount ／ｆｃ ＝ ０．８６６６μsecと算出することができる。
アナログ遅延時間（Analog Delay）＝Ｘcount ／ｆｃ ＝ ０．８６６６μsecと算出することができる。
なお、３ＧＰＰ規格に定められているＤＬ／ＵＬすなわち送受信間のタイミングずれの許容範囲は、前述したように、±１．５Ｃｈｉｐ（＝±０．３９０６２５μsec）以内であるので、アナログ遅延時間を精度良く測定するためには、タイミングカウンタ７６ｃに使用する周波数ｆｃは、少なくとも１５ＭＨｚ以上にすることが望ましい。すなわち、要求されるタイミング精度に応じてタイミングカウンタ７６ｃのクロック周波数を設定すれば良い。デジタル処理部で利用可能な処理時間＝１０２４Ｃｈｉｐ（時間）−アナログ遅延時間アナログ遅延時間の測定精度（分解能）は、０．２５Ｃｈｉｐ程度以下相当のクロック周波数が望ましい。
以上に、本発明による無線通信機１００Ａの構成および動作の一例について詳細に説明したが、さらに、アナログ遅延量の測定に関する制御方法について補足して説明する。ここに、アナログ遅延量の測定に関する制御方法（すなわち制御フロー）については、無線通信機１００Ａ自身にアナログ遅延測定および調整機構が実装されるため、その制御（運用）方法は、無線通信機１００ＡのＣＰＵ７５に搭載されるアナログ遅延量制御プログラムの動作次第に依存することになる。例えば、アナログ遅延量の補正に関する動作例としては、次のような各実施例の動作のうち、いずれかを用いるようにすれば良い。あるいは、さらに融通性を確保するために、各実施例の動作を複数組み合わせた制御を行うようにしても良い。
（実施例１）
製造工程時に、アナログ遅延量制御プログラムにおいて、一度、アナログ遅延量の測定を実施し、測定したアナログ遅延量を不揮発メモリ（ＲＯＭ）へ書き出しておく。不揮発メモリ（ＲＯＭ）に書き出したアナログ遅延量を送信データタイミング調整部７２におけるタイミング調整値として利用する。
製造工程時に、アナログ遅延量制御プログラムにおいて、一度、アナログ遅延量の測定を実施し、測定したアナログ遅延量を不揮発メモリ（ＲＯＭ）へ書き出しておく。不揮発メモリ（ＲＯＭ）に書き出したアナログ遅延量を送信データタイミング調整部７２におけるタイミング調整値として利用する。
（実施例２）
無線通信機１００Ａの電源投入毎に、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して、送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
無線通信機１００Ａの電源投入毎に、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して、送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
（実施例３）
間欠受信時のように、データを送受信していない停止区間において、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
間欠受信時のように、データを送受信していない停止区間において、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
(実施例４)
通常運用中に、データ送信動作開始直前に、アナログ遅延量制御プログラムにおいて、アンテナ出力制御スイッチ１０１を一旦ＯＦＦ状態（ループバック接続）に設定し、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。すなわち、データ送信動作開始直前に、毎回、アナログ遅延量を測定してタイミング調整値を更新する動作を行う。
通常運用中に、データ送信動作開始直前に、アナログ遅延量制御プログラムにおいて、アンテナ出力制御スイッチ１０１を一旦ＯＦＦ状態（ループバック接続）に設定し、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。すなわち、データ送信動作開始直前に、毎回、アナログ遅延量を測定してタイミング調整値を更新する動作を行う。
(実施例５)
無線通信機１００Ａに内蔵する内部時計を利用して、一定時間経過毎に、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
無線通信機１００Ａに内蔵する内部時計を利用して、一定時間経過毎に、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
(実施例６)
温度上昇によりアナログ遅延量が変化する場合、温度測定結果に閾値を設けて、閾値を超えたことをトリガーとして、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
温度上昇によりアナログ遅延量が変化する場合、温度測定結果に閾値を設けて、閾値を超えたことをトリガーとして、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
(実施例７)
周波数バンドの切り替え（すなわち使用するアナログ素子の切り替え）に連動して、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
周波数バンドの切り替え（すなわち使用するアナログ素子の切り替え）に連動して、アナログ遅延量制御プログラムにおいて、アナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する。
以上のように、いずれの実施例においても、外部測定器を用いることなく、無線通信機１００Ａ自身でアナログ遅延量を測定し、測定したアナログ遅延量を保存して送信データタイミング調整部７２におけるタイミング調整値を自動更新する仕組みを実現している。
（実施例の効果の説明）
外部測定器などを用いることなく、無線通信機１００Ａ自身で、アナログ回路部８０のアナログ遅延量を測定し、送受信間のタイミングの自動調整を行うことが可能であることにより、以下のような効果が得られる。
外部測定器などを用いることなく、無線通信機１００Ａ自身で、アナログ回路部８０のアナログ遅延量を測定し、送受信間のタイミングの自動調整を行うことが可能であることにより、以下のような効果が得られる。
第１に、３ＧＰＰ規格において定められているＤＬ／ＵＬ（Downlink／Uplink）のtiming offsetに関する無線通信機という装置としてのスペックとして、±１．５ｃｈｉｐのような高い精度が要求されている場合であっても、無線通信機１００Ａに内蔵したタイミングカウンタ７６ｃのカウント動作を決定するクロック周波数を適切に設定することによりそのタイミング調整(補正)を可能にすることができる。
第２に、外部測定器を使用する必要はなく、無線通信機１００Ａ自身のみによって、アナログ回路部８０の送受信部でインパルス信号をループバックさせることによりアナログ回路部８０のアナログ遅延量を容易に測定することが可能になる。
第３に、無線通信機１００Ａ自身で、アナログ遅延量の自動調整用のアナログ遅延量制御プログラムを任意に組み込むことができる。これにより、製造工程／調整工程の簡略化、アナログ素子の経年変化によるアナログ遅延量のずれが生じた場合であっても、自動的に送信タイミングを調整し直して対応することが可能となる。
また、故障検出手段の一つとして、アナログ回路部８０の導通チェックにも利用することができるという副次的な効果も得られる。
以上、本発明の好適実施例の構成を説明した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることは、当業者には容易に理解できよう。
１０ Ｄ／Ａ変換器
２０ ＲＦモジュール（ＴＸ）
３０ デュープレクサ（ＤＵＰ）
４０ アンテナ
５０ ＲＦモジュール(ＲＸ)
６０ Ａ／Ｄ変換器
７０ デジタル処理部
７１ 送信データエンコーダ（TX DATA Encoder）
７２ 送信データタイミング調整部（Programmable Delay）
７３ 切り替えスイッチ
７４ 受信データデコーダ（RX DATA Decoder）
７５ ＣＰＵ
７６ アナログ遅延測定部
７６ａ パルス生成部
７６ｂ パルス検出部
７６ｃ タイミングカウンタ
８０ アナログ回路部
８１ 変調回路（Modulator）
８２ ＧＣＡ（Gain Control Amplifier）
８３ 帯域制限フォルタ
８４ 電力増幅器（ＰＡ）
８５ 送信側周波数シンセサイザ
９１ ＬＮＡ（Low Noise Amplifier）
９２ 帯域制限フィルタ
９３ ＧＣＡ（（Gain Control Amplifier）
９４ 復調回路(Demodulator)
９５ 受信側周波数シンセサイザ
１０１ アンテナ出力制御スイッチ（スイッチドアンテナ端出力制御スイッチ）
２０ ＲＦモジュール（ＴＸ）
３０ デュープレクサ（ＤＵＰ）
４０ アンテナ
５０ ＲＦモジュール(ＲＸ)
６０ Ａ／Ｄ変換器
７０ デジタル処理部
７１ 送信データエンコーダ（TX DATA Encoder）
７２ 送信データタイミング調整部（Programmable Delay）
７３ 切り替えスイッチ
７４ 受信データデコーダ（RX DATA Decoder）
７５ ＣＰＵ
７６ アナログ遅延測定部
７６ａ パルス生成部
７６ｂ パルス検出部
７６ｃ タイミングカウンタ
８０ アナログ回路部
８１ 変調回路（Modulator）
８２ ＧＣＡ（Gain Control Amplifier）
８３ 帯域制限フォルタ
８４ 電力増幅器（ＰＡ）
８５ 送信側周波数シンセサイザ
９１ ＬＮＡ（Low Noise Amplifier）
９２ 帯域制限フィルタ
９３ ＧＣＡ（（Gain Control Amplifier）
９４ 復調回路(Demodulator)
９５ 受信側周波数シンセサイザ
１０１ アンテナ出力制御スイッチ（スイッチドアンテナ端出力制御スイッチ）
Claims (20)
- アナログ回路部とデジタル回路部とからなり、前記アナログ回路部の送信側から受信側へのループバックが可能な無線通信機において、前記アナログ回路部のアナログ遅延量を検出するためのパルス信号を生成するパルス生成手段と、通常の送信データに代わって、生成した前記パルス信号を送信データとして前記アナログ回路部の送信側に送信するための切り替えスイッチと、受信側において受信した受信データの中から送信側に送信してループバックしてきた前記パルス信号を検出するパルス検出手段と、該パルス検出手段による前記パルス信号の検出時点と前記パルス生成手段により生成して前記アナログ回路部の送信部に前記パルス信号を送信した時点とのタイミング差を前記アナログ回路部のアナログ遅延量として算出するタイミング計数手段と、算出した前記アナログ遅延量に基づいて、前記アナログ回路部の送信側に送信データを送信する送信タイミングを補正する送信データタイミング調整手段と、を少なくとも備えていることを特徴とする無線通信機。
- 請求項１に記載の無線通信機において、無線信号を放射するアンテナを前記アナログ回路部から切離すことができるアンテナ出力制御スイッチをさらに備えていることを特徴とする無線通信機。
- 請求項１または２に記載の無線通信機において、前記アナログ回路部の送信側と受信側とのそれぞれに、任意に指定した周波数を設定することが可能な周波数シンセサイザをさらに備え、前記パルス信号を送信側から受信側にループバックする際に、前記アナログ回路部の送信部、受信部それぞれの前記周波数シンセサイザに同一の周波数を設定することを特徴とする無線通信機。
- 請求項１ないし３のいずれかに記載の無線通信機において、前記アナログ回路部の送信側と受信側とのそれぞれに、任意に指定した増幅率で増幅することが可能な電力制御増幅器をさらに備え、前記パルス信号を送信側から受信側にループバックする際に、前記アナログ回路部の送信部、受信部それぞれの前記電力制御増幅器をあらかじめ定めた増幅率に設定することを特徴とする無線通信機。
- 請求項１ないし４のいずれかに記載の無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の電源投入時に、自動的に実施することを特徴とする無線通信機。
- 請求項１ないし５のいずれかに記載の無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送受信データの送受信動作を行っていない区間内において任意に定めた時点で、自動的に実施することを特徴とする無線通信機。
- 請求項１ないし６のいずれかに記載の無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送信データの送信動作の開始に先立って、自動的に実施することを特徴とする無線通信機。
- 請求項１ないし７のいずれかに記載の無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の内部時計があらかじめ定めた所定時間を計時するごとに、自動的に実施することを特徴とする無線通信機。
- 請求項１ないし８のいずれかに記載の無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の温度計があらかじめ定めた閾値を超える温度を検出した際に、自動的に実施することを特徴とする無線通信機。
- 請求項１ないし９のいずれかに記載の無線通信機において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の使用する周波数バンドの切り替えが発生した際に、自動的に実施することを特徴とする無線通信機。
- アナログ回路部の送信側から受信側へのループバック機能を有する無線通信機における前記アナログ回路部のアナログ遅延量を制御するアナログ遅延量制御方法において、前記アナログ遅延量を検出するためのパルス信号を生成して、通常の送信データに代わって、前記アナログ回路部の送信側に送信し、受信側において受信した受信データの中からループバックしてきた前記パルス信号を検出することにより、受信側における前記パルス信号の検出時点と送信部に前記パルス信号を送信した時点とのタイミング差から検出した前記アナログ回路部のアナログ遅延量に基づいて、前記アナログ回路部の送信側に送信データを送信する送信タイミングを補正することを特徴とするアナログ遅延量制御方法。
- 請求項１１に記載のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する期間の間、無線信号を放射するアンテナを前記アナログ回路部から切離すことを特徴とするアナログ遅延量制御方法。
- 請求項１１または１２に記載のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の電源投入時に、自動的に実施することを特徴とするアナログ遅延量制御方法。
- 請求項１１ないし１３のいずれかに記載のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送受信データの送受信動作を行っていない区間内において任意に定めた時点で、自動的に実施することを特徴とするアナログ遅延量制御方法。
- 請求項１１ないし１４のいずれかに記載のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、通常の送信データの送信動作の開始に先立って、自動的に実施することを特徴とするアナログ遅延量制御方法。
- 請求項１１ないし１５のいずれかに記載のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の内部時計があらかじめ定めた所定時間を計時するごとに、自動的に実施することを特徴とするアナログ遅延量制御方法。
- 請求項１１ないし１６のいずれかに記載のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機に内蔵の温度計があらかじめ定めた閾値を超える温度を検出した際に、自動的に実施することを特徴とするアナログ遅延量制御方法。
- 請求項１１ないし１７のいずれかに記載のアナログ遅延量制御方法において、前記アナログ回路部のアナログ遅延量を検出し、前記送信データタイミング調整手段により送信データを送信する送信タイミングを補正する動作を、当該無線通信機の使用する周波数バンドの切り替えが発生した際に、自動的に実施することを特徴とするアナログ遅延量制御方法。
- 請求項１１ないし１８のいずれかに記載のアナログ遅延量制御方法の少なくとも一部を、コンピュータにより実行可能なプログラムとして実施していることを特徴とするアナログ遅延量制御プログラム。
- 請求項１９に記載のアナログ遅延量制御プログラムを、コンピュータにより読み取り可能な記録媒体に記録していることを特徴とするプログラム記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006297493A JP4802979B2 (ja) | 2006-11-01 | 2006-11-01 | 無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006297493A JP4802979B2 (ja) | 2006-11-01 | 2006-11-01 | 無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008118253A true JP2008118253A (ja) | 2008-05-22 |
| JP4802979B2 JP4802979B2 (ja) | 2011-10-26 |
Family
ID=39503856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006297493A Expired - Fee Related JP4802979B2 (ja) | 2006-11-01 | 2006-11-01 | 無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4802979B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016163196A (ja) * | 2015-03-02 | 2016-09-05 | 古河電気工業株式会社 | 伝送システム |
| CN113204011A (zh) * | 2021-03-29 | 2021-08-03 | 上海星秒光电科技有限公司 | 一种脉冲时间输出方法、装置、信号处理设备及存储介质 |
| CN114826286A (zh) * | 2022-04-29 | 2022-07-29 | 盛纬伦(深圳)通信技术有限公司 | 一种毫米波处理装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3095701B1 (fr) * | 2019-05-03 | 2021-05-07 | Commissariat Energie Atomique | Système d'émission-réception d'ondes radio |
| JP7159132B2 (ja) | 2019-09-05 | 2022-10-24 | 株式会社東芝 | 測距装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314987A (ja) * | 1993-04-28 | 1994-11-08 | Oki Electric Ind Co Ltd | 送信装置及び受信装置 |
| JPH11346383A (ja) * | 1998-03-06 | 1999-12-14 | Communication Research Laboratory | 無線伝送システム |
| JP2000341166A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Denshi Ltd | 無線機 |
-
2006
- 2006-11-01 JP JP2006297493A patent/JP4802979B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314987A (ja) * | 1993-04-28 | 1994-11-08 | Oki Electric Ind Co Ltd | 送信装置及び受信装置 |
| JPH11346383A (ja) * | 1998-03-06 | 1999-12-14 | Communication Research Laboratory | 無線伝送システム |
| JP2000341166A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Denshi Ltd | 無線機 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016163196A (ja) * | 2015-03-02 | 2016-09-05 | 古河電気工業株式会社 | 伝送システム |
| CN113204011A (zh) * | 2021-03-29 | 2021-08-03 | 上海星秒光电科技有限公司 | 一种脉冲时间输出方法、装置、信号处理设备及存储介质 |
| CN114826286A (zh) * | 2022-04-29 | 2022-07-29 | 盛纬伦(深圳)通信技术有限公司 | 一种毫米波处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4802979B2 (ja) | 2011-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519112B2 (en) | Testing device and method for providing receiver overload protection during transceiver testing | |
| KR100837419B1 (ko) | 포락선 복구용 송신기에서 ａｍ―ｐｍ 지연 부정합을보상하는 방법 및 장치 | |
| US8380145B2 (en) | Integrated circuit, wireless communication unit and method for quadrature power detection | |
| US6603810B1 (en) | Combined system for calibrating receiver gain and measuring antenna impedance match and method of operation | |
| US8923167B2 (en) | Communication device for simultaneous transmission by multiple transceivers | |
| US9338664B2 (en) | Wireless communication unit, integrated circuit and method therefor | |
| US7729727B2 (en) | Aligning radio base station node transmission timing on multiple transmit paths | |
| EP1465353A2 (en) | Self-calibrating apparatus and method in a mobile transceiver | |
| EP1845626A1 (en) | Communication device, multi-band reception device, and reception device | |
| US20110053622A1 (en) | Filter unit, mobile communication terminal test system, and mobile communication terminal test method | |
| JP4802979B2 (ja) | 無線通信機、アナログ遅延量制御方法、プログラムおよび記録媒体 | |
| US20150172938A1 (en) | Balancing Method of Tunable Duplexer | |
| US20120264378A1 (en) | Methods and apparatus for power amplifier calibration | |
| CN106603108B (zh) | 一种收发信机及工作方法 | |
| JP2001358606A (ja) | 時分割多重方式無線装置 | |
| US8379627B2 (en) | Wireless communication device, integrated circuit and method of timing synchronisation | |
| WO2021023155A1 (zh) | 增益补偿方法 | |
| US9118285B2 (en) | Compensation of a transmitter distortion | |
| WO2012144558A1 (ja) | 送信回路、インターフェース回路、情報端末、インターフェース方法及び記録媒体 | |
| TW201906333A (zh) | 用於經由t/r開關來減小發送和接收功率的系統和方法 | |
| KR100782074B1 (ko) | 이동통신 단말기의 수신레벨 보상 장치 및 방법 | |
| US20100167674A1 (en) | Integrated circuit, wireless communication unit and method for determining quadrature imbalance | |
| US8737352B2 (en) | Communication system, mobile terminal and communication method | |
| CN101227211B (zh) | 接收总宽带功率校准方法和装置 | |
| EP2395670B1 (en) | Emission suppression for wireless communication devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091027 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091211 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |