WO2012144558A1

WO2012144558A1 - 送信回路、インターフェース回路、情報端末、インターフェース方法及び記録媒体

Info

Publication number: WO2012144558A1
Application number: PCT/JP2012/060601
Authority: WO
Inventors: 武藤　貴志
Original assignee: Ｎｅｃカシオモバイルコミュニケーションズ株式会社; 株式会社エヌ・ティ・ティ・ドコモ
Priority date: 2011-04-22
Filing date: 2012-04-19
Publication date: 2012-10-26
Also published as: CN103493425A; EP2701336A4; US20140036904A1; JPWO2012144558A1; EP2701336A1

Abstract

　アンテナ（６０）で受信した信号はエンコーダ部（２０１）と判別部（２０３）に入力される。判別部（２０３）は、無通信区間の長さを計測し、無通信区間が予め定めた区間長以上となった場合にフラグセット情報を出力する。エンコーダ部（２０１）は、フラグセット情報に基づいて、同期パターン長を判別する。エンコーダ部（２０１）は、シリアル伝送フレーム生成時にフラグを参照し、フラグがセットされていない場合、同期パターン長を第１の値に設定し、フラグがセットされている場合、同期パターン長を第１の値より大きい第２の値に設定する。エンコーダ部（２０１）は、設定された同期パターン長を有する同期パターンを付したシリアル伝送フレームを生成する。ラインドライバ部（２０２）は、生成されたシリアル伝送フレームを出力する。

Description

送信回路、インターフェース回路、情報端末、インターフェース方法及び記録媒体

　本発明は、送信回路、インターフェース回路、情報端末、インターフェース方法及び記録媒体に関する。

　近年、携帯電話等の通信端末の分野において、ＤｉｇＲＦと呼ばれる標準規格が制定されている。ＤｉｇＲＦは、ＲＦ－ＩＣ（Radio Frequency Integrated Circuit）部とＢＢ－ＩＣ（Base Band Integrated Circuit）部との間のインターフェースに関する規格である。

　ＤｉｇＲＦｖ４（DigRF version 4）規格のうち、高速通信モードの規格は、ＲＦ－ＩＣ部とＢＢ－ＩＣ部との間の送信パスと受信パスをそれぞれ１２４８Ｍｂｐｓでシリアル伝送する規格である。ＤｉｇＲＦｖ４規格では、送信側ＩＣと受信側ＩＣがシリアル伝送のクロック信号をそれぞれ内部生成する。このため、個々のＩＣデバイスから生じる熱や電源ノイズの影響により、送信側ＩＣと受信側ＩＣのクロックの位相がずれていく可能性がある。

　そこで、ＤｉｇＲＦｖ４の高速通信モードにおいては、送信側ＩＣが送信するフレームの先頭に同期パターンが付与され、受信側ＩＣが同期パターンを受信している間に受信側ＩＣ内部のクロック位相が調整されることにより、ＳＯＦ（Start of Frame）以降のデータが正常に送受信されるように構成されている。

　特許文献１には、ＤｉｇＲＦｖ３（DigRF version 3）規格に対応した通信に関する発明が開示されている。特許文献１に記載の発明においては、データの受信を完了した旨を示す前回の信号に基づいて次の同期パターン受信のタイミングが予測される。そして、予測されたタイミングに検出されたパターンが同期パターンに完全に一致しなくても、不一致のビット数が閾値以下の場合には、検出したパターンを同期パターンと見なす等の処理が行われる。これにより、特許文献１においては同期パターンデータの検出エラーが抑制されるとされている。

特開２０１０－１５４１６０号公報

　ＤｉｇＲＦｖ４の高速通信モードにおいて、例えば消費電流の低減を図る目的で、無通信時に、フレームの出力を固定したままとするＳｔａｌｌ状態に送信側ＩＣの状態を移行させると、同期パターンを受信するタイミングの予測が困難になり、同期パターンの検出エラー率が上がる恐れがある。もし、受信側で再同期に失敗すると、伝送フレームが棄却されて再送処理が行われるため、ユーザデータのスループットが低下することになる。

　また、Ｓｔａｌｌ状態からの復帰時（通信の再開時）に同期パターンの検出が確実に行われるようにするために、図６Ａに示すように同期パターンを常に長くする手法がある。しかし、同期パターンを長くすることにより、通信プロトコルのオーバーヘッドが増加し、ユーザデータのスループットが低下してしまうという問題が生じる。

　更に、図６Ｂに示すように、ＤｉｇＲＦｖ４において、クロック位相のずれによる同期外れを回避するために、無通信時にもＳｔａｌｌ状態に遷移させずに送信側からＩｄｌｅパターンの送出を行うことにより、ＣＤＲ（Clock Data Recovery）を常時動作させる、という手法がある。また、無通信時にＳｔａｌｌ状態に遷移させるが、受信側でデバイス温度などの情報を元に内部クロックを常時補正する、という手法もある。しかし、これらの従来の手法を採用した場合、回路を常時駆動させることになるため、無通信時の消費電流が増加するという問題が生じる。

　本発明は、上記実情に鑑みてなされたものであり、消費電力の増加を伴うことなく伝送効率の低下を回避することが可能な送信回路、インターフェース回路、情報端末、インターフェース方法及び記録媒体を提供することを目的とする。

　上記目的を達成するため、本発明の第１の観点に係る送信回路は、
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて、同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有することを特徴とする。

　また、本発明の第２の観点に係るインターフェース回路は、
　ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）回路とＢＢ（Ｂａｓｅ　Ｂａｎｄ）回路との間のシリアル伝送を行うインターフェース回路であって、
　前記ＲＦ回路と前記ＢＢ回路の少なくともいずれか一方は、
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路を備え、
　前記ＲＦ回路と前記ＢＢ回路の他方は、
　前記フレーム送信部から送信されたフレームを受信するフレーム受信部と、
　クロックを生成するクロック生成部と、
　前記フレーム受信部で受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整部と、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生部と、
　を有する受信回路を備える、
　ことを特徴とする。

　また、本発明の第３の観点に係る情報端末は、
　ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）回路とＢＢ（Ｂａｓｅ　Ｂａｎｄ）回路とを含む情報端末であって、
　前記ＲＦ回路と前記ＢＢ回路の少なくともいずれか一方は、
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路を備え、
　前記ＲＦ回路と前記ＢＢ回路の他方は、
　前記フレーム送信部から送信されたフレームを受信するフレーム受信部と、
　クロックを生成するクロック生成部と、
　前記フレーム受信部で受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整部と、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生部と、
　を有する受信回路を備える、
　ことを特徴とする。

　また、本発明の第４の観点に係るインターフェース方法は、
　無通信区間の長さを計測する無通信区間計測ステップと、
　前記無通信区間計測ステップで計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定ステップと、
　前記同期パターン長決定ステップで決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成ステップと、
　前記フレーム生成ステップで生成されたフレームを前記無通信区間の後に送信するフレーム送信ステップと、
　前記フレーム送信ステップで送信されたフレームを受信するフレーム受信ステップと、
　クロックを生成するクロック生成ステップと、
　前記フレーム受信ステップで受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整ステップと、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生ステップと、
　を有することを特徴とする。

　また、本発明の第５の観点に係るコンピュータ読み取り可能な記録媒体は、
　コンピュータに、
　無通信区間の長さを計測する無通信区間計測手順と、
　前記無通信区間計測手順で計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定手順と、
　前記同期パターン長決定手順で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成手順と、
　前記フレーム生成手順で生成されたフレームを前記無通信区間の後に送信するフレーム送信手順と、
　を実行させるためのプログラムを格納することを特徴とする。

　本発明によれば、消費電力の増加を伴うことなく伝送効率の低下を回避することが可能となる。

実施形態に係る情報端末の内部構成を示すブロック図である。ＢＢ－ＩＣ部とＲＦ－ＩＣ部の構成を示すブロック図である。ラインドライバ部が出力するシリアル伝送フレームの構成を示す図である。判別部の構成を説明するための機能ブロック図である。同期パターン長判別処理の手順を示すフローチャートである。従来のシリアル伝送フレームを説明するための図である。従来のシリアル伝送フレームを説明するための図である。

　以下、本発明の実施形態について図面を参照して詳細に説明する。

　本実施形態に係る情報端末１は、携帯電話機、ＰＤＡ（Personal Digital Assistant）、スマートフォン、ＰＣ（Personal Computer）等によって構成され、高速無線通信機能を有する。

　図１は、情報端末１の内部構成のうち、ＢＢ－ＩＣ（Base Band Integrated Circuit）部とＲＦ－ＩＣ（Radio Frequency Integrated Circuit）部の各インターフェース部分及びそれらに関連する部分を示す。ただし、本実施形態の理解を容易にするため、他の構成部分は省略している。

　情報端末１は、図１に示すように、アンテナ６０と、アンテナ６０で受信する無線信号の送受信処理を行うＲＦ－ＩＣ部２０と、送受信信号の変調処理と復調処理を行うＢＢ－ＩＣ部１０と、通信制御を含む情報端末１の全体の制御を行うＣＰＵ３０と、送信信号を増幅する増幅部４０と、無線信号の送受信の切り替えを行うスイッチ部５０とを有している。

　無線信号受信時の信号の流れはおおよそ次のようになる。すなわち、まず、ＲＦ－ＩＣ部２０は、アンテナ６０とスイッチ部５０を介して無線信号（ RX Data (RF)、RX Info(RF) ）を受信し、ＢＢ－ＩＣ部１０に出力する。次に、ＢＢ－ＩＣ部１０は、ＲＦ－ＩＣ部２０から受け取った受信信号に復調等の処理を施し、ＣＰＵ３０が処理可能な信号（ RX Data (BB)、RX Info (BB) ）に変換する。そして、ＣＰＵ３０は、復調された受信信号からユーザデータを抽出する。

　一方、無線信号送信時の信号の流れはおおよそ次のようになる。すなわち、まず、ＢＢ－ＩＣ部１０は、ＣＰＵ３０から送信を指示された送信信号（ TX Data (BB)、Control(BB) ）に変調等の処理を施し、ＲＦ－ＩＣ部２０に出力する。次に、ＲＦ－ＩＣ部２０は、ＢＢ－ＩＣ部１０から入力された信号をアンテナ６０から出力可能な信号（ TX Data (RF)、Control (RF) ）に変換する。増幅部４０は、ＲＦ－ＩＣ部２０により変換された送信信号を増幅する。この送信信号は、スイッチ部５０とアンテナ６０を介して無線送信される。

　ＢＢ－ＩＣ部１０とＲＦ－ＩＣ部２０との間（TX Lane, RX Lane）においては、シリアル伝送により信号の送受信がなされる。このシリアル伝送に関する規格として上述のＤｉｇＲＦｖ４が制定されている。

　ＢＢ－ＩＣ部１０とＲＦ－ＩＣ部２０は、それぞれ、ＤｉｇＲＦｖ４に準拠したシリアル伝送を実現するＢＢ－ＩＣインターフェース部１００とＲＦ－ＩＣインターフェース部２００を備えている。ＢＢ－ＩＣインターフェース部１００とＲＦ－ＩＣインターフェース部２００の構成を、図２を用いて詳細に説明する。なお、ＢＢ－ＩＣインターフェース部１００とＲＦ－ＩＣインターフェース部２００は共通の構成を多く有しているため、図２において、共通の構成部分については、同じ名称、同じ下一桁の番号を付している。

　図２に示すように、ＢＢ－ＩＣインターフェース部１００は、エンコーダ部（Ｅｎｃ）１０１、ラインドライバ部（ＬＤ）１０２、判別部１０３、ラインレシーバ部（ＬＲ）１０４、クロックデータリカバリ部（ＣＤＲ）１０５、デコーダ部（Ｄｅｃ）１０６、ＰＬＬ部１０７を備える。

　また、ＲＦ－ＩＣインターフェース部２００は、エンコーダ部（Ｅｎｃ）２０１、ラインドライバ部（ＬＤ）２０２、判別部２０３、ラインレシーバ部（ＬＲ）２０４、クロックデータリカバリ部（ＣＤＲ）２０５、デコーダ部（Ｄｅｃ）２０６、ＰＬＬ部２０７、発振器（ＸＯ）２０８を備える。

　ＢＢ－ＩＣインターフェース部１００のエンコーダ部１０１は、ＣＰＵ３０から送信を指示された送信信号（ TX Data (BB)、Control(BB) ）をエンコードして、ＤｉｇＲＦｖ４の通信プロトコルに適合したシリアル伝送フレームを生成する。ＲＦ－ＩＣインターフェース部２００のエンコーダ部２０１は、受信した無線信号（ RX Data (RF)、RX Info(RF) ）をエンコードして、ＤｉｇＲＦｖ４の通信プロトコルに適合したシリアル伝送フレームを生成する。

　ラインドライバ部１０２、２０２は、エンコーダ部１０１、２０１により生成されたシリアル伝送フレームを出力する。

　判別部１０３、２０３は、エンコーダ部１０１、２０１に入力される送受信信号から、無通信区間の長さを計測し、得られた無通信区間の長さに基づいて、シリアル伝送フレームに含まれる同期パターンの長さに対応するフラグの設定の有無を判別し、判別結果をエンコーダ部１０１、２０１に出力する。判別部１０３、２０３によって行われる処理の詳細については後述する。

　ラインレシーバ部１０４は、ラインドライバ部２０２から出力されたシリアル伝送フレームを受信する。ラインレシーバ部２０４は、ラインドライバ部１０２から出力されたシリアル伝送フレームを受信する。

　クロックデータリカバリ部１０５、２０５は、それぞれ、入力されたシリアル伝送フレームの信号変化点から位相情報を抽出し、抽出した位相情報が示す位相にＰＬＬ部１０７、２０７が生成するクロックの位相を合わせてシリアル伝送フレームのサンプリングを行う。

　デコーダ部１０６、２０６は、それぞれ、クロックデータリカバリ部１０５、２０５によりサンプリングされたシリアル伝送フレームからユーザデータを抽出し、デコードして出力する。

　ＰＬＬ（Phase-Locked Loop）部１０７、２０７は、エンコーダ部１０１、２０１、判別部１０３、２０３、クロックデータリカバリ部１０５、２０５の各動作に必要なクロックを生成して各回路に出力する。

　発振器２０８は、ＲＦ－ＩＣ部２０のみに備えられており、所定の発振周波数を有する信号をＰＬＬ部１０７、２０７に出力する。

　以上のように構成された情報端末１のＢＢ－ＩＣインターフェース部１００とＲＦ－ＩＣインターフェース部２００との間の信号の流れについて、図２、３を参照して詳細に説明する。

　ＤｉｇＲＦｖ４の高速通信モードの規格に準拠した通信手法には、アンテナ６０からの受信信号やＣＰＵ３０からの送信信号がない無通信時に、ラインドライバ部１０２、２０２から固定値を出力するＳｔａｌｌ状態とする手法と、無通信時の間、常にＩｄｌｅパターンを出力する手法とがある。

　本実施形態では、無通信時にラインドライバ部１０２、２０２から固定値を出力するＳｔａｌｌ状態とする手法が採用されている。Ｓｔａｌｌ状態においては、ＰＬＬ部１０７、２０７とラインレシーバ部１０４、２０４のみが駆動しているため、消費電力を抑えることができる。図３に“Ｓｔａｌｌ”と示した区間が無通信区間である。

　まず、アンテナ６０で受信した無線信号（ RX Data (RF)、RX Info (RF) ）の流れを詳細に述べる。

　アンテナ６０で受信した無線信号（ RX Data (RF)、RX Info (RF) ）はエンコーダ部２０１に入力される。また、この受信信号は判別部２０３にも入力される。エンコーダ部２０１は、入力された受信信号をエンコードして、ＤｉｇＲＦｖ４規格の通信プロトコルに適合したシリアル伝送フレームを生成する。

　エンコーダ部２０１が生成するシリアル伝送フレームは、図３に示すような構成を有している。シリアル伝送フレームには、先頭から順に、フレーム送信の開始を示すプリアンブルパート（Ｐｒｅｐ）、受信側でサンプリングクロックの位相調整に用いる同期パターン（Ｓｙｎｃ）、フレームの開始位置を示すＳｔａｒｔ　Ｏｆ　Ｆｒａｍｅ（ＳＯＦ）、送受信アドレスや後続のデータタイプなどを示すＨｅａｄｅｒ、ユーザデータが格納されるＰａｙｌｏａｄ、フレームエラーを検出するために用いられるＣＲＣ、フレームの終わりを示すＥｎｄ　Ｏｆ　Ｆｒａｍｅ（ＥＯＦ）が含まれる。

　ここで、本実施形態では、同期パターン（Ｓｙｎｃ）は、無通信区間の長さに応じたパターン長を有する。つまり、無通信区間が長かった場合には、クロックの位相のずれが大きくなる可能性があるため、クロックの位相を調整して確実にサンプリング可能とするために、パターン長の長い同期パターンが付加される。同期パターン長は、判別部２０３による判別結果に基づいて決定される。

　具体的には、エンコーダ部２０１は、シリアル伝送フレームを生成する際に、同期パターン長を決定するときに参照されるフラグをセットする。このフラグには、同期パターン長を長くすべき時には初期値とは異なる所定値がセットされ、短くすべき時には初期値にリセットされる。

　なお、以下の説明において、フラグに所定値（第１の所定値。典型的には“１”である。）をセットすることを単に“フラグをセットする”と表現し、フラグに初期値（第２の所定値。典型的には“０”である。）をセットすることを単に“フラグをリセットする”と表現する。

　判別部２０３は、受信信号の無通信区間の長さが長く、同期パターン長を長くすべきと判別される場合に、上述のフラグをセットすることを示すフラグセット情報をエンコーダ部２０１に出力する。エンコーダ部２０１は、フラグがセットされているか否かに応じて同期パターン長を変えた同期パターンを付したシリアル伝送フレームを生成する。

　判別部２０３が実行する同期パターン長の判別処理を、図４及び５を参照して詳細に説明する。判別部２０３は、各種演算を行う論理回路又は演算装置等から構成される。

　図４は、同期パターン長を判別する判別部２０３の構成を説明するための機能ブロック図である。

　図５は、図４に示した判別部２０３によって行われる同期パターン長判別処理を示すフローチャートである。この同期パターン長判別処理は、受信信号が検出されると開始される。

　判別部２０３の無通信区間計測部２０３１は、無通信区間の長さを計測する。無通信区間計測部２０３１は、ＰＬＬ部２０７から入力されるクロックによりカウントアップするカウンタを有している。無通信区間計測部２０３１は、受信信号の入力が途切れると（ステップＳ１０１；ＮＯ）、カウントを開始する（ステップＳ１０２）。

　具体的には、無通信区間計測部２０３１は、受信信号（ RX Data (RF) ）が入力されているときには常にカウンタをリセットしており、受信信号が途切れたときに、すなわちＳｔａｌｌ状態であるときに、カウントアップする。無通信区間計測部２０３１は、次に受信信号が入力されるまでカウントアップを継続する（ステップＳ１０２）。受信信号の入力が途切れない間（ステップＳ１０１；ＹＥＳ）、カウントアップがなされる。

　無通信区間計測部２０３１によって計測されたカウント値は比較部２０３２に入力される。比較部２０３２は、無通信区間計測部２０３１によって計測されたカウント値と、記憶部２０３３に記憶されている基準カウント値ｎ_０とを比較する（ステップＳ１０３）。すなわち、無通信区間の長さが予め定めた所定区間長以上か否かが判別される。比較部２０３２での比較の結果は、フラグセット判別部２０３４に入力される。

　カウント値がｎ_０以上の場合（ステップＳ１０３：ＹＥＳ）、フラグセット判別部２０３４は、上述のフラグセット情報を出力する（ステップＳ１０４）。その後、フラグセット判別部２０３４は、カウントを停止し、リセットする（ステップＳ１０５）。

　カウント値がｎ_０未満の場合（ステップＳ１０３；ＮＯ）、フラグセット判別部２０３４は、受信信号の入力があるか否かを判別する（ステップＳ１０６）。カウント値がｎ_０に到達する前に次の受信信号の入力を検出した場合は（ステップＳ１０６：ＹＥＳ）、フラグセット判別部２０３４は、カウントを停止し、リセットする（ステップＳ１０７）。その後、ステップＳ１０１の処理に戻る。

　エンコーダ部２０１は、フラグセット判別部２０３４から出力されたフラグセット情報を検出すると、フラグをセットする。

　エンコーダ部２０１は、次の受信信号に基づくシリアル伝送フレームを生成する時に、このフラグを参照する。フラグがセットされていない場合、カウント値はｎ_０未満であり、無通信区間の長さが予め定めておいた区間長より短いことを意味している。エンコーダ部２０１は、同期パターン長を第１の値Ｘ［ＳＩ］に決定する。

　一方、フラグがセットされている場合、カウント値はｎ_０以上であり、無通信区間の長さが予め定めておいた区間長より長いことを意味している。エンコーダ部２０１は、同期パターン長を第２の値Ｙ［ＳＩ］（ただし、Ｘ［ＳＩ］＜Ｙ［ＳＩ］）に決定する。

　なお、ＳＩはＳｙｍｂｏｌ　Ｉｎｔｅｒｖａｌの略である。［ＳＩ］は、ＤｉｇＲＦｖ４に準拠するインターフェース方法におけるデータ長を示す単位である。

　エンコーダ部２０１は、上述の手順で決定した同期パターン長を有する同期パターン（Ｓｙｎｃ）をプリアンブルパート（Ｐｒｅｐ）の後に挿入したシリアル伝送フレームを生成して、ラインドライバ部２０２に出力する。なお、フラグは、シリアル伝送フレームが生成されると、リセットされる。

　エンコーダ部２０１から出力されたシリアル伝送フレームは、ラインドライバ部２０２によりＢＢ－ＩＣインターフェース部１００に出力される。

　出力されたシリアル伝送フレームは、ＢＢ－ＩＣインターフェース部１００のラインレシーバ部１０４によって受信される。受信されたシリアル伝送フレームは、クロックデータリカバリ部１０５に入力される。

　クロックデータリカバリ部１０５は、プリアンブルパート（Ｐｒｅｐ）に基づいて、シリアル伝送フレームを受信した旨を認識する。さらに、クロックデータリカバリ部１０５は、プリアンブルパートに続く同期パターン（Ｓｙｎｃ）の信号変化点から位相情報を抽出する。クロックデータリカバリ部１０５は、この位相情報が示す位相にＰＬＬ部１０７のクロックの位相を合わせて、シリアル伝送フレームのサンプリングを行う。

　クロックデータリカバリ部１０５によりサンプリングされたデータは、デコーダ部１０６によりデコードされる。デコードされたデータからユーザデータがデコーダ部１０６によって抽出され、出力される。

　以上のように、アンテナ６０で無線信号を受信した際には、ＲＦ－ＩＣインターフェース部２００とＢＢ－ＩＣインターフェース部１００を介してユーザデータがＣＰＵ３０に出力される。

　一方、ＣＰＵ３０から送信を指示される送信信号（ TX Data (BB)、Control (BB) ）も、アンテナにより受信される受信信号（ RX Data (RF)、RX Info (RF) ）の流れと同様に、ＢＢ－ＩＣインターフェース部１００とＲＦ－ＩＣインターフェース部２００を介してアンテナ６０に出力され無線送信される。

　すなわち、ＢＢ－ＩＣインターフェース部１００のエンコーダ部１０１は、ＲＦ－ＩＣインターフェース部２００のエンコーダ部２０１と同様に、無通信区間の長さに応じて決定された同期パターン長を有する同期パターンが付されたシリアル伝送フレームを生成する。この際、上述した判別部２０３と同様の処理を行う判別部１０３から出力されるフラグ設定情報に基づいて、同期パターン長が決定される。詳細については、上述した受信信号の流れと同様であるため、説明を省略する。

　以上説明したように、本実施形態によれば、無通信区間が短い場合には、ＢＢ－ＩＣ部１０のＰＬＬ部１０７とＲＦ－ＩＣ部２０のＰＬＬ部２０７から入力されるクロックの位相のずれが小さく、送信回路側（ＢＢ－ＩＣ部１０とＲＦ－ＩＣ部２０の何れか）から短い同期パターン長Ｘ［ＳＩ］を有する同期パターン（Ｓｙｎｃ）を有するシリアル伝送フレームが出力される。これにより、特に大量のユーザデータを連続して送信している場合などに、ユーザデータの伝送効率を上げることができる。

　一方、無通信区間の長さが予め定めた長さ以上となった場合には、ＢＢ－ＩＣ部１０のＰＬＬ部１０７とＲＦ－ＩＣ部２０のＰＬＬ部２０７から入力されるクロックの位相のずれが大きくなっている可能性があるが、本実施形態によれば、送信回路側（ＢＢ－ＩＣ部１０とＲＦ－ＩＣ部２０の何れか）から長い同期パターン長Ｙ［ＳＩ］を有する同期パターン（Ｓｙｎｃ）を有するシリアル伝送フレームが出力される。これにより、受信回路側（ＢＢ－ＩＣ部１０とＲＦ－ＩＣ部２０の他方）では、長い無通信区間後の通信再開時にも確実に再同期が行われるようにすることができ、同期失敗によるシリアル伝送フレームの棄却や再送が回避され、伝送効率の低下を防ぐことが可能となる。

　また、送信回路の状態を無通信時にＳｔａｌｌ状態に遷移させる手法において、確実な再同期を図るために同期パターンを一律に増加させると、フレームのオーバーヘッドが増加するが、本実施形態によれば、このオーバーヘッド増加による伝送効率の低下も回避できる。つまり、本実施形態の情報端末１は、無通信区間の長さに応じて短い同期パターン長を選択することができ、伝送効率の低下を伴わずにＳｔａｌｌ状態に遷移させることができ、結果として、消費電流を低減することができる。

　このように、本実施形態によれば、通信再開時に受信回路側で確実に再同期できるシリアル伝送フレームを送信回路側より送信することで、消費電力の増加を伴うことなく伝送効率の低下を回避することが可能となる。

　なお、本発明は、上記実施形態に限定されず、本発明の要旨を逸脱しない範囲での種々の変更は勿論可能である。

　例えば、上記実施形態において、判別部１０３、２０３は、フラグセット情報を出力する代わりに、同期パターン長を決定し、決定した同期パターン長又は同期パターン長を指示する情報をエンコーダ部１０１、２０１に出力しても良い。

　また、エンコーダ部１０１、２０１は、Ｘ［ＳＩ］とＹ［ＳＩ］とのいずれかの同期パターン長を選択する代わりに、判別部１０３、２０３から出力されるフラグ設定情報に基づいて、無通信区間の長さに応じて、３種類以上の同期パターン長の中からいずれかを選択可能としても良い。

　また、上記実施形態のエンコーダ部１０１、２０１、判別部１０３、２０３、ラインドライバ部１０２、２０２による処理と同等の処理を実行するプログラムを、既存の携帯電話等に適用することで、当該携帯電話等を本発明に係る情報端末として機能させることも可能である。

　このようなプログラムの配布方法は任意であり、例えば、ＣＤ－ＲＯＭ（Compact Disk Read-Only Memory）、ＤＶＤ－ＲＯＭ（Digital Versatile Disk ROM）、ＭＯ（Magneto Optical Disk）、メモリカード等のコンピュータ読み取り可能な記録媒体に格納して配布してもよいし、携帯電話網やインターネット等の通信ネットワークを介して配布してもよい。

　また、上記の実施形態では、ＤｉｇＲＦ規格の、ＲＦ－ＩＣ部とＢＢ－ＩＣ部間のシリアル伝送について説明したが、その他、シリアル伝送による中継を行う各種中継装置においても適用可能である。すなわち、このような中継装置の送信回路側で、無通信区間の長さに応じた同期パターン長を有する同期パターンを付したシリアル伝送フレームを送信することにより、受信回路側で確実に再同期でき、消費電力の増加を伴うことなく伝送効率の低下を回避することが可能となる。

　上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

　（付記１）
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて、同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路。

　（付記２）
　前記同期パターン長決定部は、前記無通信区間が長いほど、前記同期パターン長を長くするように、決定する、
　ことを特徴とする付記１に記載の送信回路。

　（付記３）
　前記同期パターン長決定部は、前記無通信区間の長さが予め定めた所定区間長未満であった場合には、前記同期パターン長を第１のパターン長に決定し、前記無通信区間の長さが前記所定区間長以上であった場合には、前記同期パターン長を前記第１のパターン長よりも長い第２のパターン長に決定する、
　ことを特徴とする付記１に記載の送信回路。

　（付記４）
　前記無通信区間計測部は、所定の繰り返しタイミングで生成されるクロックを用いてカウントすることにより前記無通信区間の長さを計測し、前記計測された無通信区間の長さが前記所定区間長以上の場合、フラグに第１の所定値をセットして前記同期パターン長決定部に入力し、前記計測された無通信区間の長さが前記所定区間長未満の場合、前記フラグに第２の所定値をセットし、
　前記同期パターン長決定部は、前記入力されたフラグに基づいて前記同期パターン長を決定する、
　ことを特徴とする付記３に記載の送信回路。

　（付記５）
　ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）回路とＢＢ（Ｂａｓｅ　Ｂａｎｄ）回路との間のシリアル伝送を行うインターフェース回路であって、
　前記ＲＦ回路と前記ＢＢ回路の少なくともいずれか一方は、
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路を備え、
　前記ＲＦ回路と前記ＢＢ回路の他方は、
　前記フレーム送信部から送信されたフレームを受信するフレーム受信部と、
　クロックを生成するクロック生成部と、
　前記フレーム受信部で受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整部と、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生部と、
　を有する受信回路を備える、
　ことを特徴とするインターフェース回路。

　（付記６）
　前記同期パターン長決定部は、前記無通信区間が長いほど、前記同期パターン長を長くするように、決定する、
　ことを特徴とする付記５に記載のインターフェース回路。

　（付記７）
　前記同期パターン長決定部は、前記無通信区間の長さが予め定めた所定区間長未満であった場合には、前記同期パターン長を第１のパターン長に決定し、前記無通信区間の長さが前記所定区間長以上であった場合には、前記同期パターン長を前記第１のパターン長よりも長い第２のパターン長に決定する、
　ことを特徴とする付記５に記載のインターフェース回路。

　（付記８）
　ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）回路とＢＢ（Ｂａｓｅ　Ｂａｎｄ）回路とを含む情報端末であって、
　前記ＲＦ回路と前記ＢＢ回路の少なくともいずれか一方は、
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路を備え、
　前記ＲＦ回路と前記ＢＢ回路の他方は、
　前記フレーム送信部から送信されたフレームを受信するフレーム受信部と、
　クロックを生成するクロック生成部と、
　前記フレーム受信部で受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整部と、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生部と、
　を有する受信回路を備える、
　ことを特徴とする情報端末。

　（付記９）
　無通信区間の長さを計測する無通信区間計測ステップと、
　前記無通信区間計測ステップで計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定ステップと、
　前記同期パターン長決定ステップで決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成ステップと、
　前記フレーム生成ステップで生成されたフレームを前記無通信区間の後に送信するフレーム送信ステップと、
　前記フレーム送信ステップで送信されたフレームを受信するフレーム受信ステップと、
　クロックを生成するクロック生成ステップと、
　前記フレーム受信ステップで受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整ステップと、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生ステップと、
　を有するインターフェース方法。

　（付記１０）
　コンピュータに、
　無通信区間の長さを計測する無通信区間計測手順と、
　前記無通信区間計測手順で計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定手順と、
　前記同期パターン長決定手順で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成手順と、
　前記フレーム生成手順で生成されたフレームを前記無通信区間の後に送信するフレーム送信手順と、
　を実行させるためのプログラムが格納されるコンピュータ読み取り可能な記録媒体。

　本発明は、２０１１年４月２２日に出願された日本国特許出願２０１１－０９５９０５号に基づく。本明細書中に日本国特許出願２０１１－０９５９０５号の明細書、特許請求の範囲、図面全体を参照として取り込むこととする。

　本発明によれば、消費電力の増加を伴うことなく伝送効率の低下を回避することが可能な送信回路、インターフェース回路、情報端末、インターフェース方法及び記録媒体を提供することができる。

１　情報端末
１０　ＢＢ－ＩＣ部
２０　ＲＦ－ＩＣ部
１００　ＢＢ－ＩＣインターフェース部
２００　ＲＦ－ＩＣインターフェース部
１０１、２０１　エンコーダ部（Ｅｎｃ）
１０２、２０２　ラインドライバ部（ＬＤ）
１０３、２０３　判別部
１０４、２０４　ラインレシーバ部（ＬＲ）
１０５、２０５　クロックデータリカバリ部（ＣＤＲ）
１０６、２０６　デコーダ部（Ｄｅｃ）
１０７、２０７　ＰＬＬ部（ＰＬＬ）
２０８　発振器（ＸＯ）
２０３１　無通信区間計測部
２０３２　比較部
２０３３　記憶部
２０３４　フラグセット判別部
３０　ＣＰＵ
４０　増幅部
５０　スイッチ部
６０　アンテナ

Claims

　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて、同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路。
　前記同期パターン長決定部は、前記無通信区間が長いほど、前記同期パターン長を長くするように、決定する、
　ことを特徴とする請求項１に記載の送信回路。
　前記同期パターン長決定部は、前記無通信区間の長さが予め定めた所定区間長未満であった場合には、前記同期パターン長を第１のパターン長に決定し、前記無通信区間の長さが前記所定区間長以上であった場合には、前記同期パターン長を前記第１のパターン長よりも長い第２のパターン長に決定する、
　ことを特徴とする請求項１に記載の送信回路。
　前記無通信区間計測部は、所定の繰り返しタイミングで生成されるクロックを用いてカウントすることにより前記無通信区間の長さを計測し、前記計測された無通信区間の長さが前記所定区間長以上の場合、フラグに第１の所定値をセットして前記同期パターン長決定部に入力し、前記計測された無通信区間の長さが前記所定区間長未満の場合、前記フラグに第２の所定値をセットし、
　前記同期パターン長決定部は、前記入力されたフラグに基づいて前記同期パターン長を決定する、
　ことを特徴とする請求項３に記載の送信回路。
　ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）回路とＢＢ（Ｂａｓｅ　Ｂａｎｄ）回路との間のシリアル伝送を行うインターフェース回路であって、
　前記ＲＦ回路と前記ＢＢ回路の少なくともいずれか一方は、
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路を備え、
　前記ＲＦ回路と前記ＢＢ回路の他方は、
　前記フレーム送信部から送信されたフレームを受信するフレーム受信部と、
　クロックを生成するクロック生成部と、
　前記フレーム受信部で受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整部と、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生部と、
　を有する受信回路を備える、
　ことを特徴とするインターフェース回路。
　前記同期パターン長決定部は、前記無通信区間が長いほど、前記同期パターン長を長くするように、決定する、
　ことを特徴とする請求項５に記載のインターフェース回路。
　前記同期パターン長決定部は、前記無通信区間の長さが予め定めた所定区間長未満であった場合には、前記同期パターン長を第１のパターン長に決定し、前記無通信区間の長さが前記所定区間長以上であった場合には、前記同期パターン長を前記第１のパターン長よりも長い第２のパターン長に決定する、
　ことを特徴とする請求項５に記載のインターフェース回路。
　ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）回路とＢＢ（Ｂａｓｅ　Ｂａｎｄ）回路とを含む情報端末であって、
　前記ＲＦ回路と前記ＢＢ回路の少なくともいずれか一方は、
　無通信区間の長さを計測する無通信区間計測部と、
　前記無通信区間計測部が計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定部と、
　前記同期パターン長決定部で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成部と、
　前記フレーム生成部で生成されたフレームを前記無通信区間の後に送信するフレーム送信部と、
　を有する送信回路を備え、
　前記ＲＦ回路と前記ＢＢ回路の他方は、
　前記フレーム送信部から送信されたフレームを受信するフレーム受信部と、
　クロックを生成するクロック生成部と、
　前記フレーム受信部で受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整部と、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生部と、
　を有する受信回路を備える、
　ことを特徴とする情報端末。
　無通信区間の長さを計測する無通信区間計測ステップと、
　前記無通信区間計測ステップで計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定ステップと、
　前記同期パターン長決定ステップで決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成ステップと、
　前記フレーム生成ステップで生成されたフレームを前記無通信区間の後に送信するフレーム送信ステップと、
　前記フレーム送信ステップで送信されたフレームを受信するフレーム受信ステップと、
　クロックを生成するクロック生成ステップと、
　前記フレーム受信ステップで受信したフレームに付加されている同期パターンに基づいて前記クロックの位相を調整するクロック位相調整ステップと、
　前記位相を調整されたクロックを用いて、前記受信したフレームを再生するフレーム再生ステップと、
　を有するインターフェース方法。
　コンピュータに、
　無通信区間の長さを計測する無通信区間計測手順と、
　前記無通信区間計測手順で計測した無通信区間の長さに基づいて同期パターン長を決定する同期パターン長決定手順と、
　前記同期パターン長決定手順で決定された同期パターン長の同期パターンを付加したフレームを生成するフレーム生成手順と、
　前記フレーム生成手順で生成されたフレームを前記無通信区間の後に送信するフレーム送信手順と、
　を実行させるためのプログラムが格納されるコンピュータ読み取り可能な記録媒体。