JPH06314756A - 半導体製造方法 - Google Patents

半導体製造方法

Info

Publication number
JPH06314756A
JPH06314756A JP5125263A JP12526393A JPH06314756A JP H06314756 A JPH06314756 A JP H06314756A JP 5125263 A JP5125263 A JP 5125263A JP 12526393 A JP12526393 A JP 12526393A JP H06314756 A JPH06314756 A JP H06314756A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
semiconductor
heat
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5125263A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5125263A priority Critical patent/JPH06314756A/ja
Publication of JPH06314756A publication Critical patent/JPH06314756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 高周波特性に優れた半導体装置を安価に得る
ことができる半導体製造方法を提供する。 【構成】 ダイパッド３上に搭載された半導体チップ１
の上面に、モールド樹脂８よりも膨張率が大きく且つ半
導体チップ１に対する密着性よりもモールド樹脂８に対
する密着性に優れた耐熱性樹脂７を塗布した状態で、成
形金型５のキャビティ６内に半導体チップ１を配置す
る。次に、成形金型５のキャビティ６内に加熱溶融した
モールド樹脂８を圧入して、耐熱性樹脂７を膨張させる
とともに、圧入したモールド樹脂８を硬化させて所定形
状の半導体パッケージ９を形成する。続いて、半導体パ
ッケージ９を所定の温度以下に冷却して、先に膨張させ
た耐熱性樹脂７を収縮させるとともに半導体チップ１の
上面から耐熱性樹脂７を剥離させて、半導体チップ１の
上面と耐熱性樹脂７との間に空隙１０を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型のパッケー
ジ構造を採用して高周波用の半導体装置を製造する際に
用いて好適な半導体製造方法に関するものである。
【０００２】
【従来の技術】一般に、高周波用半導体装置の代表的は
ものとしては、ガリウム・ヒ素（ＧａＡｓ）を用いた化
合物半導体装置が知られている。この種の半導体装置の
製造工程には、ウエハから切り出した個片の半導体チッ
プを気密封止する工程がある。とりわけ、こうした工程
においては、高周波用半導体装置の特性を考慮して、金
属製あるいはセラミックス製のパッケージ内に半導体チ
ップを実装したのち、窒素ガスなどの不活性ガスをパッ
ケージ内に充填して、蓋体により半導体チップを気密封
止する方法が採られている。
【０００３】
【発明が解決しようとする課題】しかしながら、金属パ
ッケージやセラミックパッケージを用いた封止構造で
は、パッケージ自体が非常に高価なうえに、パッケージ
内の半導体チップにワイヤボンディング処理を施すのに
時間がかかるという問題があり、これらの要因が半導体
装置の低価格化の大きな妨げとなっていた。
【０００４】そこで、こうした問題を解決する手段とし
て、パッケージ自体が安価でしかも組立性に優れた樹脂
封止型のパッケージ構造を採用する方法も考えられる
が、その場合は、エポキシ樹脂などのモールド樹脂の比
誘電率が窒素ガスなどの不活性ガスのそれに比べて大き
いためパッケージの浮遊容量が増大し、その結果、半導
体装置の高周波特性が著しく劣化してしまうという新た
な問題が発生する。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、その目的は、高周波特性に優れた半導体装
置を安価に得ることができる半導体製造方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、リードフレームのダイパ
ッド上に搭載された半導体チップの上面に、モールド樹
脂よりも膨張率が大きく且つ半導体チップに対する密着
性よりもモールド樹脂に対する密着性に優れた耐熱性樹
脂を塗布した状態で、成形金型のキャビティ内に半導体
チップを配置する工程と、成形金型のキャビティ内に加
熱溶融したモールド樹脂を圧入して、耐熱性樹脂を膨張
させるとともに、圧入したモールド樹脂を硬化させて所
定形状の半導体パッケージを形成する工程と、所定形状
に形成した半導体パッケージを所定の温度以下に冷却し
て、先に膨張させた耐熱性樹脂を収縮させるとともに半
導体チップの上面から耐熱性樹脂を剥離させて、半導体
チップの上面と耐熱性樹脂との間に空隙を形成する工程
とからなる半導体製造方法である。
【０００７】また、リードフレームのダイパッド上に搭
載された半導体チップを上型キャビティの容積よりも下
型キャビティの容積が大きい上下一対の成形金型のキャ
ビティ内に配置する工程と、成形金型のキャビティ内に
加熱溶融したモールド樹脂を圧入するとともに、その圧
入したモールド樹脂を硬化させて所定形状の半導体パッ
ケージを形成する工程と、所定形状に形成した半導体パ
ッケージを成形金型から取り出した状態で所定の温度以
下に冷却し、モールド樹脂を収縮させるとともに半導体
チップの上面からモールド樹脂を剥離させて、半導体チ
ップの上面とモールド樹脂との間に空隙を形成する工程
とからなる半導体製造方法である。
【０００８】
【作用】本発明の半導体製造方法においては、半導体パ
ッケージの上面に塗布された耐熱性樹脂がキャビティ内
に圧入されたモールド樹脂の熱によって膨張し、その
後、所定形状に形成された半導体パッケージを所定の温
度以下に冷却して上記耐熱性樹脂を収縮させることによ
り、半導体チップの上面から耐熱性樹脂が剥離して半導
体チップの上面と耐熱性樹脂との間に空隙が形成され
る。これにより、パッケージの浮遊容量は金属パッケー
ジやセラミックパッケージを採用した場合とほとんど同
等になることから、高周波特性に優れた樹脂封止型半導
体装置が得られる。
【０００９】また、本発明の半導体製造方法において
は、上型キャビティの容積よりも下型キャビティの容積
が大きい成形金型のキャビティ内に半導体チップを配置
して、そのキャビティ内に加熱溶融したモールド樹脂を
注入して所定形状の半導体パッケージを形成し、その
後、成形金型から半導体パッケージを取り出した状態で
所定の温度以下に冷却し、上記モールド樹脂を収縮させ
ることにより、半導体チップの上面からモールド樹脂が
剥離して、半導体チップの上面とモールド樹脂との間に
空隙が形成される。これにより、パッケージの浮遊容量
は金属パッケージやセラミックパッケージを採用した場
合とほとんど同等になることから、高周波特性に優れた
樹脂封止型半導体装置が得られる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明に係わる半導体製
造方法の第１実施例を説明する図である。図において、
１は半導体チップ、２はリードフレーム、３はダイパッ
ド、４は半導体チップ１の電極とリードフレーム２とを
接続するボンディングワイヤ、５は上下一対の成形金
型、６は成形金型５により形成されたキャビティであ
る。
【００１１】まず第１の工程では、図１（ａ）に示すよ
うに、リードフレーム２のダイパッド３上に搭載された
半導体チップ１を成形金型５のキャビティ６内に配置す
る。その際、半導体チップ１の上面には予め耐熱性樹脂
７を塗布しておく。この耐熱性樹脂としては、後述する
モールド樹脂よりも膨張率が大きく且つ半導体チップ１
に対する密着性よりもモールド樹脂に対する密着性に優
れた樹脂が採用される。例えば、モールド樹脂がフィラ
ー入りのシリコーン樹脂である場合、耐熱性樹脂として
はフィラー無しのシリコーン樹脂を採用することがで
き、またモールド樹脂がエポキシ樹脂の場合はこれと相
容性の良い耐熱性のゴム材を採用することができる。
【００１２】次いで第２の工程では、図１（ｂ）に示す
ように、成形金型５のキャビティ６内に加熱溶融したモ
ールド樹脂８を圧入して、予め半導体チップ１の上面に
塗布しておいた耐熱性樹脂７をモールド樹脂８の熱によ
り膨張させる。さらに本工程では、先に圧入したモール
ド樹脂８を硬化させて、所定形状の半導体パッケージ９
を形成する。
【００１３】続いて第３の工程では、図１（ｃ）に示す
ように、上記第２の工程で所定形状に形成した半導体パ
ッケージ９を所定の温度以下（例えば１００℃以下）に
冷却し、先に膨張させた耐熱性樹脂７を収縮させる。こ
のとき、耐熱性樹脂７は、モールド樹脂８よりも大きな
比率で収縮するため、密着性の良い側、つまりモールド
樹脂８側に引き付けられ、これにより半導体チップ１の
上面から耐熱性樹脂７が剥離して、半導体チップ１の上
面と耐熱性樹脂７との間に空隙１０が形成される。
【００１４】このように本第１実施例の半導体製造方法
においては、半導体チップ１をモールド樹脂８にて封止
しても、半導体チップ１の上面と耐熱性樹脂７との間に
空隙９が形成されるため、金属パッケージやセラミック
パッケージを採用した場合とほとんど同等の比誘電率並
びにパッケージの浮遊容量が得られ、これにより高周波
特性に優れた樹脂封止型半導体装置の実現が可能とな
る。
【００１５】図２は本発明に係わる半導体製造方法の第
２実施例を説明する図である。図において、１は半導体
チップ、２はリードフレーム、３はダイパッド、４は半
導体チップ１の電極とリードフレーム２とを接続するボ
ンディングワイヤ、５は上下一対の成形金型、６は成形
金型５により形成されたキャビティである。
【００１６】まず第１の工程では、図２（ａ）に示すよ
うに、リードフレーム２のダイパッド３上に搭載された
半導体チップ１を成形金型５のキャビティ６内に配置す
る。ここで、下型キャビティ６ａの容積は上型キャビテ
ィ６ｂの容積よりも大きく形成されており、またキャビ
ティ６の断面形状としては若干下向きに湾曲したかたち
で形成されている。
【００１７】次いで第２の工程では、図２（ｂ）に示す
ように、成形金型５のキャビティ６内に加熱溶融したモ
ールド樹脂８を圧入するとともに、その圧入したモール
ド樹脂８を硬化させて所定形状の半導体パッケージ９を
形成する。
【００１８】続いて第３の工程では、図２（ｃ）に示す
ように、上記第２の工程で所定形状に形成した半導体パ
ッケージ９を成形金型５から取り出すとともに、その取
り出した半導体パッケージ９を所定の温度以下（例えば
１００℃以下）に冷却して、モールド樹脂８を収縮させ
る。このとき、成形金型５の上型キャビティ６ｂと下型
キャビティ６ａとの容積格差により半導体パッケージ９
には図中矢印で示すような収縮応力がかかり、これによ
り半導体チップ１の上面からモールド樹脂８が剥離し
て、半導体チップ１の上面とモールド樹脂８との間に空
隙１０が形成される。なお、半導体チップ１の上面とモ
ールド樹脂８とが剥離しやすいように、予め半導体チッ
プ１の上面に剥離材（例えばテフロン等）をコーティン
グするようにしてもよい。
【００１９】このように本第２実施例の半導体製造方法
においては、半導体チップ１をモールド樹脂８にて封止
しても、半導体チップ１の上面とモールド樹脂８との間
に空隙１０が形成されるため、上記第１実施例と同様に
金属パッケージやセラミックパッケージを採用した場合
とほとんど同等の比誘電率並びにパッケージの浮遊容量
が得られ、これにより高周波特性に優れた樹脂封止型半
導体装置の実現が可能となる。
【００２０】また、本第２実施例のように、冷却時のモ
ールド樹脂８の収縮応力を考慮して、予め成形金型５の
キャビティ６の断面形状を下向きに湾曲したかたちで形
成しておけば、上記収縮応力によって半導体パッケージ
９の形状が矯正されるため、樹脂封止後の半導体装置の
形状としては何ら不都合を生じない。
【００２１】
【発明の効果】以上、説明したように本発明の半導体製
造方法によれば、半導体チップの上面に塗布した耐熱性
樹脂の膨張収縮、或いは成形金型の上型キャビティと下
型キャビティとの容積格差によるモールド樹脂の収縮応
力により、半導体チップの上面とモールド樹脂（又は耐
熱性樹脂）との間に空隙が形成されるため、パッケージ
の浮遊容量が金属パッケージやセラミックパッケージを
採用した場合とほとんど同等になり、これにより高周波
特性に優れた安価な樹脂封止型の半導体装置を得ること
が可能となる。
【図面の簡単な説明】
【図１】本発明に係わる半導体製造方法の第１実施例を
説明する図である。
【図２】本発明に係わる半導体製造方法の第２実施例を
説明する図である。
【符号の説明】
１ 半導体チップ ２ リードフレーム ３ ダイパッド ５ 成形金型 ６ キャビティ ６ａ 下型キャビティ ６ｂ 上型キャビティ ７ 耐熱性樹脂 ８ モールド樹脂 ９ 半導体パッケージ １０ 空隙

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのダイパッド上に搭載さ
    れた半導体チップの上面に、モールド樹脂よりも膨張率
    が大きく且つ前記半導体チップに対する密着性よりも前
    記モールド樹脂に対する密着性に優れた耐熱性樹脂を塗
    布した状態で、成形金型のキャビティ内に前記半導体チ
    ップを配置する工程と、 前記成形金型のキャビティ内に加熱溶融したモールド樹
    脂を圧入して、前記耐熱性樹脂を膨張させるとともに、
    前記圧入したモールド樹脂を硬化させて所定形状の半導
    体パッケージを形成する工程と、 前記所定形状に形成した半導体パッケージを所定の温度
    以下に冷却して、前記膨張させた耐熱性樹脂を収縮させ
    るとともに前記半導体チップの上面から前記耐熱性樹脂
    を剥離させて、前記半導体チップの上面と前記耐熱性樹
    脂との間に空隙を形成する工程とからなることを特徴と
    する半導体製造方法。
  2. 【請求項２】 リードフレームのダイパッド上に搭載さ
    れた半導体チップを上型キャビティの容積よりも下型キ
    ャビティの容積が大きい上下一対の成形金型のキャビテ
    ィ内に配置する工程と、 前記成形金型のキャビティ内に加熱溶融したモールド樹
    脂を圧入するとともに、その圧入したモールド樹脂を硬
    化させて所定形状の半導体パッケージを形成する工程
    と、 前記所定形状に形成した半導体パッケージを前記成形金
    型から取り出した状態で所定の温度以下に冷却し、前記
    モールド樹脂を収縮させるとともに前記半導体チップの
    上面から前記モールド樹脂を剥離させて、前記半導体チ
    ップの上面と前記モールド樹脂との間に空隙を形成する
    工程とからなることを特徴とする半導体製造方法。
JP5125263A 1993-04-27 1993-04-27 半導体製造方法 Pending JPH06314756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5125263A JPH06314756A (ja) 1993-04-27 1993-04-27 半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5125263A JPH06314756A (ja) 1993-04-27 1993-04-27 半導体製造方法

Publications (1)

Publication Number Publication Date
JPH06314756A true JPH06314756A (ja) 1994-11-08

Family

ID=14905757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5125263A Pending JPH06314756A (ja) 1993-04-27 1993-04-27 半導体製造方法

Country Status (1)

Country Link
JP (1) JPH06314756A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213840A (ja) * 1996-01-31 1997-08-15 Nec Corp 樹脂封止型半導体装置
EP0930644A1 (en) * 1998-01-09 1999-07-21 Nec Corporation Fabrication method of plastic-packaged semiconductor device
US8420450B2 (en) 2010-06-28 2013-04-16 Samsung Electronics Co., Ltd. Method of molding semiconductor package
EP1760780A3 (en) * 2005-09-06 2013-05-15 Marvell World Trade Ltd. Integrated circuit including silicon wafer with annealed glass paste
US9350360B2 (en) 2002-10-15 2016-05-24 Marvell World Trade Ltd. Systems and methods for configuring a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213840A (ja) * 1996-01-31 1997-08-15 Nec Corp 樹脂封止型半導体装置
EP0930644A1 (en) * 1998-01-09 1999-07-21 Nec Corporation Fabrication method of plastic-packaged semiconductor device
US9350360B2 (en) 2002-10-15 2016-05-24 Marvell World Trade Ltd. Systems and methods for configuring a semiconductor device
EP1760780A3 (en) * 2005-09-06 2013-05-15 Marvell World Trade Ltd. Integrated circuit including silicon wafer with annealed glass paste
US8420450B2 (en) 2010-06-28 2013-04-16 Samsung Electronics Co., Ltd. Method of molding semiconductor package
US8956921B2 (en) 2010-06-28 2015-02-17 Samsung Electronics Co., Ltd. Method of molding semiconductor package
US9184065B2 (en) 2010-06-28 2015-11-10 Samsung Electronics Co., Ltd. Method of molding semiconductor package

Similar Documents

Publication Publication Date Title
EP0725433A2 (en) leadframe and method of fabrication
US5256598A (en) Shrink accommodating lead frame
JPH11121488A (ja) 半導体装置の製造方法及び樹脂封止装置
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US5760526A (en) Plastic encapsulated SAW device
US5612853A (en) Package for a power semiconductor device
US20090152695A1 (en) Semiconductor component and method of manufacture
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JPH06314756A (ja) 半導体製造方法
US5778520A (en) Method of making an assembly package in an air tight cavity and a product made by the method
JP2001024001A (ja) 樹脂封止型半導体装置の製造方法及びリードフレーム
JPS6389313A (ja) 電子部品の金型樹脂成形法
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JPH0864759A (ja) 樹脂封止型パワーモジュール装置及びその製法
JP2002270627A (ja) 半導体装置の製造方法
JPS62113433A (ja) 樹脂封止形半導体装置の製造方法
JP2784126B2 (ja) 半導体素子収納用パッケージの製造方法
JP3014873B2 (ja) 半導体装置の製造方法
JP2799831B2 (ja) 電力用半導体モジュール
JPS6298751A (ja) 樹脂封止用半導体外囲器
JPH01135032A (ja) 樹脂封止半導体装置の製造方法
JPH0210758A (ja) 半導体装置
WO2021239984A1 (en) Method of assembling a semiconductor component
JPS60111432A (ja) 半導体装置用樹脂封止金型