JPH06314654A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06314654A
JPH06314654A JP5104098A JP10409893A JPH06314654A JP H06314654 A JPH06314654 A JP H06314654A JP 5104098 A JP5104098 A JP 5104098A JP 10409893 A JP10409893 A JP 10409893A JP H06314654 A JPH06314654 A JP H06314654A
Authority
JP
Japan
Prior art keywords
substrate
gas
silicon oxide
oxide film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5104098A
Other languages
English (en)
Other versions
JP3080809B2 (ja
Inventor
Tsukasa Doi
司 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP05104098A priority Critical patent/JP3080809B2/ja
Priority to US08/098,927 priority patent/US5459108A/en
Priority to KR1019930015075A priority patent/KR970005678B1/ko
Publication of JPH06314654A publication Critical patent/JPH06314654A/ja
Application granted granted Critical
Publication of JP3080809B2 publication Critical patent/JP3080809B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 下地の如何にかかわらず成長速度が等しく、
優れた埋め込み平坦性を示し、しかも、良好な膜質のシ
リコン酸化膜を形成できる半導体装置の製造方法を提供
する。 【構成】 組成にＳｉ−Ｎ結合を持つ有機ソース１６と
Ｏ3とを基板１に導き、有機ソース１６とＯ3とを常圧下
で化学反応させて、基板１にシリコン酸化膜を成長させ
る。有機ソース１６は、例えばヘキサメチルジシラザン
(（ＣＨ3)3Ｓｉ−Ｎ(Ｈ)−Ｓｉ（ＣＨ3）3)である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、より詳しくは、有機ソースとオゾンとを常圧
下で反応させる化学気相成長法(常圧ＣＶＤ法)に関す
る。
【０００２】
【従来の技術】半導体素子の高密度化,高集積化に伴っ
て多層配線を形成する必要から、層間絶縁膜形成法とし
て、低温(４００℃程度)で成膜ができ、かつ、優れた埋
め込み平坦性を示すＴＥＯＳ(テトラエトキシシラン)−
Ｏ3(オゾン)系常圧ＣＶＤ法が知られている。ＴＥＯＳ
−Ｏ3系常圧ＣＶＤ法は、ＴＥＯＳ(例えばＮ2ガスでバ
ブリングしたもの)とＯ3(Ｏ2をキャリアガスとする)と
を所定温度に保持した基板に導き、常圧下で化学反応さ
せて、上記基板にシリコン酸化膜を成長させる方法であ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上記Ｔ
ＥＯＳ−Ｏ3系常圧ＣＶＤ法では、シリコン酸化膜の成
長速度が下地の材料に依存するという問題がある。すな
わち、下地が単結晶Ｓｉ,ポリＳｉ，金属からなるとき
は成長速度が速くなる一方、下地がプラズマＳｉＯ2，
サーマル(熱酸化)ＳｉＯ2からなるときは成長速度が遅
くなる(下地がＳｉＮのときは中間速度となる。)。な
お、図６に、下地がポリＳｉ、サーマルＳｉＯ2のとき
の成長速度の差を例示している(□がポリＳｉ上の成長
速度、●がサーマルＳｉＯ2上の成長速度を表してい
る。)。このように、下地の種類によって成長速度が異
なるため、絶縁膜上に所定のピッチで金属配線などが設
けられている上に成長を行うとき(金属層間工程)、ステ
ップカバレッジが悪くなり、良好な埋め込み形状を得る
ことができない。
【０００４】この問題を避けるために、金属層間工程で
は、一旦ＴＥＯＳを原料としてプラズマＣＶＤ法により
シリコン酸化膜(プラズマＴＥＯＳ膜)を形成し、この
後、上記ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法によりシリコン
酸化膜を形成する試みがなされている。しかし、工程数
が増加するし、また、サブハーフミクロン域ではプラズ
マＴＥＯＳ膜自体のステップカバレッジが悪いため、良
好な埋め込み形状を得ることができない。
【０００５】なお、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法で、
オゾン濃度(通常５ｗｔ％）を０.５〜１.５ｗｔ％程度
に下げれば、成長速度の下地依存性を解消することがで
きるが、アニールによる膜収縮率が大きくなるなど、形
成されるシリコン酸化膜の膜質が悪くなる。
【０００６】そこで、この発明の目的は、下地の如何に
かかわらず成長速度が等しく、優れた埋め込み平坦性を
示し、しかも、良好な膜質のシリコン酸化膜を形成でき
る半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段および作用】上記目的を達
成するため、この発明は、有機ソースとＯ3とを基板に
導き、上記有機ソースとＯ3とを常圧下で化学反応させ
て、上記基板にシリコン酸化膜を成長させる半導体装置
の製造方法において、上記有機ソースは、組成にＳｉ−
Ｎ結合を有することを特徴としている。
【０００８】本発明者は、種々の有機ソース原料につい
て実験を試みた結果、有機ソースとして、組成にＳｉ−
Ｎ結合を有するものを用いた場合、形成されるシリコン
酸化膜は下地依存性がなく、優れた埋め込み平坦性を示
すことを発見した。上記有機ソースは、例えばヘキサメ
チルジシラザンである。成長時のオゾン濃度は通常の５
ｗｔ％で良く、この結果、良好な膜質のシリコン酸化膜
が得られた。
【０００９】
【実施例】以下、この発明の半導体装置の製造方法を実
施例により詳細に説明する。
【００１０】図１は、この発明によりシリコン酸化膜を
成長するための有機ソース−Ｏ3系常圧ＣＶＤ装置を示
している。この装置は、基板１を所定の温度に保持でき
るヒータ２と、上記基板１に面し、カバー４に覆われた
デスパージョン・ヘッド３を備えている。上記デスパー
ジョン・ヘッド３の基板側３aに、ガスを噴出できるス
リット３１,３２が交互に設けられている。ヘッド３の
下部３bでは、スリット３１に対して有機ソースを導入
するガス系２１が接続される一方、スリット３２に対し
てＯ3およびＯ2ガスを導入するガス系２２が接続されて
いる。上記ガス系２１は、雰囲気用Ｎ2系２１aと、キャ
リアＮ2系２１bとが合流したものである。雰囲気用Ｎ2
系２１aは、マスフローコントローラ９を有し、雰囲気
用Ｎ2ガスを所定の流量でヘッド３へ供給する。キャリ
アＮ2系２１bは、マスフローコントローラ１０と、組成
にＳｉ−Ｎ結合を有する有機ソース１６を溜めたソース
容器６とを有し、ヘキサメチルジシラザン１６を所定流
量のＮ2ガスでバブリングしてヘッド３へ供給する。こ
の例では、組成にＳｉ−Ｎ結合を有する有機ソース１６
として、ヘキサメチルジシラザン(（ＣＨ3）3Ｓｉ−Ｎ
（Ｈ）−Ｓｉ(ＣＨ3）3）を用いる。なお、ヘキサメチ
ルジシラザン（ＨＭＤＳ）はＴＥＯＳに比して蒸気圧が
高いので、キャリアＮ2ガス流量を小さくすることかで
きる。一方、ガス系２２は、マスフローコントローラ８
と、オゾン発生装置５とを有し、Ｏ3およびＯ2ガスを所
定の流量,比率でヘッド３へ供給する。
【００１１】実際に成長を行う場合、ヒータ２によって
基板１の温度を４１０℃に設定し、ヘキサメチルジシラ
ザン１６の温度を６５℃に保つ。マスフローコントロー
ラ９,１０によって、雰囲気用Ｎ2ガスの流量を１８ＳＬ
Ｍ、ヘキサメチルジシラザン１６をバブリングするキャ
リアＮ2ガスの流量を０.４ＳＬＭにそれぞれ設定する。
また、マスフローコントローラ８によってＯ2ガスの流
量を７.５ＳＬＭに設定し、オゾン発生装置５によって
Ｏ2ガス中のＯ3を５ｗｔ％に設定する。このような成長
条件で、基板１を図１において左右方向に移動させつ
つ、スリット３１,３２を通して各ガスを基板１に導い
てシリコン酸化膜を成長させる。なお、反応後のガスは
ヘッド３とカバー４との隙間３３を通して排気する。
【００１２】基板１上に成長した膜を評価したところ、
形成されたシリコン酸化膜は下地の種類にかかわらず略
同一の成長速度を示した。例えば、図２に示すように、
下地がポリＳｉ、サーマルＳｉＯ2のときに、基板温度
３５０〜４３０℃の範囲で、成長速度が略同一となった
(□がポリＳｉ上の成長速度、●がサーマルＳｉＯ2上の
成長速度を表している。)。また、ライン・アンド・ス
ペース(Ｌ／Ｓ)パターン(凹凸が周期的に繰り返すパタ
ーンであって、凹部と凸部との幅が同一のもの)上に成
長させた場合、図３に示すように、パターンスペース
（凹部または凸部の幅）が０.５μｍに至るまでカバレ
ッジ比（凹部上の厚さ／凸部上の厚さ）が８０％以上と
なり、優れた埋め込み特性を示した。また、表１に示す
ように、０.５％ＨＦ液によるエッチング速度が２２５
Å／ｍｉｎ．、８００℃３０ｍｉｎ．のアニールによる
膜収縮率が５.８％となって、ＴＥＯＳ−Ｏ3の反応によ
るもの(エッチング速度２２０Å／ｍｉｎ．、膜収縮率
６.０％)と同等の良好な膜質を示した。
【００１３】なお、この成長方法を用いて、次のように
して基板表面の平坦化を行う。基板１の表面には、図４
(a)に示すように、既にゲート絶縁膜１２と、所定のピ
ッチで並ぶゲート電極１３と、層間絶縁膜１４とが形成
され、さらに上記ゲート電極１３上に上部電極１５が形
成されていものとする。ここで、同図(b)に示すよう
に、上記成長方法を適用して、層間絶縁膜として全面に
シリコン酸化膜１６を成長させる。この後、ドライエッ
チングによりシリコン酸化膜１６を全面にわたってエッ
チングする。これにより、膜厚を調整するとともに基板
表面を平坦化することができる。
【００１４】
【発明の効果】以上より明らかなように、この発明の半
導体装置の製造方法は、組成にＳｉ−Ｎ結合を持つ有機
ソースとＯ3とを基板に導き、上記有機ソースとＯ3とを
常圧下で化学反応させて、上記基板にシリコン酸化膜を
成長させるので、下地の如何にかかわらず成長速度が等
しく、優れた埋め込み平坦性を示し、しかも、良好な膜
質のシリコン酸化膜を形成することができる。
【００１５】また、上記有機ソースはヘキサメチルジシ
ラザンである場合、ヘキサメチルジシラザンとＯ3との
反応によって、下地の如何にかかわらず成長速度が等し
く、優れた埋め込み平坦性を示し、しかも、良好な膜質
のシリコン酸化膜を形成することができる。
【表１】
【図面の簡単な説明】
【図１】 この発明によりシリコン酸化膜を成長するの
に用いる有機ソース−Ｏ3系常圧ＣＶＤ装置を示す図で
ある。
【図２】 この発明の一実施例の成長方法により形成さ
れるシリコン酸化膜の成長速度と基板温度との関係を示
す図である。
【図３】 上記成長方法によりシリコン酸化膜を形成し
た場合のカバレッジ比とパターンスペースとの関係を示
す図である。
【図４】 上記成長方法を適用して基板表面を平坦化す
る工程を説明する図である。
【図５】 ヘキサメチルジシラザンおよびＴＥＯＳの蒸
気圧と温度との関係を示す図である。
【図６】 ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法によるシリコ
ン酸化膜の下地依存性を示す図である。
【符号の説明】
１ 基板 ２ ヒータ ３ デスパージョン・ヘッド ４ カバー ５ オゾン発生装置 ６,７ ソース容器 ８,９,１０ マスフローコントローラ ２１ 有機ソースを導入するガス系 ２１a キャリアＮ2系 ２１b 有機ソース系 ２２ Ｏ3およびＯ2ガスを導入するガス系

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 有機ソースとＯ3とを基板に導き、上記
    有機ソースとＯ3とを常圧下で化学反応させて、上記基
    板にシリコン酸化膜を成長させる半導体装置の製造方法
    において、 上記有機ソースは、組成にＳｉ−Ｎ結合を有することを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 上記有機ソースはヘキサメチルジシラザ
    ンであることを特徴とする請求項１に記載の半導体装置
    の製造方法。
JP05104098A 1992-10-06 1993-04-30 半導体装置の製造方法 Expired - Fee Related JP3080809B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP05104098A JP3080809B2 (ja) 1993-04-30 1993-04-30 半導体装置の製造方法
US08/098,927 US5459108A (en) 1992-10-06 1993-07-29 Normal pressure CVD process for manufacture of a semiconductor device through reaction of a nitrogen containing organic source with ozone
KR1019930015075A KR970005678B1 (ko) 1992-10-06 1993-08-03 유기 소스와 오존의 반응을 통한 반도체 장치 제조의 상압 cvd법에 있어서의 질소 함유 소스의 추가

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05104098A JP3080809B2 (ja) 1993-04-30 1993-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06314654A true JPH06314654A (ja) 1994-11-08
JP3080809B2 JP3080809B2 (ja) 2000-08-28

Family

ID=14371648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05104098A Expired - Fee Related JP3080809B2 (ja) 1992-10-06 1993-04-30 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP3080809B2 (ja)
KR (1) KR970005678B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003515674A (ja) * 1999-12-03 2003-05-07 エイエスエム マイクロケミストリ オーワイ 二酸化ケイ素を含む膜の原子層化学蒸着
JP2009123849A (ja) * 2007-11-13 2009-06-04 Meidensha Corp 酸化膜形成方法及びその装置
US8323737B2 (en) 1996-08-16 2012-12-04 Asm International N.V. Sequential chemical vapor deposition

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11306396B2 (en) * 2018-11-30 2022-04-19 Meidensha Corporation Oxide film forming device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8323737B2 (en) 1996-08-16 2012-12-04 Asm International N.V. Sequential chemical vapor deposition
JP2003515674A (ja) * 1999-12-03 2003-05-07 エイエスエム マイクロケミストリ オーワイ 二酸化ケイ素を含む膜の原子層化学蒸着
US9514956B2 (en) 1999-12-03 2016-12-06 Asm International N.V. Method of growing oxide thin films
JP2009123849A (ja) * 2007-11-13 2009-06-04 Meidensha Corp 酸化膜形成方法及びその装置

Also Published As

Publication number Publication date
JP3080809B2 (ja) 2000-08-28
KR970005678B1 (ko) 1997-04-18
KR940010187A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
KR100443085B1 (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
TWI781889B (zh) 形成氮碳氧化矽薄膜的方法
US5290736A (en) Method of forming interlayer-insulating film using ozone and organic silanes at a pressure above atmospheric
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
TWI716334B (zh) 在反應空間中的基板的表面上形成氮化矽薄膜之方法
JP4279176B2 (ja) シリコン窒化膜の形成方法
JP2776726B2 (ja) 半導体装置の製造方法
JP2021064788A (ja) 酸化シリコンの形態選択的な膜形成方法
JP3476801B2 (ja) トリスジメチルアミノシランを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
JP3123061B2 (ja) バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法
US7084076B2 (en) Method for forming silicon dioxide film using siloxane
US5459108A (en) Normal pressure CVD process for manufacture of a semiconductor device through reaction of a nitrogen containing organic source with ozone
JPH04348557A (ja) 半導体装置の製造方法
JP3080809B2 (ja) 半導体装置の製造方法
JP3004129B2 (ja) 半導体装置の製造方法
US6777347B1 (en) Method to produce porous oxide including forming a precoating oxide and a thermal oxide
JPH05206110A (ja) 半導体装置およびその製造方法
US20240105499A1 (en) Molecular layer deposition carbon masks for direct selective deposition of silicon-containing materials
JP2945217B2 (ja) 半導体装置の製造方法
KR102225183B1 (ko) 선택적 증착에 의한 메모리 소자 결함 회복 방법
JP3063301B2 (ja) 半導体装置の製造方法
JPH05218031A (ja) 半導体装置の製造方法
JP2003528443A5 (ja)
JPH0810692B2 (ja) 半導体装置の製造方法
TW202344707A (zh) 製備富矽氮化矽膜之方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees