JPH06310625A

JPH06310625A - 実装ソケット

Info

Publication number: JPH06310625A
Application number: JP9323793A
Authority: JP
Inventors: Yoshinobu Nakayama; 好信中山
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1993-04-20
Filing date: 1993-04-20
Publication date: 1994-11-04

Abstract

(57)【要約】【目的】半導体装置の製造コストを低減できる実装ソ
ケットを提供する。また、半導体装置の製造プロセスの
検査工程での作業効率を向上する実装ソケットを提供す
る。【構成】半導体ペレット６が装着されるソケット本体
２の一表面側に前記半導体ペレット６の外部端子６Ａと
電気的に接続される第１電極４Ａを配置し、この第１電
極４Ａを、前記ソケット本体２の一表面と対向する裏面
側に配置された第２電極２Ｃに電気的に接続した構造の
実装ソケット１。また、前記第１電極４Ａと第２電極２
Ｃとの間には配線層４Ｂが介在され、この配線層４Ｂに
は電気的な等長及び伝送インピーダンス特性が付加され
る構造の実装ソケット１。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、実装ソケットに関し、
特に、半導体装置の製造技術で使用される実装ソケット
に適用して有効な技術に関するものである。

【０００２】

【従来の技術】記憶回路、論理回路或はそれらの混合回
路等の回路システムが塔載された半導体ペレットを保護
する目的として、例えば前記半導体ペレットを樹脂、セ
ラミック等からなる封止体で封止した半導体装置があ
る。この種の半導体装置は例えばフラットパッケージ構
造で構成される。

【０００３】前記フラットパッケージ構造の半導体装置
は、半導体ペレットの外部端子（ボンディングパッド）
にボンディングワイヤを介してインナーリードが電気的
に接続され、これらの半導体ペレット、ボンディングワ
イヤ、インナーリード等が封止体で封止される。封止体
の外部には前記インナーリードと一体に形成されたアウ
ターリードが配列され、このアウターリードは例えばガ
ルウィング形状に成形される。半導体ペレットは例えば
単結晶珪素基板を主体にして構成され、その主面には前
記回路システムを構成する複数個の半導体素子が配置さ
れる。

【０００４】前記半導体装置は、その製造プロセス中の
組立工程後の検査工程において、エージング試験(加速
試験)、選別試験が行われる。エージング試験は、顧客
での使用条件に比べて過酷な使用条件下（負荷を与えた
状態）で半導体装置に塔載された半導体ペレットの回路
システムの回路動作を行い、顧客での使用中に欠陥にな
るもの、ある意味では欠陥を加速的に発生せしめ、顧客
に出荷する前の初期段階において不良品の排除を目的と
する。選別試験は、エージング処理された半導体ペレッ
トの電気的特性検査を行い、半導体装置の良品、不良品
の選別を目的とする。

【０００５】前記エージング試験において、半導体装置
は、直接エージングボード（検査用実装基板）に実装す
ることができないので、エージングボードには実装ソケ
ットを介在して実装される。実装ソケットは、ソケット
本体の一表面側（半導体装置塔載面側）に例えば複数の
リードピンの一端が突出し配列されると共に、ソケット
本体の一表面側と対向する裏面側(ボード実装面側)に前
記複数のリードピンの他端が突出し配列される。前記複
数のリードピンの一端の夫々は、前記半導体装置の複数
のアウターリードの夫々の配列位置に対応する位置に配
列され、前記半導体装置を着脱自在に装着しかつ半導体
装置との電気的な接続がなされる。前記複数のリードピ
ンの他端の夫々は、ソケット本体の裏面に対して垂直方
向に突出した所謂ピン挿入型で構成され、エージングボ
ードの端子に電気的にかつ機械的に接続され、実装ソケ
ットをエージングボードに実装できる。

【０００６】前記選別試験は例えばＤＣ論理テスト、ス
イッチングテスト、高速ＲＡＭテスト等のテストが行わ
れる。この選別試験において、半導体装置は、直接テス
トボード(測定用実装基板)に実装することができないの
で、テストボードには、前述のエージングボードと同様
に、実装ソケットを介在して実装される。このテストボ
ードは例えば多層配線構造のプリント配線基板で形成さ
れ、このプリント配線基板には、電気的な等長及び伝送
インピーダンス特性が付加されている。

【０００７】

【発明が解決しようとする課題】本発明者は、前述の半
導体装置について検討した結果、以下の問題点を見出し
た。

【０００８】前記半導体装置は、その製造プロセス中の
組立工程後の検査工程において、顧客に出荷する前の初
期段階において不良品の排除を目的とするエージング試
験を行い、その後、半導体ペレットの電気的特性検査を
行い、良品、不良品の選別を目的とする選別試験を行っ
ているので、半導体ペレットの不良により、半導体装置
が不良品になった場合、製造プロセス中の組立工程に相
当する経費が無駄になる。このため、不良品の組立経費
に相当する分、半導体装置の製造コストが増大するとい
う問題があった。

【０００９】また、前記半導体装置は、エージング試験
においてエージングボードに実装ソケットを介在して実
装され、選別試験においてテストボードに実装ソケット
を介在して実装される。つまり、半導体装置は、検査工
程において、エージングボードからテストボードに移し
替えられる。このため、半導体装置を移し替える時間に
相当する分、半導体装置の製造プロセス中の検査工程で
の作業効率が低下するという問題があった。

【００１０】本発明の目的は、半導体装置の製造コスト
を低減できる実装ソケットを提供することにある。

【００１１】本発明の他の目的は、前記目的を達成し、
半導体装置の製造プロセス中の検査工程での作業効率を
向上できる実装ソケットを提供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１４】（１）半導体ペレットが装着されるソケッ
ト本体の一表面側に前記半導体ペレットの外部端子と電
気的に接続される第１電極を配置し、この第１電極を前
記ソケット本体の一表面と対向する裏面側に配置された
第２電極に電気的に接続した実装ソケット。

【００１５】（２）前記第１電極と第２電極との間には
配線層が介在され、この配線層には電気的な等長及び伝
送インピーダンス特性が付加される実装ソケット。

【００１６】

【作用】上述した手段（１）によれば、半導体装置の製
造プロセス中の検査工程において、半導体ペレットを装
着し、この半導体ペレットをエージングボード、テステ
ボードに実装し、裸の状態で半導体ペレットにエージン
グ試験、選別試験を施すことができるので、組立工程前
に半導体ペレットの良品、不良品の選別を行うことがで
き、不良品の半導体ペレットを排除することができる。
この結果、不良品の半導体ペレットの組立経費に相当す
る分、半導体装置の製造コストを低減できる。

【００１７】上述した手段（２）によれば、半導体装置
の製造プロセス中の検査工程において、エージングボー
ドからテストボードに半導体ペレットを移し替えること
なく、半導体ペレットにＤＣ論理テスト、スイッチング
テスト、高速ＲＡＭテスト等の選別試験を施すことがで
きるので、この移し替え時間に相当する分、半導体装置
の製造プロセス中の検査工程での作業効率を向上でき
る。

【００１８】以下、本発明の構成について、実装ソケッ
トに本発明を適用した一実施例とともに説明する。な
お、実施例を説明するための全図において、同一機能を
有するものは同一符号を付け、その繰り返しの説明は省
略する。

【００１９】

【実施例】本発明の一実施例である実装ソケットの概略
構成を図２(平面図)、図３（側面図）及び図１(図２に
示すＡ−Ａ切断線で切った断面図)に示す。

【００２０】図１、図２及び図３に示すように、実装ソ
ケット１は、主に、ソケット本体２及び２つの蓋部材５
で構成される。この実装ソケット１は、ソケット本体２
の一表面側に半導体ペレット６を装着し、この半導体ペ
レット６をソケット本体２及び２つの蓋部材５で形成さ
れるキャビティ内に収納するように構成される。

【００２１】前記半導体ペレット６は例えば平面が方形
状の単結晶珪素基板を主体にして構成され、その主面
(素子形成面)には記憶回路、論理回路或はそれらの混合
回路等の回路システムが塔載される。この半導体ペレッ
ト６の主面上には複数個の外部端子６Ａが配置される。
複数個の外部端子６Ａの夫々は前記回路システムを構成
する半導体素子に電気的に接続される。

【００２２】前記ソケット本体２は例えば平面が方形状
に形成される。ソケット本体２の一表面側の中央領域に
は、半導体ペレット６を装着するための装着部３が構成
される。この装着部３は、ソケット本体２の一表面側の
周辺領域に比べて深さ方向に凹んだ構造で構成され、半
導体ペレット６の外周形状に対応した形状で構成され
る。

【００２３】前記ソケット本体２の互いに対向する２辺
の夫々の辺側には蝶番９が設けられる。この蝶番９の夫
々には２つの蓋部材５の夫々の一辺側が連結され、２つ
の蓋部材５の夫々はソケット本体２に対して矢印Ｌの方
向に開閉できるように観音開き構造で構成される。蓋部
材５及びソケット本体２は例えばプラスチック等の絶縁
性材料で形成される。

【００２４】前記一方の蓋部材５の一辺側にはこの一辺
に沿って延在するストッパーピン７が設けられ、他方の
蓋部材５の一辺側には前記ストッパーピン７の一端と対
向する位置に挿入部５Ｃが設けられる。同様に、前記他
方の蓋部材５の一辺と対向する他辺側にはこの一辺に沿
って延在するストッパーピン７が設けられ、一方の蓋部
材５の一辺と対向する他辺側には前記ストッパーピン７
の一端と対向する位置に挿入部５が設けられる。この２
本のストッパーピン７の夫々は摺動自在に構成され、そ
の夫々の一端が挿入部５Ｃの夫々に挿入される。つま
り、２本のストッパーピン７の夫々は、２つの蓋部材５
の夫々を閉めた状態で保持できるように構成される。

【００２５】前記２つの蓋部材５の夫々には、閉めた状
態で半導体ペレット６の裏面側が露出する開口５Ｂが形
成される。また、２つの蓋部材５で一対の内側の中央領
域には、半導体ペレット６を装着するための装着部５Ａ
が形成される。この装着部５Ａは、一対の蓋部材５の周
辺領域に比べて深さ方向に凹んだ構造で構成され、半導
体ペレット６の外周形状に対応した形状で構成される。
つまり、半導体ペレット６は、ソケット本体２の装着部
３及び一対の蓋部材５の装着部５Ａで形成されるキャビ
ティ内に装着され収納される。

【００２６】前記ソケット本体２において、装着部３の
底面上には、この構造に限定されないが例えばベース基
板４が配置される。ベース基板４は、例えば表面に配線
４Ｂが施された絶縁性のポリイミド系樹脂基板を複数枚
積み重ねた多層配線構造（又は単層配線構造でもよい）
で構成される。

【００２７】前記ベース基板４の主面上（ペレット塔載
面上）には複数個の電極４Ａが配置される。この複数個
の電極４Ａの夫々は、半導体ペレット６の複数個の外部
端子６Ａの夫々の配列位置に対応する位置に配列され
る。つまり、半導体ペレット６は、その主面がベース基
板４の主面と対向するようにソケット本体２の装着部３
に装着され、その複数個の外部端子６Ａの夫々がベース
基板４の複数個の電極４Ａの夫々に電気的に接続され
る。複数個の電極４Ａの夫々は、ベース基板４の配線４
Ｂを介在して、ベース基板４の主面と対向する裏面上に
配置された複数個の電極４Ｃの夫々に電気的に接続され
る。

【００２８】前記ベース基板４の複数個の電極４Ｃの夫
々は、ソケット本体２の装着部３の底面上に配置された
複数個の電極２Ａの夫々に電気的に接続される。この複
数個の電極２Ａの夫々は、複数個の電極４Ｃの夫々の配
列位置に対応する位置に配列される。複数個の電極２Ａ
の夫々は、ソケット本体２に形成された配線２Ｂを介在
して、ソケット本体２の装着部３の底面と対向するその
裏面上に配置された複数個の電極２Ｂの夫々に電気的に
接続される。つまり、実装ソケット１は、半導体ペレッ
ト６が装着されるソケット本体２の一表面に、この半導
体ペレット６の外部端子６Ａと電気的に接続される電極
(第１電極)２Ａを配置し、このソケット本体２の一表面
と対向する裏面に、前記電極２Ａと電極的に接続される
電極（第２電極）２Ｃを配置した構造で構成される。な
お、実装ソケット１は、ソケット本体２に配線４Ｂを直
接形成した構造で構成してもよい。

【００２９】前記半導体ペレット６の裏面は例えば収縮
自在で弾性力を有する弾性体８を介在して一対の蓋部材
５で押圧され、半導体ペレット６は固定される。

【００３０】前記ベース基板４において、配線４Ｂは電
気的に等長で形成され、かつ伝送インピーダンス特性が
付加される。つまり、実装ソケット１は、電極４Ａと電
極２Ｃとの間に配線層４Ｂが形成され、この配線層４Ｂ
には電気的な等長及び伝送インピーダンス特性が付加さ
れる。

【００３１】前記実装ソケット１は、半導体装置の製造
プロセス中の検査工程において、例えばエージング試験
でのエージングボード若しくは選別試験でのテストボー
ド等の実装基板１０に実装される。実装基板１０の実装
面上には複数個の電極１０Ａが配置され、この複数個の
電極１０Ａの夫々には実装ソケット１の複数個の電極２
Ａの夫々が電気的にかつ機械的に接続される。

【００３２】このように構成される実装ソケット１は、
半導体ペレット６を装着し、この半導体ペレット６を実
装基板１０の実装面上に実装することができるので、裸
の状態で半導体ペレット６にエージング試験、選別試験
を施すことができる。

【００３３】前記半導体ペレット６は、耐湿性向上のた
め、図４(断面図)に示すように、例えばフラットパッケ
ージ構造の半導体装置１１に塔載される。この半導体装
置１１は、タブ１２Ｃのペレット塔載面上に半導体ペレ
ット６を塔載し、この半導体ペレット６の外部端子６Ａ
とインナーリード１２Ａとをボンディングワイヤ１３で
電気的に接続し、これらの半導体ペレット６、インナー
リード１２Ａ、タブ１２Ｃ、ボンディングワイヤ１３等
を樹脂封止体１１Ａで封止し、この樹脂封止体１１Ａの
外部に前記インナーリード１２Ａと一体に形成されたア
ウターリード１２Ｂを配置した構造で構成される。アウ
ターリード１２Ｂは例えばガルウイング形状に成形され
る。

【００３４】次に、前記半導体ペレット６が塔載される
樹脂封止型半導体装置１１の製造プロセスを図５(プロ
セスフロー図)を用いて簡単に説明する。

【００３５】まず、単結晶珪素棒(単結晶珪素インゴッ
ト)にスライス加工で薄く切り出した半導体ウエーハを
用意する。

【００３６】次に、前記半導体ウエーハの主面に半導体
素子、配線等を形成し、この半導体ウエーハの主面に、
実質的に同一の回路システムを塔載する半導体ペレット
形成領域を複数個行列状に形成する〈１０〉。この半導
体ペレット形成領域の作成までが所謂前処理工程に相当
する。

【００３７】次に、前記半導体ウエーハの主面に形成さ
れた半導体ペレット形成領域間をダイシングで切断し、
半導体ペレットを形成する〈１１〉。

【００３８】次に、半導体ペレット２にエージング試験
を施す〈１２〉。エージング試験は、顧客での使用条件
に比べて過酷な使用条件下(負荷を与えた状態)で半導体
ペレット６の回路システムの回路動作を行い、顧客での
使用中に欠陥になるもの、ある意味では欠陥を加速的に
発生せしめ、顧客に出荷する前の初期段階において不良
品の排除を目的とする。このエージング試験において、
半導体ペレット６は、実装ソケット１に装着され、この
実装ソケット１を介在してエージングボードである実装
基板１０の実装面上に実装される。

【００３９】次に、前記半導体ペレット２に選別試験を
施す〈１３〉。選別試験は、エージング処理された半導
体ペレット６の電気的特性検査を行い、この半導体ペレ
ット６の良品、不良品の選別を目的とする。選別試験と
しては、例えばＤＣ論理テスト、スイッチングテスト、
高速ＲＡＭテスト等のテストを施す。半導体ペレット６
は、実装ソケット１に装着され、この実装ソケット１を
介在してテストボードである実装基板１０の実装面上に
実装される。この選別試験において、実装ソケット１
は、電気的な等長及び伝送インピーダンス特性が付加さ
れた配線層を備えているので、エージング処理後の半導
体ペレット６をテストボードに移し替えることなく、選
別試験を行うことができる。なお、エージング試験、選
別試験は所謂検査工程に相当する。

【００４０】次に、リードフレームに吊りリードを介し
て一体に形成されたタブ１２Ｃのペレット塔載面上に半
導体ペレット６を固着する。この後、半導体ペレット６
の外部端子６Ａと前記リードフレームにアウターリード
１２Ｂを介して一体に形成されたインナーリード１２Ａ
とをボンディングワイヤ１３で電気的に接続する〈１
４〉。

【００４１】次に、前記半導体ペレット６、インナーリ
ード１２Ａ、タブ１２Ｃ、ボンディングワイヤ１３等を
トランスファモールド法に基づいて樹脂封止体１１Ａで
封止する〈１５〉。

【００４２】次に、前記リードフレームからアウターリ
ード１２Ｂ及びタブ吊りリードを切断した後、前記アウ
ターリード１２Ｂを所定の形状(ガルウィング形状)に成
形する〈１６〉。この後、前記樹脂封止体１１Ａの一表
面に文字、記号等をマーキングする〈１７〉ことによ
り、フラットパッケージ構造の半導体装置がほぼ完成す
る。なお、ボンディング〈１４〉からマーキング〈１
７〉までが所謂組立工程に相当する。

【００４３】このように、半導体ペレット６が装着され
るソケット本体２の一表面側に前記半導体ペレット６の
外部端子６Ａと電気的に接続される第１電極４Ａを配置
し、この第１電極４Ａを前記ソケット本体２の一表面と
対向する裏面側に配置された第２電極２Ｃに電気的に接
続した構造で実装ソケット１を構成する。この構成によ
り、半導体装置１１の製造プロセス中の検査工程におい
て、半導体ペレット６を装着し、この半導体ペレット６
をエージングボード、テステボード等の実装基板１０の
実装面上に実装し、裸の状態で半導体ペレット６のエー
ジング試験、選別試験を行うことができるので、組立工
程前に半導体ペレット６の良品、不良品の選別を行うこ
とができ、不良品の半導体ペレット６を排除することが
できる。この結果、不良品の半導体ペレット６の組立経
費に相当する分、半導体装置１１の製造コストを低減で
きる。

【００４４】また、前記第１電極４Ａと第２電極２Ｃと
の間には配線層４Ｂが介在され、この配線層４Ｂには電
気的な等長及び伝送インピーダンス特性が付加されてい
る。この構成により、半導体装置の製造プロセス中の検
査工程において、エージングボードからテストボードに
半導体ペレット６を移し替えることなく、半導体ペレッ
ト６にＤＣ論理テスト、スイッチングテスト、高速ＲＡ
Ｍテスト等の選別試験を施すことができるので、この移
し替え時間に相当する分、半導体装置の製造プロセス中
の検査工程での作業効率を向上できる。

【００４５】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００４６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００４７】半導体装置の製造コストを低減できる実装
ソケットを提供できる。

【００４８】また、半導体装置の製造プロセス中の検査
工程での作業効率を向上できる実装ソケットを提供でき
る。

【図面の簡単な説明】

【図１】本発明の一実施例である実装ソケットの概略
構成を示す断面図。

【図２】前記実装ソケットの概略構成を示す平面図。

【図３】前記実装ソケットの概略構成を示す側面図。

【図４】半導体装置の概略構成を示す断面図。

【図５】前記半導体装置の製造プロセスを説明するた
めのプロセスフロー図。

【符号の説明】

１…実装ソケット、２…ソケット本体、２Ａ，２Ｃ…電
極、２Ｂ…配線、３…装着部、４…ベース基板、４Ａ，
４Ｃ…電極、４Ｂ…配線、５…蓋部材、５Ａ…装着部、
５Ｂ…開口、５Ｃ…挿入部、６…半導体ペレット、６Ａ
…外部端子、７…ストッパーピン、８…弾性体、９…蝶
番、１０…実装基板、１０Ａ…電極、１１…半導体装
置、１１Ａ…樹脂封止体、１２Ａ…インナーリード、１
２Ｂ…アウターリード、１２Ｃ…タブ、１３…ボンディ
ングワイヤ。

Claims

【特許請求の範囲】

【請求項１】半導体ペレットを装着するソケット本体
の一表面側に前記半導体ペレットの外部端子と電気的に
接続される第１電極が配置され、この第１電極が前記ソ
ケット本体の一表面と対向する裏面側に配置された第２
電極に電気的に接続されていることを特徴とする実装ソ
ケット。
【請求項２】前記第１電極と第２電極との間には配線
層が介在され、この配線層には電気的な等長及び伝送イ
ンピーダンス特性が付加されていることを特徴とする請
求項１に記載の実装ソケット。