JPH06309410A - Device for automatically arranging parts of printed circuit board - Google Patents

Device for automatically arranging parts of printed circuit board

Info

Publication number
JPH06309410A
JPH06309410A JP5115326A JP11532693A JPH06309410A JP H06309410 A JPH06309410 A JP H06309410A JP 5115326 A JP5115326 A JP 5115326A JP 11532693 A JP11532693 A JP 11532693A JP H06309410 A JPH06309410 A JP H06309410A
Authority
JP
Japan
Prior art keywords
clearance value
minimum clearance
wiring
minimum
interference check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5115326A
Other languages
Japanese (ja)
Inventor
Takeshi Hyodo
毅 兵藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5115326A priority Critical patent/JPH06309410A/en
Publication of JPH06309410A publication Critical patent/JPH06309410A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To improve the wiring efficiency of a printed circuit board by generating an interference checking graphic considering the number of wired channels. CONSTITUTION:A number of wired channels calculating means 1 calculates the number of wired channels necessary for parts to be arranged. A minimum clearance value calculating means 2 calculates a minimum clearance value necessary for securing the number of wired channels. An interference checking graphic registering means 3 finds out a minimum rectangle circumscribed with the outline of a part to be arranged an and registers a rectangle larger than the minimum rectangle only by the minimum clearance value as the inference checking graphic of the part to be arranged. A part arranging means 4 arranges the parts to be arranged so that the inference checking graphics of plural parts to be arranged are not mutually superposed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プリント配線基板の設
計に関し、特にプリント配線基板上に搭載される部品の
配置設計を行うプリント配線基板部品自動配置装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board design, and more particularly to a printed wiring board component automatic placement apparatus for designing the placement of components mounted on a printed wiring board.

【0002】[0002]

【従来の技術】従来、この種のプリント配線基板部品自
動配置装置では、全ての部品について、最小クリアラン
ス値を一定にして配置設計が行われていた。したがっ
て、一定値である最小クリアランス値を確保するための
干渉チェック図形が生成され、その干渉チェック図形に
基づいて部品の配置(配置設計)が行われていた(例え
ば、「領域の集合演算方法(特開平1−084376
号)」に従来の干渉チェック図形生成の手法が紹介され
ている)。
2. Description of the Related Art Conventionally, in this type of printed wiring board component automatic placement device, placement design has been performed with a constant minimum clearance value for all components. Therefore, an interference check graphic for securing a minimum clearance value that is a constant value is generated, and parts are arranged (arrangement design) based on the interference check graphic (for example, "area set calculation method ( Japanese Unexamined Patent Publication No. 1-084376
No.) "is introduced the conventional method of interference check figure generation).

【0003】なお、一般に、使用ピン数が多い部品ほ
ど、隣接する部品との間に多くの配線チャネル数を必要
とする。また、ある部品の配線チャネル数は、その部品
の干渉チェック図形が大きいほど多くとることができ
る。
Generally, a component having a larger number of pins used requires a larger number of wiring channels between adjacent components. Further, the number of wiring channels of a certain component can be increased as the interference check figure of the component is larger.

【0004】[0004]

【発明が解決しようとする課題】上述した従来のプリン
ト配線基板部品自動配置装置では、全ての部品について
最小クリアランス値を一定にして配置設計が行われてお
り、配線チャネル数が考慮されずに干渉チェック図形が
生成されているので、使用ピン数が多い部品をプリント
配線基板上に配置したときに他の部品との間に充分な配
線チャネル数を確保できない状態になり、配線チャネル
数の不足に起因してプリント配線基板全体の配線率の低
下を招くという問題点があった。
In the above-described conventional printed wiring board component automatic placement device, the placement design is performed with a constant minimum clearance value for all components, and interference is caused without considering the number of wiring channels. Since a check figure is generated, when a component with a large number of pins used is placed on the printed wiring board, it becomes impossible to secure a sufficient number of wiring channels with other components, resulting in a shortage of wiring channels. As a result, there is a problem that the wiring rate of the entire printed wiring board is reduced.

【0005】本発明の目的は、上述の点に鑑み、配線チ
ャネル数を考慮した干渉チェック図形の生成を行うこと
により、プリント配線基板における配線率の向上を図る
ことができるプリント配線基板部品自動配置装置を提供
することにある。
In view of the above points, an object of the present invention is to automatically arrange printed wiring board parts capable of improving the wiring rate in a printed wiring board by generating an interference check figure in consideration of the number of wiring channels. To provide a device.

【0006】[0006]

【課題を解決するための手段】本発明のプリント配線基
板部品自動配置装置は、配置対象部品に対して必要な配
線チャネル数を算出する配線チャネル数算出手段と、こ
の配線チャネル数算出手段によって算出された配線チャ
ネル数を確保するために必要な最小クリアランス値を算
出する最小クリアランス値算出手段と、配置対象部品の
部品外形に外接する最小矩形を求め前記最小クリアラン
ス値算出手段によって算出された最小クリアランス値の
分だけ当該最小矩形よりも大きい矩形を配置対象部品の
干渉チェック図形として登録する干渉チェック図形登録
手段と、この干渉チェック図形登録手段によって登録さ
れた複数の配置対象部品の干渉チェック図形が互いに重
ならないように当該配置対象部品の配置を行う部品配置
手段とを有する。
An automatic placement apparatus for printed wiring board components according to the present invention calculates a wiring channel number calculating unit for calculating the number of wiring channels required for a placement target component and the wiring channel number calculating unit. Minimum clearance value calculating means for calculating the minimum clearance value required to secure the number of wiring channels, and the minimum clearance calculated by the minimum clearance value calculating means for determining the minimum rectangle circumscribing the external shape of the placement target component. An interference check graphic registration means for registering a rectangle larger than the minimum rectangle by the value as an interference check graphic of an arrangement target part and an interference check graphic of a plurality of arrangement target parts registered by this interference check graphic registration means are mutually And a component placement unit that places the placement target components so that they do not overlap.

【0007】[0007]

【実施例】次に、本発明について図面を参照して詳細に
説明する。
The present invention will be described in detail with reference to the drawings.

【0008】図1は、本発明のプリント配線基板部品自
動配置装置の一実施例の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of an embodiment of the printed wiring board component automatic placement apparatus of the present invention.

【0009】本実施例のプリント配線基板部品自動配置
装置は、配線チャネル数算出手段1と、最小クリアラン
ス値算出手段2と、干渉チェック図形登録手段3と、部
品配置手段4と、配線間クリアランステーブル5と、干
渉チェック図形テーブル6とを含んで構成されている。
The printed wiring board component automatic placement apparatus according to the present embodiment has a wiring channel number calculation means 1, a minimum clearance value calculation means 2, an interference check pattern registration means 3, a component placement means 4, and a wiring clearance table. 5 and an interference check graphic table 6 are included.

【0010】図2は、本実施例のプリント配線基板部品
自動配置装置の処理を示す流れ図である。この処理は、
使用ピン数およびピン並び列数計算ステップ21と、配
線チャネル数計算ステップ22と、最小クリアランス値
算出ステップ23と、最小矩形算出ステップ24と、最
小矩形拡大ステップ25と、干渉チェック図形登録ステ
ップ26と、全部品処理終了判定ステップ27と、配置
実行ステップ28とからなる。
FIG. 2 is a flow chart showing the processing of the printed wiring board component automatic placement apparatus of this embodiment. This process
Number of used pins and pin arrangement row number calculation step 21, wiring channel number calculation step 22, minimum clearance value calculation step 23, minimum rectangle calculation step 24, minimum rectangle expansion step 25, and interference check figure registration step 26. An all-component processing end determination step 27 and an arrangement execution step 28.

【0011】図3は、本実施例のプリント配線基板部品
自動配置装置の具体的な動作を説明するための図であ
る。
FIG. 3 is a diagram for explaining a specific operation of the printed wiring board component automatic placement apparatus of this embodiment.

【0012】次に、図1および図2を用いて、上述のよ
うに構成された本実施例のプリント配線基板部品自動配
置装置の動作について説明する。
Next, with reference to FIGS. 1 and 2, the operation of the printed wiring board component automatic placement apparatus of the present embodiment configured as described above will be described.

【0013】プリント配線基板上に搭載される部品の自
動配置が行われる際には、まず、配線チャネル数算出手
段1が起動される。この際に、配置対象の複数の部品を
示す情報が、本実施例のプリント配線基板部品自動配置
装置に与えられる。
When the components to be mounted on the printed wiring board are automatically arranged, the wiring channel number calculating means 1 is first activated. At this time, information indicating a plurality of components to be arranged is provided to the printed wiring board component automatic arrangement device of the present embodiment.

【0014】配線チャネル数算出手段1は、配置対象部
品(配置対象の複数の部品の中の1つ)の使用ピン数と
ピンの並んでいる辺の数(ピン並び列数)とを求める
(ステップ21)。
The wiring channel number calculating means 1 obtains the number of used pins of a component to be arranged (one of a plurality of components to be arranged) and the number of sides on which the pins are arranged (the number of rows of pin arrangement) ( Step 21).

【0015】次に、配線チャネル数算出手段1は、ステ
ップ21で求められた使用ピン数およびピン並び列数に
基づき、以下の式(1)により、配線チャネル数を計算
する(ステップ22)。 配線チャネル数=使用ピン数/ピン並び列数・・・(1)
Next, the wiring channel number calculating means 1 calculates the number of wiring channels by the following equation (1) based on the number of used pins and the number of pin arrangement rows obtained in step 21 (step 22). Number of wiring channels = number of pins used / number of rows of pin rows (1)

【0016】最小クリアランス値算出手段2は、以下の
式(2)により、ステップ22で求められた配線チャネ
ル数を確保できる最小クリアランス値(配線チャネル数
を確保するために必要な最小クリアランス値)を求める
(ステップ23)。 最小クリアランス値=(配線チャネル数−1)×配線チャネル間隔+配線クリ アランス値・・・(2)
The minimum clearance value calculating means 2 calculates the minimum clearance value (minimum clearance value required to secure the number of wiring channels) that can secure the number of wiring channels obtained in step 22 by the following equation (2). Ask (step 23). Minimum clearance value = (number of wiring channels-1) x wiring channel interval + wiring clearance value ... (2)

【0017】なお、式(2)において参照される「配線
クリアランス値」は、本実施例のプリント配線基板部品
自動配置装置の処理のみならずプリント配線基板の配線
ツール全般の処理において必須となる値である。この配
線クリアランス値は、配線パターンと配線パターンとの
間の最小のクリアランス値であり、あらかじめ配線間ク
リアランステーブル5にその値が設定されているものと
する。
The "wiring clearance value" referred to in the equation (2) is a value that is indispensable not only in the processing of the printed wiring board component automatic placement device of this embodiment but also in the processing of all wiring tools for the printed wiring board. Is. This wiring clearance value is the minimum clearance value between the wiring patterns, and it is assumed that the value is set in the inter-wiring clearance table 5 in advance.

【0018】また、式(2)において参照される「配線
チャネル間隔」は、配線対象のプリント配線基板に固有
の値である。
The "wiring channel interval" referred to in the equation (2) is a value peculiar to the printed wiring board to be wired.

【0019】なお、配置対象部品に対応する最小クリア
ランス値の計算式は式(2)に限られるものではなく、
ステップ22で算出された配線チャネル数を確保するた
めに必要な最小クリアランス値を求められるものであれ
ばステップ23において他の計算式を適用することも可
能である。
The calculation formula of the minimum clearance value corresponding to the arrangement target component is not limited to the formula (2),
Other calculation formulas can be applied in step 23 as long as the minimum clearance value required to secure the number of wiring channels calculated in step 22 can be obtained.

【0020】干渉チェック図形登録手段3は、配置対象
部品の部品外形に外接する最小矩形を求め(ステップ2
4)、ステップ24で求められた最小矩形をステップ2
3で算出された最小クリアランス値の分だけ拡大する
(ステップ25)。このとき、拡大する方向は、ステッ
プ21で求められたピン並び列数に対応し、ピン並び列
数が1のとき(ピンが並んでいる辺が1辺のとき)には
上方向,下方向,左方向または右方向の1方向のみであ
り、2辺のときには上下方向または左右方向の2方向で
あり、4辺のときには上下左右の4方向である。
The interference check figure registration means 3 obtains a minimum rectangle circumscribing the external shape of the placement target component (step 2).
4) The minimum rectangle obtained in step 24 is set to step 2
It is expanded by the minimum clearance value calculated in step 3 (step 25). At this time, the direction of expansion corresponds to the number of pin-arranged rows obtained in step 21, and when the number of pin-arranged rows is 1 (when the side on which the pins are arranged is one side), the upward and downward directions. , Left direction or right direction only, two sides are vertical or horizontal directions, and four sides are vertical or horizontal four directions.

【0021】干渉チェック図形登録手段3は、ステップ
25で拡大された矩形(最小矩形が最小クリアランス値
の分だけ拡大された矩形)を干渉チェック図形として干
渉チェック図形テーブル6に登録する(ステップ2
6)。干渉チェック図形テーブル6は、後述する部品配
置手段4による自動配置処理で参照されるテーブルであ
る。
The interference check figure registration means 3 registers the rectangle enlarged in step 25 (the rectangle whose minimum rectangle is enlarged by the amount of the minimum clearance value) in the interference check figure table 6 as an interference check figure (step 2).
6). The interference check graphic table 6 is a table that is referred to in an automatic placement process by the component placement unit 4 described later.

【0022】干渉チェック図形登録手段3は、以上のよ
うなステップ21〜ステップ26の処理が配置対象の全
部品について繰り返されたか否かを判定する(ステップ
27)。
The interference check figure registration means 3 determines whether or not the above-described processing of steps 21 to 26 has been repeated for all parts to be arranged (step 27).

【0023】ステップ27で「まだ処理していない部品
がある」と判定した場合には、干渉チェック図形登録手
段3は配線チャネル数算出手段1によるステップ21の
処理に制御を戻す。
When it is determined in step 27 that "there are some parts that have not been processed", the interference check pattern registration means 3 returns the control to the processing of step 21 by the wiring channel number calculation means 1.

【0024】ステップ27で「全部品について処理が終
了している」と判定した場合には、干渉チェック図形登
録手段3は部品配置手段4によるステップ28の処理に
制御を移す。
If it is determined in step 27 that "processing has been completed for all parts", the interference check graphic registration means 3 shifts control to the processing of step 28 by the part placement means 4.

【0025】部品配置手段4は、干渉チェック図形テー
ブル6を参照し、各部品(配置対象部品)の干渉チェッ
ク図形同士が重ならないように部品の配置を行う(ステ
ップ28)。その結果、使用ピンの多い部品により多く
の配線チャネル数が確保されるように、部品の配置(自
動配置)がなされる。
The component placement means 4 refers to the interference check graphic table 6 and places the components so that the interference check graphics of each component (placement target component) do not overlap (step 28). As a result, the components are arranged (automatically arranged) so that a larger number of wiring channels can be secured for the components having many used pins.

【0026】次に、図3を参照して、ステップ21〜ス
テップ26の処理の具体的な態様を説明する。
Next, with reference to FIG. 3, a specific mode of the processing of steps 21 to 26 will be described.

【0027】ここで、図3に示す部品31が配置対象部
品であるものとする。
Here, it is assumed that the component 31 shown in FIG. 3 is a placement target component.

【0028】ステップ21では、部品31に対して、使
用ピン数の「56」と、ピン並び列数の「4」とが求め
られる。
At step 21, the number of used pins "56" and the number of pin array rows "4" are obtained for the component 31.

【0029】ステップ22では、式(1)に基づいて、
配線チャネル数の「14」が求められる。
In step 22, based on the equation (1),
The wiring channel number "14" is required.

【0030】ステップ23では、式(2)に基づいて、
部品31に対応する最小クリアランス値d(図3参照)
が求められる。
In step 23, based on equation (2),
Minimum clearance value d corresponding to part 31 (see FIG. 3)
Is required.

【0031】ステップ24では、部品31の部品外形に
外接する最小矩形32が求められる。
In step 24, the smallest rectangle 32 circumscribing the outer shape of the component 31 is determined.

【0032】ステップ25では、ステップ24で求めら
れた最小矩形32がステップ23で求められた最小クリ
アランス値dの分だけ拡大された干渉チェック図形33
が定義される。
In step 25, the interference check figure 33 in which the minimum rectangle 32 obtained in step 24 is enlarged by the minimum clearance value d obtained in step 23
Is defined.

【0033】ステップ26では、ステップ25で定義さ
れた干渉チェック図形33が干渉チェック図形テーブル
6に登録される。
In step 26, the interference check graphic 33 defined in step 25 is registered in the interference check graphic table 6.

【0034】以上のステップ21〜ステップ26の処理
の結果、ステップ27における配置処理において、配線
チャネル領域が確保された状態で部品31を配置するこ
とができるようになる。
As a result of the above steps 21 to 26, in the placement process in step 27, the component 31 can be placed with the wiring channel region secured.

【0035】[0035]

【発明の効果】以上説明したように本発明は、使用ピン
数に基づいて配線チャネル数を考慮した干渉チェック図
形の生成を行うことにより、プリント配線基板における
配線率の向上が可能になるという効果がある。
As described above, according to the present invention, it is possible to improve the wiring rate in the printed wiring board by generating the interference check pattern in consideration of the number of wiring channels based on the number of pins used. There is.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】図1に示すプリント配線基板部品自動配置装置
の処理を示す流れ図である。
FIG. 2 is a flowchart showing a process of the printed wiring board component automatic placement device shown in FIG.

【図3】図1に示すプリント配線基板部品自動配置装置
の具体的な動作を説明するための図である。
FIG. 3 is a diagram for explaining a specific operation of the printed wiring board component automatic placement device shown in FIG.

【符号の説明】[Explanation of symbols]

1 配線チャネル数算出手段 2 最小クリアランス値算出手段 3 干渉チェック図形登録手段 4 部品配置手段 5 配線間クリアランステーブル 6 干渉チェック図形テーブル 21 使用ピン数およびピン並び列数計算ステップ 22 配線チャネル数計算ステップ 23 最小クリアランス値算出ステップ 24 最小矩形算出ステップ 25 最小矩形拡大ステップ 26 干渉チェック図形登録ステップ 27 全部品処理終了判定ステップ 28 配置実行ステップ 31 部品 32 最小矩形 33 干渉チェック図形 d 最小クリアランス値 DESCRIPTION OF SYMBOLS 1 Wiring channel number calculation means 2 Minimum clearance value calculation means 3 Interference check figure registration means 4 Component placement means 5 Inter-wiring clearance table 6 Interference check figure table 21 Step number of used pins and pin arrangement row calculation step 22 Number of wiring channel calculation step 23 Minimum clearance value calculation step 24 Minimum rectangle calculation step 25 Minimum rectangle expansion step 26 Interference check figure registration step 27 All component processing end determination step 28 Placement execution step 31 Parts 32 Minimum rectangle 33 Interference check figure d Minimum clearance value

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 配置対象部品に対して必要な配線チャネ
ル数を算出する配線チャネル数算出手段と、 この配線チャネル数算出手段によって算出された配線チ
ャネル数を確保するために必要な最小クリアランス値を
算出する最小クリアランス値算出手段と、 配置対象部品の部品外形に外接する最小矩形を求め、前
記最小クリアランス値算出手段によって算出された最小
クリアランス値の分だけ当該最小矩形よりも大きい矩形
を配置対象部品の干渉チェック図形として登録する干渉
チェック図形登録手段と、 この干渉チェック図形登録手段によって登録された複数
の配置対象部品の干渉チェック図形が互いに重ならない
ように当該配置対象部品の配置を行う部品配置手段とを
有することを特徴とするプリント配線基板部品自動配置
装置。
1. A wiring channel number calculating means for calculating the number of wiring channels required for a placement target component, and a minimum clearance value necessary for securing the number of wiring channels calculated by the wiring channel number calculating means. A minimum clearance value calculating means for calculating and a minimum rectangle circumscribing the outer shape of the arrangement target component are obtained, and a rectangle larger than the minimum rectangle value by the minimum clearance value calculated by the minimum clearance value calculating means is the arrangement target component. Interference check figure registering means for registering as the interference check figure and the component placing means for arranging the placement target parts so that the interference check figures of the plurality of placement target parts registered by the interference check figure registering part do not overlap each other. A printed wiring board component automatic placement device comprising:
【請求項2】 「(配線チャネル数−1)×配線チャネ
ル間隔+配線クリアランス値」という計算式によって配
置対象部品に対応する最小クリアランス値を算出する前
記最小クリアランス値算出手段を有することを特徴とす
る請求項1記載のプリント配線基板部品自動配置装置。
2. The minimum clearance value calculating means for calculating a minimum clearance value corresponding to an arrangement target component by a calculation formula of “(number of wiring channels−1) × wiring channel interval + wiring clearance value”. The printed wiring board component automatic placement device according to claim 1.
JP5115326A 1993-04-19 1993-04-19 Device for automatically arranging parts of printed circuit board Pending JPH06309410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5115326A JPH06309410A (en) 1993-04-19 1993-04-19 Device for automatically arranging parts of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5115326A JPH06309410A (en) 1993-04-19 1993-04-19 Device for automatically arranging parts of printed circuit board

Publications (1)

Publication Number Publication Date
JPH06309410A true JPH06309410A (en) 1994-11-04

Family

ID=14659804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5115326A Pending JPH06309410A (en) 1993-04-19 1993-04-19 Device for automatically arranging parts of printed circuit board

Country Status (1)

Country Link
JP (1) JPH06309410A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103914328A (en) * 2012-12-29 2014-07-09 中国航空工业集团公司第六三一研究所 Method for automatically generating printed board running numbers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314181A (en) * 1989-06-13 1991-01-22 Fujitsu Ltd Automatic arrangement processing system for parts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314181A (en) * 1989-06-13 1991-01-22 Fujitsu Ltd Automatic arrangement processing system for parts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103914328A (en) * 2012-12-29 2014-07-09 中国航空工业集团公司第六三一研究所 Method for automatically generating printed board running numbers

Similar Documents

Publication Publication Date Title
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
JPS61194507A (en) Nc data producer for loading device
US5266877A (en) Apparatus for and method of preparing numerical control data for interactive mounter
JPH06309410A (en) Device for automatically arranging parts of printed circuit board
JP3662722B2 (en) Printed circuit board design and development support method
JP3598201B2 (en) WIRING APPARATUS, WIRING METHOD, AND COMPUTER-READABLE RECORDING MEDIUM RECORDING WIRING PROGRAM
JP3171168B2 (en) Component position conversion system
JP3166847B2 (en) Recording medium and device recording wiring accommodation evaluation program in printed circuit board design
JPH0253824B2 (en)
JP3466842B2 (en) Integrated circuit layout method and apparatus
JP3027962B2 (en) Wiring capacity evaluation method and wiring capacity evaluation system
JP2906830B2 (en) Printed board CAD system
JP2000155405A (en) Photomask data certification system
JPH10326835A (en) Layout of lis
JPH03118664A (en) Trimming data generating method
JP3097668B2 (en) Integrated circuit layout design method and apparatus including method for determining layout direction of functional block in consideration of wiring properties
JP2990155B1 (en) Verification test pattern design apparatus and verification test pattern design method
JP2000148823A (en) Parts arrangement design system, its control method, and recording medium
JP2924505B2 (en) Component placement and wiring method for printed wiring boards
JPH0964287A (en) Metallic wiring formation method
JP3831022B2 (en) Method for determining the arrangement of component supply cassettes
JPH01283673A (en) Circuit wiring information generating system
JP2000187680A (en) Print circuit board design system and its method using the same
JP2655476B2 (en) Printed circuit board wiring design equipment
JPH11265406A (en) Cad system for printed wiring board