JPH06308937A

JPH06308937A - 画像合成装置及び優先順位強制変換装置及びアービトレーション回路

Info

Publication number: JPH06308937A
Application number: JP4258409A
Authority: JP
Inventors: Hiroyasu Honda; 裕康本田
Original assignee: Seiko Epson Corp; Hudson Soft Co Ltd
Current assignee: Seiko Epson Corp; Hudson Soft Co Ltd
Priority date: 1992-09-28
Filing date: 1992-09-28
Publication date: 1994-11-04
Anticipated expiration: 2019-11-04
Also published as: JP3584047B2

Abstract

(57)【要約】【目的】コンピュータ、ゲーム、マルチメディアなどに
おける画像合成装置に関し、任意にベース画面、はめ込
み画面の設定を可能にし、画像合成のスピードアップが
可能な画像合成装置を提供する。【構成】複数の画像データに対し、それぞれの画像デー
タに対応したパラメータとして優先順位を付ける事によ
って、優先順位に従った合成画像を作る。【効果】１つの画像合成装置で、複数の画像合成が可能
となり、回路規模が減少した。また、優先順位というパ
ラメータを変更するのみでベース画面とはめ込み画面の
変更が可能となり、合成画像の生成が容易となった。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ、ゲー
ム、マルチメディアなどにおける画像合成装置に関する
ものである。

【０００２】

【発明の概要】本発明は、複数の画像合成をする際、複
数の画像データに対しそれぞれ優先順位というパラメー
タを任意に設定する事により、任意にベース画面、はめ
込み画面の設定を可能にしたものである。

【０００３】

【従来の技術】従来の画像データ合成装置は、図２の様
に、ベース画面のデータ経路と、はめ込み画面の経路が
決まっていた。

【０００４】図２に於いて、ベース画面２０４の黒円以
外の箇所は透明であるとする。ベース画面２０４、及び
はめ込みが面２０５は、ドット毎のデータとして透明信
号検出装置２０３、及びセレクタ２０２に入力される。
透明信号検出装置２０３は入力される画像データが透明
であるか、透明でないかを判断し、入力画像データが透
明であった場合は、セレクタ２０２に透明信号を送る。
セレクタ２０２は、透明信号検出装置２０３より透明信
号が送られてこなかった場合は、ベース画面２０４の画
像データを出力する。透明信号検出装置２０３が透明信
号を送ってきたときのみ、セレクタ２０２ははめ込み画
面２０５の画像データを出力する。この結果、セレクタ
２０２の出力は合成画面２０１を出力する事となる。

【０００５】この様に画面を合成する事によって、ベー
ス画面２０４の黒円が、あたかもはめ込み画面２０５の
長方形より手前にあるように見える。

【０００６】３枚以上の画面を合成したい場合には、ま
ず、２枚を合成し合成画面を作成し、この合成画面をベ
ース画面として入力して３枚目をはめ込み画面として入
力するという繰り返しを行う事となる。

【０００７】

【発明が解決しようとする課題】しかし、以上のような
技術では、例えば前景と後景を逆転させたい場合など、
ベース画面とはめ込み画面そのものを書き換えなければ
ならない。また、多数の画像を合成する場合、ｎ個の画
面を合成する場合、ｎ−１個の画像合成装置が必要とな
ってしまう。これらは、回路規模の増大を意味し、ひい
てはコスト上昇を招く。また、大本のベース画面はｎ−
１個の画像合成装置を通過しなければならず、遅延時間
が増大してしまう。これは、回路設計上致命的な欠点で
ある。

【０００８】また、ベース画面２０４、及びはめ込み画
面２０５のデータが画像メモリ（以後、ＶＲＡＭと称
す）上に展開されていたとき、前景と後景を逆転させた
い場合には、このＶＲＡＭを書き換えなければならず、
時間がかかっしまう。

【０００９】本発明はかかる課題を解決し、回路規模を
削減、画像合成のスピードアップ、多画面の合成、およ
び合成のセッティングの容易化を目的とする。

【００１０】

【課題を解決するための手段】そこで本発明は、複数の
画像データを入力、合成、及び出力を行う画像合成装置
に於いて、前記複数の画像データに対しそれぞれ対応し
た優先順位を入力する手段を有し、前記優先順位値の最
も高いものに対応した画像データを出力する手段を有す
る。

【００１１】また画像データ内に於いて、透明データが
存在した事を検知する透明信号検出装置を有し、前記透
明信号検出装置が前記画像データから透明データを検出
した際に強制的に前記画像データに対応する前記優先順
位値を最下位に下げる手段を有する。

【００１２】また入力される前記優先順位値を比較する
アービトレーション回路に於いて、アービトレーション
回路内の信号をエンコードして、前記優先順位値の最大
のものの入力箇所を特定する信号を出力する手段を有す
る。

【００１３】また入力される前記優先順位値を比較する
アービトレーション回路に於いて、入力された優先順位
値が全て等しかったとき、無効の信号を出力する手段を
有する。

【００１４】また入力される前記優先順位値を比較する
コンパレータを複数具備し、且つ、比較方法として、２
個づつトーナメント式に比較するアービトレーション回
路に於いて、任意のコンパレータの入力が等しかったと
き、次段以降に伝える値を０としてしまう手段を有す
る。

【００１５】

【作用】上記の様に構成された画像合成装置は、複数の
ベース画面と複数のはめ込み画面を任意に、瞬時に選択
でき、また、回路規模の削減が可能である。

【００１６】

【実施例】以下に、本発明の実施例を図面に基づいて詳
細な説明をする。

【００１７】まず、本発明の概略を述べる。

【００１８】図１に於いて、１０１、１０３、１０５、
及び１０７は画像データ入力部である。画像データ入力
部１０１から入力される画像データを第１画像データ、
画像データ入力部１０３から入力される画像データを第
２画像データ、画像データ入力部１０５から入力される
画像データを第３画像データ、画像データ入力部１０７
から入力される画像データを第４画像データとする。画
像データに於いて、透明データとなる値は０であるとす
る。１０２、１０４、１０６、及び１０８はそれぞれ前
記画像データに対応する優先順位入力部である。便宜
上、第１画像データに対応する優先順位入力部１０２か
ら入力される優先順位を第１プライオリティーコード、
第２画像データに対応する優先順位入力部１０４から入
力される優先順位を第２プライオリティーコード、第３
画像データに対応する優先順位入力部１０６から入力さ
れる優先順位を第３プライオリティーコード、第４画像
データに対応する優先順位入力部１０８から入力される
優先順位を第４プライオリティーコードとする。画像デ
ータ入力部から入力される値は１〜４、また表示を行わ
ないという不表示コードを０とする。すなわち、プライ
オリティーコードは０〜４の５段階で、それぞれ３ビッ
トであるとする。

【００１９】入力された前記画像データは、セレクタ１
１８、及びそれぞれの前記画像データ入力部に対応した
透明信号検出装置１０９、１１０、１１１、及び１１２
に入力される。前記透明信号検出装置１０９、１１０、
１１１、及び１１２は、入力された画像データが透明信
号であったとき、それぞれキー信号を発生させる。前記
透明信号検出装置１０９、１１０、１１１、及び１１２
の出力は、すなわちキー信号は、優先順位強制変換装置
１１３、１１４、１１５、及び１１６にそれぞれ接続さ
れている。前記優先順位強制変換装置１１３、１１４、
１１５、及び１１６は、それぞれ優先順位入力部１０
２、１０４、１０６、及び１０８に接続されている。前
記優先順位強制変換装置１１３、１１４、１１５、及び
１１６は、前記透明信号検出装置からのキー信号が入力
されていなければ、入力されたプライオリティーコード
の値をそのまま出力するが、キー信号が入力されている
と、入力されたプライオリティーコードの値を最小、す
なわち０にして出力する。前記優先順位強制変換装置１
１３、１１４、１１５、及び１１６の出力は、アービト
レーション回路１１７に接続されている。前記アービト
レーション回路１１７は、前記優先順位強制変換装置を
通過してきたプライオリティーコードの最大のものを選
出し、前記プライオリティーコードの値はどの優先順位
入力部から入力されたものであるかをセレクタ１１８に
出力する。前記セレクタ１１８は、前記アービトレーシ
ョン回路１１７からの信号をデコードし、第１〜第４画
像データの中から対応した画像データ入力部の信号を出
力する。

【００２０】また、理論上矛盾が生じないために、プラ
イオリティーコードの値として前記最小値、すなわち０
以外の値の重複はないものとする。例えば優先順位の値
として、（第１プライオリティーコード，第２プライオ
リティーコード，第３プライオリティーコード，第４プ
ライオリティーコード）＝（０，０，１，２）は理論上
問題はない。しかし、（第１プライオリティーコード，
第２プライオリティーコード，第３プライオリティーコ
ード，第４プライオリティーコード）＝（１，１，２，
３）の様に、第１プライオリティーコードの値と第２プ
ライオリティーコードの値を重複させてしまうと、第３
画像データ及び第４画像データが入力されたとき、後段
のアービトレーション回路１１７に入力される値は
（１，１，０，０）となってしまい、理論的な矛盾が生
じてしまう。つまり、優先順位度が等しい画像データが
存在してしまう事となり、合成画像データとしてどの画
像データを出力して良いのか解らなくなってしまう。

【００２１】次に、各部の詳細を述べる。

【００２２】図７に、透明信号検出装置１０９、１１
０、１１１、及び１１２の回路図を示す。ここに於い
て、透明データとは透明を示す特定コードであり、本実
施例に於いては前記特定コードを０とする。図７に於い
て、画像データがｎビットの信号であったとする。信号
の全てをＮＯＲゲート７０１に入力する。画像データ７
０２が透明データの時は、ＮＯＲゲート７０１の全ビッ
トに０が入力される事になり、出力はハイ状態となり、
キー信号が発生される。画像データが透明データでない
時は、すなわち画像データ７０２の全ビットの内１ビッ
ト以上ハイ状態があるときは、ＮＯＲゲート７０１の出
力はロー状態となり、キー信号は発生されない。

【００２３】当然の事ながら透明コードが０でない場合
は、透明コードをデコードするＮＯＲゲート７０１が別
の回路となる。

【００２４】図６に、優先順位強制変換装置１１３、１
１４、１１５、及び１１６の回路図を示す。前述のよう
に、入力されるプライオリティーコードは３ビットであ
るとする。図６に於いて、入力されたプライオリティー
コードの値の３ビット６０５、６０６、及び６０７はＡ
ＮＤゲート６０１、６０２、及び６０３に入力される。
キー信号が入力されていないい時は、インバータ６０４
によりＡＮＤゲート６０１、６０２、及び６０３は入力
をそのままスルーで出力する状態（以後、オープン状態
と称す）となり、入力された値をそのまま出力する。キ
ー信号が入力されたとき、つまり透明信号検出装置７０
１に於いて透明データが検出されたときは、インバータ
６０４によりＡＮＤゲート６０１、６０２、及び６０３
がゲートを閉じ、入力が何であっても０を出力する状態
（以後、クローズ状態と称す）となり、入力されるプラ
イオリティーコードの値が何であっても最小値である０
を出力することとなる。

【００２５】図４にアービトレーション回路１１７の回
路図を示す。図４に於いて、第１〜第４プライオリティ
ーコードが入力されると、まず、２組に分かれ、第１・
第２のプライオリティーコードはコンパレータ４０１
に、第３・第４のプライオリティーコードはコンパレー
タ４０２に入力される。

【００２６】前記コンパレータ４０１及び４０２は、参
照例として、以下のようなものであるとする。前記コン
パレータ４０１及び４０２は入力がａ、ｂの２系統あ
り、ａ＞ｂの時はａ＞ｂ端子のみがハイ状態に、その他
の出力端子はロー状態に、ａ＝ｂの時はａ＝ｂ端子のみ
がハイ状態に、その他の出力端子はロー状態に、ａ＜ｂ
の時はａ＜ｂ端子のみがハイ状態に、その他の出力端子
はロー状態となる。

【００２７】コンパレータ４０１に於いて、ａ端子の入
力、すなわち第１プライオリティーコードが大きかった
とき、ａ＞ｂ端子がハイ状態、ａ＜ｂ端子はロー状態と
なる。このことよりＡＮＤゲート４０３はオープン状態
となり、第１プライオリティーコードの値が前記ＡＮＤ
ゲート４０３より出力され、ＡＮＤゲート４０４はクロ
ーズ状態となり０が出力される。ＯＲゲート４０５は前
記ＡＮＤゲート４０３の出力である第１プライオリティ
ーコードの値と、前記ＡＮＤゲート４０４の出力である
０が入力され、結果として第１プライオリティーコード
の値が出力される。この様に、ＡＮＤゲート４０３及び
４０４とＯＲゲート４０５から構成されるセレクタとコ
ンパレータ４０１の出力により、第１プライオリティー
コードと第２プライオリティーコードを比較し、値の大
きい方がコンパレータ４０９のａ端子に入力される。

【００２８】ここに於いて、第１プライオリティーコー
ドと第２プライオリティーコードの値が等しかったとき
は、ＡＮＤゲート４０３及び４０４はクローズ状態のま
まなので、前記コンパレータ４０９のａ端子には０が入
力される事となる。ところで、規定により、プライオリ
ティーコードは最小値、すなわち０以外の値の重複はな
いとなっているので、第１プライオリティーコードと第
２プライオリティーコードの値が等しいという事は、双
方のプライオリティーコードの値が０以外にありえなく
なっている。このことより、前記コンパレータ４０９の
ａ端子に入力されたプライオリティーコードは値が正し
い事になる。

【００２９】同様にして、第３プライオリティーコード
と第４プライオリティーコードは、コンパレータ４０
２、ＡＮＤゲート４０６及び４０７、ＯＲゲート４０８
により、比較され、大きい方の値が前記コンパレータ４
０９のｂ端子に入力される。

【００３０】アービトレーション回路１１７の出力は、
各コンパレータの値をエンコードし、図５の様に出力す
る。前記図５は、例えば、第１プライオリティーコード
の値が一番大きかったとき、（第３ビット，第２ビッ
ト，第１ビット）＝（０，０，０）である事を示してい
る。アービトレーション回路１１７の出力は、優先順位
の値ではなく、どこから入力された画像データのプライ
オリティーが一番高かったかを示すものである。また、
前記図５中の無効は、全てのプライオリティーコードの
値が０であった状態を示す。また、前記図５中の「＊」
は、０でも１でもどちらでも良い状態を示す。

【００３１】ここで図１を使用して、実際に画像データ
を入力した場合を考えてみる。

【００３２】今、第１画像データとして画像データ３０
１を、第２画像データとして画像データ３０２を、第３
画像データとして画像データ３０３を、第４画像データ
として画像データ３０４を入力したものとする。前記画
像データ３０１、３０２、３０３、及び３０４に於い
て、ハッチング部分は画像データとして存在する部分、
またはデータとして有効な部分であり、その他の白抜き
の部分は、データの存在しない部分、すなわち透明デー
タの部分であるとする。また、（第１プライオリティー
コード，第２プライオリティーコード，第３プライオリ
ティーコード，第４プライオリティーコード）＝（１，
２，３，４）であったとする。

【００３３】まず、Ａ点に於ける各画像データ、及び各
プライオリティーコードが入力された時、第２画像デー
タ用の透明信号検出装置１１０、及び第４画像データ用
の透明信号検出装置１１２は透明データを検出し、それ
ぞれ第２プライオリティーコード用優先順位強制変換装
置１１４、及び第４プライオリティーコード用優先順位
強制変換装置１１６に対してキー信号を送る。キー信号
を受けた第２プライオリティーコード用優先順位強制変
換装置１１４、及び第４プライオリティーコード用優先
順位強制変換装置１１６はゲートをクローズし、出力を
最小値、すなわち０とする。この時、（第１プライオリ
ティーコード用優先順位強制変換装置１１３の出力，第
２プライオリティーコード用優先順位強制変換装置１１
４の出力，第３プライオリティーコード用優先順位強制
変換装置１１５の出力，第４プライオリティーコード用
優先順位強制変換装置１１６の出力）＝（１，０，３，
０）となる。前記（１，０，３，０）の値が、アービト
レーション回路１１７に入力される。前記アービトレー
ション回路１１７は、入力される値中３が最大であり、
且つ、これは第３プライオリティーコードであると判断
し、（第３ビット，第２ビット，第１ビット）＝（０，
１，０）を出力する。アービトレーション回路１１７の
出力（０，１，０）を受けたセレクタ１１８は、第３プ
ライオリティーコードに対応した画像データ、すなわち
第３画像データ３０３を出力する。

【００３４】Ｂ点に於ける各画像データ、及び各プライ
オリティーが入力された時、各画像データには透明デー
タが含まれていないので、各透明信号検出装置１０９、
１１０、１１１、及び１１２からはキー信号は出力され
ず、各優先順位強制変換装置１１３、１１４、１１５、
及び１１６は入力されたプライオリティーコードをその
まま出力する。その結果、（第１プライオリティーコー
ド，第２プライオリティーコード，第３プライオリティ
ーコード，第４プライオリティーコード）＝（第１プラ
イオリティーコード用優先順位強制変換装置１１３の出
力，第２プライオリティーコード用優先順位強制変換装
置１１４の出力，第３プライオリティーコード用優先順
位強制変換装置１１５の出力，第４プライオリティーコ
ード用優先順位強制変換装置１１６の出力）＝（１，
２，３，４）となる。前記（１，２，３，４）がアービ
トレーション回路１１７に入力される。アービトレーシ
ョン回路１１７は、入力された値の中に於いて、４が最
大であり、且つこれは第４プライオリティーコードであ
ると判断し、（第３ビット，第２ビット，第１ビット）
＝（０，１，１）を出力する。アービトレーション回路
１１７の出力（０，１，１）を受けたセレクタ１１８
は、第４プライオリティーコードに対応した画像デー
タ、すなわち第４画像データ３０４を出力する。

【００３５】Ｃ点に於ける各画像データ、及び各プライ
オリティーが入力された時、第１画像データ用の透明信
号検出装置１０９、第２画像データ用の透明信号検出装
置１１０、第３画像データ用の透明信号検出装置１１
１、第４画像データ用の透明信号検出装置１１２は透明
コードを検出し、それぞれ第１プライオリティーコード
用優先順位強制変換装置１１３、第２プライオリティー
コード用優先順位強制変換装置１１４、第３プライオリ
ティーコード用優先順位強制変換装置１１５、及び第４
プライオリティーコード用優先順位強制変換装置１１６
に対してキー信号を送る。キー信号を受けた第１プライ
オリティーコード用優先順位強制変換装置１１３、第２
プライオリティーコード用優先順位強制変換装置１１
４、第３プライオリティーコード用優先順位強制変換装
置１１５、及び第４プライオリティーコード用優先順位
強制変換装置１１６は、それぞれゲートをクローズし、
出力を最小値、すなわち０とする。この時、（第１プラ
イオリティーコード用優先順位強制変換装置１１３の出
力，第２プライオリティーコード用優先順位強制変換装
置１１４の出力，第３プライオリティーコード用優先順
位強制変換装置１１５の出力，第４プライオリティーコ
ード用優先順位強制変換装置１１６の出力）＝（０，
０，０，０）となる。前記（０，０，０，０）の値がア
ービトレーション回路１１７に入力される。アービトレ
ーション回路１１７に於いて、入力された値が全て０で
あり、且つ、これは無効であると判断し、（第３ビッ
ト，第２ビット，第１ビット）＝（０，０，０）を出力
する。アービトレーション回路１１７の出力（０，０，
０）を受けたセレクタ１１８は、全てのゲートをクロー
ズし、０値、すなわち透明データを出力する。入力され
ているデータが全て透明データであるので、ゲートがク
ローズ状態であっても、出力される値は入力された値と
対応がとれている。

【００３６】以上のようにして、画像データ３０１、３
０２、３０３、及び３０４が入力された時、Ａ点に於い
ては第３画像データ３０３、Ｂ点に於いては第４画像デ
ータ３０４、Ｃ点に於いては透明データが出力され、結
果として合成画像データ３０５が形成される。

【００３７】上記の実施例は、（第１プライオリティー
コード，第２プライオリティーコード，第３プライオリ
ティーコード，第４プライオリティーコード）＝（１，
２，３，４）と設定する事によって、ベース画面を第１
画像データ３０１とし、その上に第２画像データ３０
２、その上に第３画像データ３０３、その上に第４画像
データ３０４がくるようになっている。すると、あたか
も一番手前に第４画像データ３０４、その後ろに順次第
３画像データ３０３、第２画像データ３０２、第１画像
データ３０１があるように見える。ここで、ベース画面
を第４画像データ３０４に切り換え、その上に第３画像
データ３０３、その上に第２画像データ３０２、その上
に第１画像データ３０１がくるようにするには、（第１
プライオリティーコード，第２プライオリティーコー
ド，第３プライオリティーコード，第４プライオリティ
ーコード）＝（４，３，２，１）と設定すればよい。

【００３８】

【発明の効果】以上の様に本発明は、画像データに対し
プライオリティーコードの値を入力し、同時に複数の画
像データの重ね合わせを可能とした。このことより、従
来の技術に於いて問題となっていた、多段階による画面
合成による回路規模増大、及び遅延時間の増大は防ぐ事
が可能となった。また、もし、複数の画像データがＶＲ
ＡＭに展開されていたとしても、書き換える事無くプラ
イオリティーコードの値を書き換えるのみで入れ替えが
可能となった。このことより、ゲーム等に於いて要求さ
れる画像重ね合わせに於ける、多画面の重ね合わせ、画
像重ね合わせのスピードアップが実現できる。

【図面の簡単な説明】

【図１】本発明に関わるブロック図である。

【図２】従来例に関わるブロック図である。

【図３】本発明に関わる画像データ図である。

【図４】本発明に関わる回路図である。

【図５】本発明に関わる真理値表を示す図である。

【図６】本発明に関わる回路図である。

【図７】本発明に関わる回路図である。

【符号の説明】

１０１・・・第１画像データ入力部１０２・・・第１プライオリティー入力部１０３・・・第２画像データ入力部１０４・・・第２プライオリティー入力部１０５・・・第３画像データ入力部１０６・・・第３プライオリティー入力部１０７・・・第４画像データ入力部１０８・・・第４プライオリティー入力部１０９・・・透明信号検出装置１１０・・・透明信号検出装置１１１・・・透明信号検出装置１１２・・・透明信号検出装置１１３・・・優先順位強制変換装置１１４・・・優先順位強制変換装置１１５・・・優先順位強制変換装置１１６・・・優先順位強制変換装置１１７・・・アービトレーション回路１１８・・・セレクタ２０１・・・合成画面２０２・・・セレクタ２０３・・・透明信号検出装置２０４・・・ベース画面２０５・・・はめ込み画面３０１・・・第１画像データ３０２・・・第２画像データ３０３・・・第３画像データ３０４・・・第４画像データ３０５・・・合成画像データ４０１・・・コンパレータ４０２・・・コンパレータ４０３・・・ＡＮＤゲート４０４・・・ＡＮＤゲート４０５・・・ＯＲゲート４０６・・・ＡＮＤゲート４０７・・・ＡＮＤゲート４０８・・・ＯＲゲート４０９・・・コンパレータ４１０・・・ＡＮＤゲート４１１・・・ＡＮＤゲート４１２・・・ＯＲゲート４１３・・・インバータ６０１・・・ＡＮＤゲート６０２・・・ＡＮＤゲート６０３・・・ＡＮＤゲート６０４・・・インバータ６０５・・・第１ビット６０６・・・第２ビット６０７・・・第３ビット７０１・・・ＯＲゲート７０２・・・画像データ

Claims

【特許請求の範囲】

【請求項１】複数の画像データを入力、合成、及び出
力を行う画像合成装置に於いて、前記複数の画像データ
に対しそれぞれ対応した優先順位を入力する手段を有
し、前記優先順位値の最も高いものに対応した画像デー
タを出力する手段を有する事を特徴とした画像合成装
置。
【請求項２】画像データ内に於いて、透明データが存
在した事を検知する透明信号検出装置を有し、前記透明
信号検出装置が前記画像データから透明データを検出し
た際に強制的に前記画像データに対応する前記優先順位
値を最下位に下げる事を特徴とした優先順位強制変換装
置。
【請求項３】入力される前記優先順位値を比較するア
ービトレーション回路に於いて、アービトレーション回
路内の信号をエンコードして、前記優先順位値の最大の
ものの入力箇所を特定する信号を出力する手段を有する
事を特徴としたアービトレーション回路。
【請求項４】入力される前記優先順位値を比較するア
ービトレーション回路に於いて、入力された優先順位値
が全て等しかったとき、無効の信号を出力する事を特徴
としたアービトレーション回路。
【請求項５】入力される前記優先順位値を比較するコ
ンパレータを複数具備し、且つ、比較方法として、２個
づつトーナメント式に比較するアービトレーション回路
に於いて、任意のコンパレータの入力が等しかったと
き、次段以降に伝える値を０としてしまう手段を有する
事を特徴とするアービトレーション回路。