JPH06308533A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH06308533A JPH06308533A JP11902593A JP11902593A JPH06308533A JP H06308533 A JPH06308533 A JP H06308533A JP 11902593 A JP11902593 A JP 11902593A JP 11902593 A JP11902593 A JP 11902593A JP H06308533 A JPH06308533 A JP H06308533A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- bus line
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に、薄膜トランジスタを用いたアクティブマトリクス
型の液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
In particular, the present invention relates to an active matrix liquid crystal display device using thin film transistors.
【０００２】[0002]
【従来の技術】薄膜トランジスタをスイッチング素子と
して用いるアクティブマトリクス型液晶表示装置は、薄
膜トランジスタおよび画素電極がマトリクス状に配置さ
れたＴＦＴ基板と、遮光膜（いわゆるブラックマトリク
ス）および共通電極が形成された対向電極基板とを液晶
を介して対向配置して構成される。2. Description of the Related Art An active matrix type liquid crystal display device using thin film transistors as switching elements is a TFT substrate having thin film transistors and pixel electrodes arranged in a matrix, and a counter electrode having a light shielding film (so-called black matrix) and a common electrode. The substrate and the substrate are opposed to each other with the liquid crystal interposed therebetween.
【０００３】図５は、この種液晶表示装置の概略の構成
を示す等価回路図である。同図において、１は、ゲート
バスラインドライバ２００によって駆動される、走査線
を構成するゲートバスライン、２は、ドレインバスライ
ンドライバ３００によって駆動される、信号線を構成す
るドレインバスライン、３は、ゲートがゲートバスライ
ン１に接続され、ドレインがドレインバスライン２に接
続された薄膜トランジスタ、４は、薄膜トランジスタ３
のソース電極に接続された、ＩＴＯ等の透明導電膜によ
って形成された画素電極であって、破線枠で囲まれた部
分がＴＦＴ基板１００および対向電極基板４００を示し
ており、これら両基板は液晶を介して対向配置されてい
る。FIG. 5 is an equivalent circuit diagram showing a schematic structure of this type of liquid crystal display device. In the figure, 1 is a gate bus line driven by the gate bus line driver 200, which constitutes a scanning line, 2 is driven by the drain bus line driver 300, and 3 is a drain bus line which constitutes a signal line. , A thin film transistor having a gate connected to the gate bus line 1 and a drain connected to the drain bus line 2, 4 is a thin film transistor 3
Of the pixel electrode formed of a transparent conductive film such as ITO connected to the source electrode of the TFT substrate 100 and the counter electrode substrate 400. Are arranged opposite to each other.
【０００４】薄膜トランジスタ３のソースには、蓄積容
量素子ＣSTと液晶容量素子ＣCLとが並列に接続されてい
る。この内、蓄積容量素子ＣSTは、画素電極４とその下
にゲート絶縁膜を介して配置される蓄積容量電極とによ
って形成される容量素子であり、液晶容量素子ＣSTは、
画素電極４と液晶を介して配置される対向電極基板上の
共通電極とによって形成される容量素子である。A storage capacitor C ST and a liquid crystal capacitor C CL are connected in parallel to the source of the thin film transistor 3. Among these, the storage capacitance element C ST is a capacitance element formed by the pixel electrode 4 and a storage capacitance electrode arranged thereunder via a gate insulating film, and the liquid crystal capacitance element C ST is
It is a capacitive element formed by the pixel electrode 4 and a common electrode on the counter electrode substrate which is arranged via the liquid crystal.
【０００５】同図に示される液晶表示装置において、ゲ
ートバスラインドライバ２００によってゲートバスライ
ン１は順次ハイレベルに駆動される。あるゲートバスラ
イン１が、ハイレベルになると、そのラインに接続され
た薄膜トランジスタ３は一斉にオン状態となる。そし
て、そのトランジスタに接続された画素電極４は、その
ときドレインバスライン２に印加されている信号電圧に
充電される。次いで、そのゲートバスラインがローレベ
ルに駆動させるとオン状態にあったトランジスタ３はオ
フされるが、画素電極４は、その充電電圧を保持し続け
る。この保持電圧は、該当するトランジスタが再び導通
したときに次の信号電圧によって書き換えられる。In the liquid crystal display device shown in the figure, the gate bus line driver 200 sequentially drives the gate bus lines 1 to a high level. When a certain gate bus line 1 becomes high level, the thin film transistors 3 connected to the line are simultaneously turned on. Then, the pixel electrode 4 connected to the transistor is charged with the signal voltage applied to the drain bus line 2 at that time. Next, when the gate bus line is driven to the low level, the transistor 3 which was in the on state is turned off, but the pixel electrode 4 continues to hold the charging voltage. This holding voltage is rewritten by the next signal voltage when the corresponding transistor becomes conductive again.
【０００６】このＴＦＴ基板を用いた液晶表示装置に良
好な品質の表示を行わせるには、画素電極が、その充電
電圧を次回の書き換え時まで十分の高さに保持できるよ
うにする必要がある。保持電圧が低下すると表示むらが
現れ画面が見苦しいものとなるからである。画素電極の
保持電圧を高く維持するためには、画素電極のもつ容量
を大きくすることおよび薄膜トランジスタのオン／オフ
電流比を大きくすること、とりわけオフ電流を低く抑え
ることが肝要である。In order for a liquid crystal display device using this TFT substrate to display a good quality, it is necessary for the pixel electrode to be able to hold its charging voltage at a sufficiently high level until the next rewriting. . This is because if the holding voltage drops, display unevenness appears and the screen becomes unsightly. In order to maintain the holding voltage of the pixel electrode high, it is important to increase the capacitance of the pixel electrode and increase the on / off current ratio of the thin film transistor, and particularly to keep the off current low.
【０００７】図６の（ａ）は、従来のアクティブマトリ
クス型液晶表示装置の１画素分の構成を示す平面図であ
り、図６の（ｂ）は、そのＡ−Ａ線の断面図である。図
６において、図５に示すＴＦＴ基板の構成要素に相当す
る部分には同一の参照番号が付されているので重複する
説明は省略する。図６の（ａ）に示されるように、薄膜
トランジスタ３は、ゲートバスライン１から分岐された
ゲート電極５と、ゲート電極５上にゲート絶縁膜を介し
て配置された、活性層を構成するアモルファスシリコン
膜（以下、ａ−Ｓｉ膜と記す）６と、ドレインバスライ
ン２から分岐されたドレイン電極７と、画素電極４に接
続されたソース電極８とを有する。画素電極４下にはゲ
ート絶縁膜を介して蓄積容量電極９が配置されている。
この蓄積容量電極９は、同一行のものについてはゲート
バスライン１と並行の長尺の導電体として一体的に形成
されている。蓄積容量電極９は、画素電極に大きな容量
を付加して保持電圧を高く維持できるようにするために
設けられた電極である。FIG. 6A is a plan view showing the structure of one pixel of a conventional active matrix type liquid crystal display device, and FIG. 6B is a sectional view taken along the line AA. . In FIG. 6, portions corresponding to the constituent elements of the TFT substrate shown in FIG. 5 are designated by the same reference numerals, and a duplicate description will be omitted. As shown in (a) of FIG. 6, the thin film transistor 3 includes a gate electrode 5 branched from the gate bus line 1 and an amorphous layer which is disposed on the gate electrode 5 via a gate insulating film and constitutes an active layer. It has a silicon film (hereinafter referred to as an a-Si film) 6, a drain electrode 7 branched from the drain bus line 2, and a source electrode 8 connected to the pixel electrode 4. A storage capacitor electrode 9 is arranged below the pixel electrode 4 via a gate insulating film.
The storage capacitor electrodes 9 of the same row are integrally formed as a long conductor parallel to the gate bus line 1. The storage capacitance electrode 9 is an electrode provided to add a large capacitance to the pixel electrode and maintain a high holding voltage.
【０００８】図６の（ｂ）には図示されていないが、ゲ
ートバスライン１、ゲート電極５および蓄積容量電極９
は、第１のガラス基板１０上に形成されており、これら
の導電性膜はゲート絶縁膜１１によって覆われている。
ゲート絶縁膜上には薄膜トランジスタの活性層であるａ
−Ｓｉ膜６とこれに接触するドレイン電極７、ソース電
極８が配置されている。図６の（ｂ）に示されるよう
に、ゲート絶縁膜１０上には上記したもの以外にドレイ
ンバスライン２および画素電極４も形成されている。Although not shown in FIG. 6B, the gate bus line 1, the gate electrode 5 and the storage capacitor electrode 9 are provided.
Are formed on the first glass substrate 10, and these conductive films are covered with the gate insulating film 11.
On the gate insulating film is an active layer a of the thin film transistor.
The -Si film 6 and the drain electrode 7 and the source electrode 8 which are in contact with the -Si film 6 are arranged. As shown in FIG. 6B, the drain bus line 2 and the pixel electrode 4 are formed on the gate insulating film 10 in addition to the above.
【０００９】ＴＦＴ基板１００には、対向電極基板４０
０が所定の距離を隔てて接着されている。対向電極基板
４００は、第２のガラス基板１３上にＣｒ膜等からなる
遮光膜（いわゆるブラックマトリクス）１４を設け、そ
の上に共通電極１５を形成したものである。これら２枚
の基板間の間隙は液晶１６によって充填される。液晶表
示装置は、画素電極に信号電圧を与え、共通電極には共
通電圧ＶCOM を印加してこれら２つの電圧により光の透
過性を制御するデバイスであるため、画素電極以外の部
分を透過する光は遮断する必要がある。対向電極基板４
００に設けられた遮光膜１４は、そのために設けられた
金属膜である。The TFT substrate 100 includes a counter electrode substrate 40.
0 is adhered at a predetermined distance. The counter electrode substrate 400 is one in which a light shielding film (so-called black matrix) 14 made of a Cr film or the like is provided on the second glass substrate 13, and the common electrode 15 is formed thereon. The gap between these two substrates is filled with liquid crystal 16. Since the liquid crystal display device is a device in which a signal voltage is applied to the pixel electrode and a common voltage V COM is applied to the common electrode to control the light transmissivity by these two voltages, the light is transmitted through parts other than the pixel electrode. Light needs to be blocked. Counter electrode substrate 4
The light-shielding film 14 provided on the display device 00 is a metal film provided for that purpose.
【００１０】[0010]
【発明が解決しようとする課題】液晶表示装置では、隣
り合う画素電極間の隙間から光が漏れるのを防止するた
めに画素電極間を遮光する必要があるが、上述した従来
の液晶表示装置では、遮光を対向電極基板４００上の遮
光膜１４のみによって行っていたため、画素電極４と遮
光膜１４との間には、各基板上での目合わせずれを補償
するマージンの他に、組み立て精度をカバーするマージ
ンが必要となる。そのため従来の液晶表示装置では、両
者の重なり部を例えば７〜１５μｍと大きくとらなけれ
ばならず、これが開口率（画面に対する有効画素面積の
割合）低下の原因となっていた。In the liquid crystal display device, it is necessary to shield light between the pixel electrodes in order to prevent light from leaking from the gap between the adjacent pixel electrodes. However, in the above-mentioned conventional liquid crystal display device. Since light is shielded only by the light-shielding film 14 on the counter electrode substrate 400, the assembly accuracy is improved between the pixel electrode 4 and the light-shielding film 14 in addition to the margin for compensating misalignment on each substrate. You need a margin to cover. Therefore, in the conventional liquid crystal display device, the overlapping portion between the both has to be made large, for example, 7 to 15 μm, which causes a reduction in the aperture ratio (the ratio of the effective pixel area to the screen).
【００１１】また、従来の液晶表示装置では、ＴＦＴ基
板１００に多くの光透過領域が存在しているため、バッ
クライト光の透過量が多くなり、対向電極基板の遮光膜
で反射された後にａ−Ｓｉ膜に入射する光量が多くな
る。その結果、ａ−Ｓｉ膜６内でキャリアが生成されこ
れがリーク電流となりオフ電流を増加させる。上記した
ようにオフ電流の増加は表示むら等の原因となり液晶デ
ィスプレイの表示品質を著しく低下させる。Further, in the conventional liquid crystal display device, since a large amount of light transmitting region is present in the TFT substrate 100, the amount of backlight light transmitted is large, and after being reflected by the light shielding film of the counter electrode substrate, a -The amount of light incident on the Si film increases. As a result, carriers are generated in the a-Si film 6, which becomes a leak current and increases the off current. As described above, the increase in off-current causes display unevenness and the like, and significantly deteriorates the display quality of the liquid crystal display.
【００１２】[0012]
【課題を解決するための手段】本発明による液晶表示装
置は、透明ガラス基板（１０）上に複数の薄膜トランジ
スタ（３）と該薄膜トランジスタに連なる複数の画素電
極（４）とがマトリクスクス状に配置され、各画素電極
に対向して蓄積容量電極（９）が設けられている画素電
極基板（１００）と、各画素電極に対応する部分に開口
を有する遮光膜（１４）を備えた対向電極基板（４０
０）とが液晶（１６）を介して対向配置されているもの
であって、各蓄積容量電極（９）には対向する画素電極
の周辺部を遮蔽する蓄積容量電極兼遮光膜（９ａ）が付
設されていることを特徴とするものである。そして、望
ましくは、前記蓄積容量電極兼遮光膜（９ａ）は、ドレ
インバスライン（２）と一部重なり合うように形成され
る。In a liquid crystal display device according to the present invention, a plurality of thin film transistors (3) and a plurality of pixel electrodes (4) connected to the thin film transistors are arranged in a matrix on a transparent glass substrate (10). And a counter electrode substrate provided with a pixel electrode substrate (100) provided with a storage capacitor electrode (9) facing each pixel electrode and a light shielding film (14) having an opening in a portion corresponding to each pixel electrode. (40
0) are opposed to each other via the liquid crystal (16), and each storage capacitor electrode (9) is provided with a storage capacitor electrode / light-shielding film (9a) that shields the peripheral portion of the pixel electrode facing it. It is characterized by being attached. Preferably, the storage capacitor electrode / light-shielding film (9a) is formed so as to partially overlap the drain bus line (2).
【００１３】[0013]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）は、本発明の第１の実施例を
示す１画素分の平面図であり、図１の（ｂ）は、そのＡ
−Ａ線の断面図である。図１において、図６に示す従来
例の部分に対応する部分には同一の参照番号が付されて
いるので重複する説明は省略するが、本実施例では、蓄
積容量電極９から両側に、画素電極４の縁端部分を覆う
形状の蓄積容量電極兼遮光膜９ａが分岐されている。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1A is a plan view of one pixel showing the first embodiment of the present invention, and FIG.
It is a sectional view taken along the line A. In FIG. 1, portions corresponding to those of the conventional example shown in FIG. 6 are designated by the same reference numerals, and a duplicated description will be omitted. However, in the present embodiment, pixel portions are provided on both sides of the storage capacitor electrode 9. A storage capacitor electrode / light-shielding film 9a having a shape covering the edge portion of the electrode 4 is branched.
【００１４】この蓄積容量電極兼遮光膜９ａは、画素電
極４と、画素電極４−ドレインバスライン２間のスペー
スの両方に重なる位置に形成されており、画素電極−ド
レインバスライン間を漏れる光を部分的に遮光すること
ができるので、開口のドレインバスラインに添った側の
縁端を蓄積容量電極兼遮光膜９ａのパターンによって決
定するようにすることができる［図１の（ａ）および
（ｂ）に示されるように、ドレインバスラインに添った
側では、対向電極基板４００における遮光膜１４は画素
電極４の外側に形成されており、この部分では遮光膜１
４は開口を決定する因子とはなっていない］。The storage capacitor electrode / light-shielding film 9a is formed at a position overlapping both the pixel electrode 4 and the space between the pixel electrode 4 and the drain bus line 2, and light leaking between the pixel electrode and the drain bus line is formed. Can be partially shielded from light, so that the edge of the opening along the drain bus line can be determined by the pattern of the storage capacitor electrode / light-shielding film 9a [(a) in FIG. 1 and As shown in (b), the light shielding film 14 in the counter electrode substrate 400 is formed outside the pixel electrode 4 on the side along the drain bus line, and in this portion, the light shielding film 1 is formed.
4 is not a factor in determining the opening].
【００１５】而して、画素電極４に対する遮光膜９ａの
マージンは、フォトリソグラフィ工程でのアライメント
精度（通常、１μｍ以下である）を考慮すれば足りるの
で、画素電極の内側１μｍ程度を遮光膜９ａで遮蔽すれ
ば済むようになり、従来、対向電極基板の重ね合わせ精
度を考慮して、画素電極の７〜１５μｍ程度内側まで遮
光する必要があったのに対し、大幅な開口率の改善を実
現できる。さらに、この蓄積容量電極兼遮光膜９ａは、
遮光膜であるとともに蓄積容量電極でもあることから、
蓄積容量電極９の幅を、蓄積容量電極兼遮光膜９ａによ
って増加した容量分だけ狭くすることができる。本実施
例では、これらにより、従来例と比較して、開口率を約
２０％向上させることができた。The margin of the light shielding film 9a with respect to the pixel electrode 4 is sufficient if the alignment accuracy in the photolithography process (usually 1 μm or less) is taken into consideration. Since it was necessary to shield the inside of the pixel electrode by about 7 to 15 μm in consideration of the overlay accuracy of the counter electrode substrate, it is possible to significantly improve the aperture ratio. it can. Further, the storage capacitor electrode / light-shielding film 9a is
Since it is both a light-shielding film and a storage capacitor electrode,
The width of the storage capacitor electrode 9 can be narrowed by the capacity increased by the storage capacitor electrode / light-shielding film 9a. In the present embodiment, these factors allowed the aperture ratio to be improved by about 20% as compared with the conventional example.
【００１６】次に、本実施例の製造方法について説明す
る。まず、第１のガラス基板１０上にスパッタ法によ
り、膜厚０．２μｍのＣｒ膜を堆積し、フォトリソグラ
フィ法およびウエットエッチング法を適用してゲートバ
スライン１、これに連なるゲート電極５および蓄積容量
電極兼遮光膜９ａが付設された蓄積容量電極９を形成す
る。次に、プラズマＣＶＤ装置に、シランガス（ＳｉＨ
4 ）、アンモニアガス（ＮＨ3 ）、窒素ガス（Ｎ2 ）を
導入して、ゲート絶縁膜１１となるシリコン窒化膜を膜
厚０．３μｍに堆積し、続いて、プラズマＣＶＤ装置
に、シランガス、水素ガスを導入して膜厚０．２μｍの
ａ−Ｓｉ膜６を成長させた後、ホスフィンガス（ＰＨ
3 ）を導入してａ−Ｓｉ膜６上に膜厚約１５０ｎｍのｎ
+ 型ａ−Ｓｉ膜（図示なし）を形成する。Next, the manufacturing method of this embodiment will be described. First, a 0.2 μm-thick Cr film is deposited on the first glass substrate 10 by a sputtering method, and a photolithography method and a wet etching method are applied to apply a gate bus line 1, a gate electrode 5 connected to the gate bus line 1, and a storage. The storage capacitance electrode 9 provided with the capacitance electrode / light-shielding film 9a is formed. Next, silane gas (SiH
4 ), ammonia gas (NH 3 ) and nitrogen gas (N 2 ) are introduced to deposit a silicon nitride film to be the gate insulating film 11 to a film thickness of 0.3 μm. After introducing hydrogen gas to grow the a-Si film 6 having a thickness of 0.2 μm, phosphine gas (PH
3 ) is introduced on the a-Si film 6 to form an n-type film having a film thickness of about 150 nm.
A + type a-Si film (not shown) is formed.
【００１７】次に、フォトリソグラフィ法およびＲＩＥ
（反応性イオンエッチング；Reactive Ion Etching）法
を適用してａ−Ｓｉ膜６およびその上に形成されたｎ+
型ａ−Ｓｉ膜を島状に加工する。次に、スパッタ法を用
いて膜厚０．５μｍのＣｒ膜を堆積し、ウエットのフォ
トエッチング法を適用してドレインバスライン２、ドレ
イン電極７およびソース電極８を形成する。続いて、Ｒ
ＩＥ法により、露出したｎ+ 型ａ−Ｓｉ膜をエッチング
除去してソース電極とドレイン電極とを分離する。Next, photolithography and RIE
(Reactive Ion Etching) method is applied to the a-Si film 6 and n + formed on the a-Si film 6.
The mold a-Si film is processed into an island shape. Then, a Cr film having a film thickness of 0.5 μm is deposited by using a sputtering method, and a wet photoetching method is applied to form the drain bus line 2, the drain electrode 7 and the source electrode 8. Then R
By the IE method, the exposed n + type a-Si film is removed by etching to separate the source electrode and the drain electrode.
【００１８】次に、スパッタ法により、膜厚約０．２μ
ｍのＩＴＯ（Indium Tin Oxide）膜を形成し、これをウ
エットのフォトエッチング法により加工して画素電極４
を形成する。次いで、プラズマＣＶＤ装置に、シランガ
ス、アンモニアガス、窒素ガスを導入して、パッシベー
ション膜１２となるシリコン窒化膜を０．５μｍの厚さ
に成膜して、本実施例に用いられるＴＦＴ基板１００の
製作を完了する。Next, a film thickness of about 0.2 μm is formed by the sputtering method.
m ITO (Indium Tin Oxide) film is formed and processed by a wet photo-etching method to form the pixel electrode 4
To form. Then, a silane gas, an ammonia gas, and a nitrogen gas are introduced into the plasma CVD apparatus to form a silicon nitride film to be the passivation film 12 to a thickness of 0.5 μm, and the TFT substrate 100 used in this embodiment is formed. Complete the production.
【００１９】一方、第２のガラス基板１３上にスパッタ
法により、膜厚０．３μｍのＣｒ膜を堆積し、フォトリ
ソグラフィ法およびウエットエッチング法を適用して遮
光膜１４を形成し、その上にスパッタ法により、膜厚約
０．３μｍのＩＴＯ膜からなる共通電極１５を形成し
て、本実施例に用いられる対向電極基板４００を作成す
る。On the other hand, a Cr film having a film thickness of 0.3 μm is deposited on the second glass substrate 13 by a sputtering method, and a photolithography method and a wet etching method are applied to form a light shielding film 14, on which a light shielding film 14 is formed. The common electrode 15 made of an ITO film having a film thickness of about 0.3 μm is formed by the sputtering method, and the counter electrode substrate 400 used in this embodiment is prepared.
【００２０】両基板にそれぞれ配向処理を施した後、Ｔ
ＦＴ基板１００にシール材を印刷し、狭い間隙を隔てて
対向電極基板４００を接着する。両基板間の間隙に液晶
１６を注入し、その液晶注入口を封止して図１に示され
る本実施例の液晶表示装置を得る。After subjecting both substrates to orientation treatment, respectively, T
A sealing material is printed on the FT substrate 100, and the counter electrode substrate 400 is adhered with a narrow gap. The liquid crystal 16 is injected into the gap between both substrates, and the liquid crystal injection port is sealed to obtain the liquid crystal display device of this embodiment shown in FIG.
【００２１】図２の（ａ）は、本発明の第２の実施例を
示す１画素分の平面図であり、図２の（ｂ）は、そのＡ
−Ａ線の断面図である。図２において、図１に示す先の
実施例の部分に対応する部分には同一の参照番号が付さ
れているので重複する説明は省略するが、本実施例で
は、蓄積容量電極兼遮光膜９ａは、その幅が先の実施例
の場合より広くなされており、その一部がドレインバス
ラインにかかる形状となっている。FIG. 2A is a plan view of one pixel showing the second embodiment of the present invention, and FIG.
It is a sectional view taken along the line A. In FIG. 2, portions corresponding to those of the previous embodiment shown in FIG. 1 are designated by the same reference numerals, and a duplicate description will be omitted. However, in the present embodiment, the storage capacitor electrode / light-shielding film 9a is used. Has a width wider than that of the previous embodiment, and a part of it has a shape that covers the drain bus line.
【００２２】本実施例によれば、画素電極４−ドレイン
バスライン２間の隙間を完全に遮光することができるの
で、ドレインバスライン２に添った部分では、対向電極
基板において遮光膜１４を設ける必要がなくなる。本実
施例においても、先の実施例同様に約２０％の開口率の
改善を実現することができる。According to this embodiment, since the gap between the pixel electrode 4 and the drain bus line 2 can be completely shielded from light, the light shielding film 14 is provided on the counter electrode substrate along the drain bus line 2. There is no need. Also in this embodiment, an improvement in the aperture ratio of about 20% can be realized as in the previous embodiment.
【００２３】図３は、本発明の第３の実施例を示す部分
平面図である。この実施例では、蓄積容量電極兼遮光膜
９ａが、第１の実施例の場合よりも引き延ばされて画素
電極のゲートバスライン側の縁端部をも覆う形状になさ
れている。特に、上半分の領域では、蓄積容量電極兼遮
光膜９ａがリング状に形成されている。本実施例によれ
ば、先の実施例の場合よりもさらに開口率を向上させる
ことができる。FIG. 3 is a partial plan view showing a third embodiment of the present invention. In this embodiment, the storage capacitor electrode / light-shielding film 9a is extended more than in the case of the first embodiment to cover the edge portion of the pixel electrode on the gate bus line side. Particularly, in the upper half region, the storage capacitor electrode / light-shielding film 9a is formed in a ring shape. According to this embodiment, the aperture ratio can be further improved as compared with the case of the previous embodiment.
【００２４】図４は、本発明の第４の実施例を示す部分
平面図である。この実施例では、蓄積容量電極兼遮光膜
９ａの外に、ゲートバスライン１から延長されたゲート
バスライン遮光膜１ａが設けられており、蓄積容量電極
兼遮光膜９ａは、画素電極のドレインバスライン寄りの
縁端部を覆っており、ゲートバスライン遮光膜１ａは、
それのゲートバスライン寄りの縁端部を覆っている。FIG. 4 is a partial plan view showing a fourth embodiment of the present invention. In this embodiment, a gate bus line light-shielding film 1a extended from the gate bus line 1 is provided outside the storage capacitor electrode / light-shielding film 9a, and the storage capacitor electrode / light-shielding film 9a is a drain bus of the pixel electrode. The edge portion near the line is covered, and the gate bus line light shielding film 1a is
It covers the edge near the gate bus line.
【００２５】以上、好ましい実施例について説明した
が、本発明はこれら実施例に限定されるものではなく特
許請求の範囲に記載された発明の範囲内において各種の
変更が可能である。例えば、ゲート電極、蓄積容量電
極、ソース・ドレイン電極等を他の金属材料や複合膜で
構成することができ、同様に、ゲート絶縁膜やパッシベ
ーション膜を他の絶縁膜や複合膜によって形成すること
ができる。また、画素電極をソース・ドレイン電極の下
層の導電層として構成することもできる。また、本発明
は、直視型あるいは投射型のいずれのタイプの表示装置
にも適用が可能である。The preferred embodiments have been described above, but the present invention is not limited to these embodiments, and various modifications can be made within the scope of the invention described in the claims. For example, the gate electrode, the storage capacitor electrode, the source / drain electrode, etc. can be made of another metal material or a composite film, and similarly, the gate insulating film or the passivation film can be made of another insulating film or a composite film. You can Alternatively, the pixel electrode may be formed as a conductive layer below the source / drain electrodes. Further, the present invention can be applied to either a direct-viewing type display device or a projection-type display device.
【００２６】[0026]
【発明の効果】以上説明したように、本発明の液晶表示
装置は、蓄積容量電極から分岐された蓄積容量電極兼遮
光膜によって画素電極の縁端部を遮光するようにしたも
のであるので、本発明によれば、開口部が、従来のよう
にＴＦＴ基板と対向電極基板との重ね合わせ精度によっ
て決定されるのではなくフォトリソグラフィ工程におけ
る目合わせずれのみを考慮した蓄積容量電極兼遮光膜に
よって決定できるようになるため、開口を大きく設定す
ることが可能となる。As described above, in the liquid crystal display device of the present invention, the edge portion of the pixel electrode is shielded from light by the storage capacitance electrode / light shielding film branched from the storage capacitance electrode. According to the present invention, the opening is not determined by the overlay accuracy of the TFT substrate and the counter electrode substrate as in the conventional case, but is formed by the storage capacitor electrode / light-shielding film that considers only the misalignment in the photolithography process. Since it can be determined, it is possible to set a large opening.
【００２７】また、本発明によれば、蓄積容量電極兼遮
光膜によっても蓄積容量を得ることができるため、蓄積
容量電極の大きさが従来と同じであれば、より大きな容
量をもたせることができ、保持電圧を高く維持すること
ができる。また、同じ容量をもたせるのであれば、蓄積
容量電極の幅を狭くすることができ、開口率を一層大き
くすることができる。Further, according to the present invention, the storage capacitance can be obtained also by the storage capacitance electrode / light-shielding film. Therefore, if the size of the storage capacitance electrode is the same as the conventional one, a larger capacitance can be provided. The holding voltage can be maintained high. Further, if the same capacitance is provided, the width of the storage capacitance electrode can be narrowed and the aperture ratio can be further increased.
【００２８】さらに、本発明によれば、蓄積容量電極兼
遮光膜によって、画素電極とバスラインとの間の隙間を
通して液晶に入射される光を遮光することができるた
め、ａ−Ｓｉ膜に入射される対向電極基板からの反射光
を削減することができ、オフ電流を低下させて表示品質
を向上させることができる。そして、本発明によれば、
上記の効果を従来の製造工程に何ら変更を加えることな
く得ることができる。Further, according to the present invention, since the light incident on the liquid crystal through the gap between the pixel electrode and the bus line can be shielded by the storage capacitor electrode and the light shielding film, it is incident on the a-Si film. It is possible to reduce the reflected light from the counter electrode substrate that is generated, reduce the off current, and improve the display quality. And according to the present invention,
The above effect can be obtained without any modification to the conventional manufacturing process.
【図１】本発明の第１の実施例を示す部分平面図とその
Ａ−Ａ線の断面図。FIG. 1 is a partial plan view showing a first embodiment of the present invention and a sectional view taken along the line AA.
【図２】本発明の第２の実施例を示す部分平面図とその
Ａ−Ａ線の断面図。FIG. 2 is a partial plan view showing a second embodiment of the present invention and a sectional view taken along the line AA.
【図３】本発明の第３の実施例を示す部分平面図。FIG. 3 is a partial plan view showing a third embodiment of the present invention.
【図４】本発明の第４の実施例を示す部分平面図。FIG. 4 is a partial plan view showing a fourth embodiment of the present invention.
【図５】液晶表示装置の等価回路図。FIG. 5 is an equivalent circuit diagram of a liquid crystal display device.
【図６】従来例の部分平面図とそのＡ−Ａ線の断面図。FIG. 6 is a partial plan view of a conventional example and a cross-sectional view taken along the line AA.
１ ゲートバスライン １ａ ゲートバスライン遮光膜 ２ ドレインバスライン ３ 薄膜トランジスタ ４ 画素電極 ５ ゲート電極 ６ アモルファスシリコン膜（ａ−Ｓｉ膜） ７ ドレイン電極 ８ ソース電極 ９ 蓄積容量電極 ９ａ 蓄積容量電極兼遮光膜 １０ 第１のガラス基板 １１ ゲート絶縁膜 １２ パッシベーション膜 １３ 第２のガラス基板 １４ 遮光膜 １５ 共通電極 １６ 液晶 １００ ＴＦＴ基板 ２００ ゲートバスラインドライバ ３００ ドレインバスラインドライバ ４００ 対向電極基板 ＣLC 液晶容量素子 ＣST 蓄積容量素子1 Gate Bus Line 1a Gate Bus Line Shading Film 2 Drain Bus Line 3 Thin Film Transistor 4 Pixel Electrode 5 Gate Electrode 6 Amorphous Silicon Film (a-Si Film) 7 Drain Electrode 8 Source Electrode 9 Storage Capacitance Electrode 9a Storage Capacitance Electrode / Shading Film 10 First glass substrate 11 Gate insulating film 12 Passivation film 13 Second glass substrate 14 Light-shielding film 15 Common electrode 16 Liquid crystal 100 TFT substrate 200 Gate bus line driver 300 Drain bus line driver 400 Counter electrode substrate C LC Liquid crystal capacitive element C ST Storage capacitor
Claims (5)
スタと該薄膜トランジスタに連なる複数の画素電極とが
マトリクス状に配置され、各画素電極に対向して蓄積容
量電極が設けられている画素電極基板と、各画素電極に
対応する部分に開口を有する遮光膜を備えた対向電極基
板とが液晶を介して対向配置されている液晶表示装置に
おいて、各蓄積容量電極には対向する画素電極の周辺部
を覆う蓄積容量電極兼遮光膜が付設されていることを特
徴とする液晶表示装置。1. A pixel electrode substrate in which a plurality of thin film transistors and a plurality of pixel electrodes connected to the thin film transistors are arranged in a matrix on a transparent glass substrate, and a storage capacitor electrode is provided facing each pixel electrode, In a liquid crystal display device in which a counter electrode substrate having a light-shielding film having an opening in a portion corresponding to each pixel electrode is arranged to face each other through a liquid crystal, each storage capacitor electrode covers a peripheral portion of the pixel electrode facing each other. A liquid crystal display device having a storage capacitor electrode and a light-shielding film attached thereto.
周辺部がゲートバスラインから延長されたゲートバスラ
イン遮光膜によって覆われていることを特徴とする請求
項１記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein a peripheral portion of the pixel electrode near the gate bus line is covered with a gate bus line light shielding film extending from the gate bus line.
行に並ぶ複数の画素電極に共通に設けられた導電体によ
って構成され、前記蓄積容量電極兼遮光膜が、ドレイン
バスラインと並行に延在していることを特徴とする請求
項１記載の液晶表示装置。3. A storage capacitor electrode is formed of a conductor commonly provided to a plurality of pixel electrodes arranged in parallel with a gate bus line, and the storage capacitor electrode and the light-shielding film extend in parallel with the drain bus line. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is provided.
バスラインと一部重なり合っていることを特徴とする請
求項３記載の液晶表示装置。4. The liquid crystal display device according to claim 3, wherein the storage capacitor electrode / light-shielding film partially overlaps the drain bus line.
行に並ぶ複数の画素電極に共通に設けられた導電体によ
って構成され、前記蓄積容量電極兼遮光膜が、ドレイン
バスラインと並行に延在している部分とゲートバスライ
ンと並行に延在している部分とを有してことを特徴とす
る請求項１記載の液晶表示装置。5. The storage capacitor electrode is formed of a conductor commonly provided to a plurality of pixel electrodes arranged in parallel with the gate bus line, and the storage capacitor electrode and the light shielding film extend in parallel with the drain bus line. 2. The liquid crystal display device according to claim 1, wherein the liquid crystal display device has an open portion and a portion extending in parallel with the gate bus line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11902593A JPH06308533A (en) | 1993-04-22 | 1993-04-22 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11902593A JPH06308533A (en) | 1993-04-22 | 1993-04-22 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06308533A true JPH06308533A (en) | 1994-11-04 |
Family
ID=14751125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11902593A Pending JPH06308533A (en) | 1993-04-22 | 1993-04-22 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06308533A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10123567A (en) * | 1996-10-17 | 1998-05-15 | Sony Corp | Thin film transistor array for liquid crystal display element |
| JP2001209065A (en) * | 1999-12-02 | 2001-08-03 | Samsung Electronics Co Ltd | Liquid crystal display device with wide viewing angle and substrate to be used for the same |
| JP2001305574A (en) * | 2000-04-18 | 2001-10-31 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| US6404465B1 (en) | 1998-09-21 | 2002-06-11 | Kabushiki Kaisha Advanced Display | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes |
| JP2002531876A (en) * | 1998-11-27 | 2002-09-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix liquid crystal display |
| KR100475636B1 (en) * | 2001-08-20 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | Method for fabricating of an array substrate for LCD |
| JP2005266310A (en) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | Display device |
| KR100529576B1 (en) * | 1998-07-23 | 2006-02-13 | 삼성전자주식회사 | Thin film transistor substrate for liquid crystal display |
| EP1873582A1 (en) * | 2006-06-30 | 2008-01-02 | Samsung Electronics Co., Ltd. | LCD panel array substrates |
| CN100399168C (en) * | 2003-12-16 | 2008-07-02 | 友达光电股份有限公司 | Picture element structure and manufacturing method thereof |
| JP2008241974A (en) * | 2007-03-27 | 2008-10-09 | Seiko Epson Corp | Electrooptical device and electronic equipment |
| US8217872B2 (en) | 2008-02-21 | 2012-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, and liquid crystal display device |
| US8780305B2 (en) | 1998-10-30 | 2014-07-15 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| US9041891B2 (en) | 1997-05-29 | 2015-05-26 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| JP2023041966A (en) * | 2006-06-02 | 2023-03-24 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281028A (en) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JPH0490513A (en) * | 1990-08-03 | 1992-03-24 | Casio Comput Co Ltd | Liquid crystal display element |
| JPH04350825A (en) * | 1991-05-29 | 1992-12-04 | Sanyo Electric Co Ltd | Liquid crystal display device |
-
1993
- 1993-04-22 JP JP11902593A patent/JPH06308533A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281028A (en) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JPH0490513A (en) * | 1990-08-03 | 1992-03-24 | Casio Comput Co Ltd | Liquid crystal display element |
| JPH04350825A (en) * | 1991-05-29 | 1992-12-04 | Sanyo Electric Co Ltd | Liquid crystal display device |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10123567A (en) * | 1996-10-17 | 1998-05-15 | Sony Corp | Thin film transistor array for liquid crystal display element |
| US9041891B2 (en) | 1997-05-29 | 2015-05-26 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| KR100529576B1 (en) * | 1998-07-23 | 2006-02-13 | 삼성전자주식회사 | Thin film transistor substrate for liquid crystal display |
| US6421102B2 (en) | 1998-09-21 | 2002-07-16 | Kabushiki Kaisha Advanced Display | Liquid crystal display with pixel electrodes formed in a plurality of matrix-like regions and manufacturing method thereof |
| US6404465B1 (en) | 1998-09-21 | 2002-06-11 | Kabushiki Kaisha Advanced Display | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes |
| US8780305B2 (en) | 1998-10-30 | 2014-07-15 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| JP2002531876A (en) * | 1998-11-27 | 2002-09-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix liquid crystal display |
| JP2001209065A (en) * | 1999-12-02 | 2001-08-03 | Samsung Electronics Co Ltd | Liquid crystal display device with wide viewing angle and substrate to be used for the same |
| JP2001305574A (en) * | 2000-04-18 | 2001-10-31 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| KR100475636B1 (en) * | 2001-08-20 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | Method for fabricating of an array substrate for LCD |
| CN100399168C (en) * | 2003-12-16 | 2008-07-02 | 友达光电股份有限公司 | Picture element structure and manufacturing method thereof |
| JP2005266310A (en) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | Display device |
| JP4587063B2 (en) * | 2004-03-18 | 2010-11-24 | 奇美電子股▲ふん▼有限公司 | Display device |
| JP2023041966A (en) * | 2006-06-02 | 2023-03-24 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| EP1873582A1 (en) * | 2006-06-30 | 2008-01-02 | Samsung Electronics Co., Ltd. | LCD panel array substrates |
| JP2008241974A (en) * | 2007-03-27 | 2008-10-09 | Seiko Epson Corp | Electrooptical device and electronic equipment |
| US8217872B2 (en) | 2008-02-21 | 2012-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, and liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6219118B1 (en) | LCD with shield film formed at overlapping portion of bus lines and pixel electrode | |
| JP2853656B2 (en) | LCD panel | |
| US5185601A (en) | Active matrix liquid crystal display apparatus and method of producing the same | |
| JP3604106B2 (en) | Liquid crystal display | |
| JPH0750381B2 (en) | Color liquid crystal display | |
| JP2001188242A (en) | Vertical alignment type liquid crystal display device | |
| JPH06308533A (en) | Liquid crystal display device | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JPH09218424A (en) | Liquid crystal display element of thin-film transistors and its production | |
| JP2693513B2 (en) | Active matrix type liquid crystal display device | |
| JP2518510B2 (en) | Thin film transistor array | |
| JPH11242244A (en) | Liquid crystal display device | |
| JPH0954342A (en) | Active matrix type liquid crystal display panel and its production | |
| JP2735070B2 (en) | Active matrix liquid crystal display panel | |
| JPH05142570A (en) | Active matrix substrate | |
| US20070152219A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP3423380B2 (en) | Liquid crystal display | |
| JP2000284723A (en) | Display device | |
| JPH05297346A (en) | Active matrix type liquid crystal display device | |
| JP2639980B2 (en) | Liquid crystal display | |
| JP4297574B2 (en) | Liquid crystal display | |
| JPS62296123A (en) | Active-matrix type liquid-crystal display device | |
| JPH07111521B2 (en) | Active matrix liquid crystal display device | |
| JP2677248B2 (en) | Active matrix liquid crystal display panel | |
| JPH11183932A (en) | Active matrix type liquid crystal display device |