JPH11183932A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPH11183932A
JPH11183932A JP35734797A JP35734797A JPH11183932A JP H11183932 A JPH11183932 A JP H11183932A JP 35734797 A JP35734797 A JP 35734797A JP 35734797 A JP35734797 A JP 35734797A JP H11183932 A JPH11183932 A JP H11183932A
Authority
JP
Japan
Prior art keywords
liquid crystal
line
crystal display
display device
auxiliary capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35734797A
Other languages
Japanese (ja)
Inventor
Makoto Shibusawa
誠 渋沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP35734797A priority Critical patent/JPH11183932A/en
Publication of JPH11183932A publication Critical patent/JPH11183932A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device with a high picture quality and a high numerical aperture by suppressing increase in a punch-through voltage, a time constant of scanning lines, and occurrence of reverse. SOLUTION: A lot of scanning lines 34a, 34b and signal lines 32 formed on an insulating substrate and auxiliary capacity lines 35 extending in parallel to scanning lines are formed on an array substrate 20 of a liquid crystal display panel. In a region surrounded by the scanning lines and the signal lines, a picture element electrode 36 is formed and connected with the scanning lines and the signal lines via a TFT 38. A part of the picture element electrode is formed overlapping the scanning line 34b and composes a 1st auxiliary capacity Cs1. Moreover, the picture element electrode is formed overlapping the auxiliary capacity line electrically separated from the picture element electrode and the scanning line, and composes a 2nd auxiliary capacity Cs2 across the auxiliary capacity line.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜トランジス
タ(以下、TFTと称する)を用いてTFTアレイ基板
を構成したアクティブマトリクス型液晶表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device having a TFT array substrate using thin film transistors (hereinafter, referred to as TFTs).

【0002】[0002]

【従来の技術】アクティブマトリクス型液晶表示装置
は、クローストークのない高コントラスト比の表示が可
能なため、大画面、高精細ディスプレイの開発および製
品化が行われている。特に、アクティブマトリクス型液
晶表示装置は、透明な絶縁基板上にTFTやMIMをス
イッチング素子として設けた直視透過型のディスプレイ
への展開が盛んであり、また、大面積基板への形成が容
易であるなどの理由から、TFTの半導体層としてアモ
ルフアスシリコン(a一Si)を用いるものが多い。
2. Description of the Related Art Since an active matrix type liquid crystal display device can display a high contrast ratio without crosstalk, a large screen and a high definition display are being developed and commercialized. In particular, active matrix type liquid crystal display devices have been actively developed into direct-view transmission type displays in which TFTs and MIMs are provided as switching elements on a transparent insulating substrate, and can be easily formed on a large-area substrate. For this reason, many TFTs use amorphous silicon (a-Si) as the semiconductor layer.

【0003】現在ではa−SiTFTを用いた対角10
インチ級以上の直視透過型液晶表示装置が既に製品化さ
れ、さらに大画面、高精細化への開発が盛んになってい
る。同時に、高輝度化や低消費電力化をめざした高開口
率デバイスの開発も盛んに行われている。
At present, a diagonal of 10 using an a-Si TFT is used.
Direct-view transmissive liquid crystal display devices of inch class or higher have already been commercialized, and developments for larger screens and higher definition have been actively pursued. At the same time, the development of high aperture ratio devices aiming at higher luminance and lower power consumption is also being actively pursued.

【0004】一般に、アクティブマトリクス型の液晶表
示装置において、TFTアレイ基板には、多数の走査線
が行方向に、多数の信号配線が列方向に形成され、走査
配線と信号配線との各交点付近にTFTが配置されてい
る。TFTのゲート電極は走査線に、ドレイン電極は信
号配線にそれぞれ接続され、また、ソース電極は画素電
極に接続されている。画素電極の一部は、隣接する走査
線上に重ねて形成され、補助容量(Cs)を形成してい
る。
In general, in an active matrix type liquid crystal display device, a large number of scanning lines are formed in a row direction and a large number of signal lines are formed in a column direction on a TFT array substrate. Are disposed. The gate electrode of the TFT is connected to a scanning line, the drain electrode is connected to a signal line, and the source electrode is connected to a pixel electrode. Part of the pixel electrode is formed so as to overlap on an adjacent scanning line, and forms a storage capacitor (Cs).

【0005】また、TFTアレイ基板は、透明な絶縁基
板上にMoなどの金属からなるゲート電極と一体の走査
線パターンが形成され、この走査線に重ねてSiOなど
の絶縁物からなるゲート絶縁膜が形成されている。ゲー
ト電極上には、a−Siなどの半導体からなる活性層、
SiNなどの絶縁物からなるチャネル保護膜、不純物が
ドーピングされたa−Siなどの半導体からなるコンタ
クト層が形成され、TFTを構成している。
In the TFT array substrate, a scanning line pattern integral with a gate electrode made of metal such as Mo is formed on a transparent insulating substrate, and a gate insulating film made of an insulator such as SiO is superposed on the scanning line. Are formed. An active layer made of a semiconductor such as a-Si on the gate electrode;
A channel protective film made of an insulator such as SiN and a contact layer made of a semiconductor such as a-Si doped with impurities are formed to constitute a TFT.

【0006】TFT部分以外のゲート絶縁膜上にはIT
Oなどの透明導電膜からなる画素電極が形成されてい
る。更に、Alなどの金属からなるドレイン電極と一体
の信号配線パターンとソース電極とが形成され、ソース
電極は画素電極と接続されている。そして、これらの上
部の画素電極上を除いた領域には、SiNなどの絶縁物
からなるパッシベーション膜が形成され、TFTアレイ
基板を構成している。
On the gate insulating film other than the TFT portion, an IT
A pixel electrode made of a transparent conductive film such as O is formed. Further, a signal wiring pattern integral with a drain electrode made of a metal such as Al and a source electrode are formed, and the source electrode is connected to the pixel electrode. Then, a passivation film made of an insulator such as SiN is formed in a region excluding these upper pixel electrodes to constitute a TFT array substrate.

【0007】一方、液晶表示装置の対向基板には、透明
な絶縁基板上にCrなどの遮光性材料からなるブラック
マトリクス(BM)パターンが形成され、その上部に
赤、緑、青の着色層が形成され、更に、着色層の上部に
ITOなどの透明導電膜からなる対向電極が形成されて
いる。
On the other hand, on a counter substrate of a liquid crystal display device, a black matrix (BM) pattern made of a light-shielding material such as Cr is formed on a transparent insulating substrate, and red, green, and blue colored layers are formed thereon. In addition, a counter electrode made of a transparent conductive film such as ITO is formed on the colored layer.

【0008】そして、TFTアレイ基板と対向電極基板
とを対向して貼り合わせ、その間隙に液晶組成物を封入
することにより液晶表示装置が構成されている。このよ
うな構成の液晶表示装置の等価回路において、TFTの
ゲート電極は走査配線に、ドレイン電極は信号配線にそ
れぞれ接続されている。ソース電極は、対向電極に対し
て形成される液晶容量(Clc)と前段のゲート配線に
対して形成される補助容量(Cs)とに接続されてい
る。また、寄生容量として、ゲート・画素電極間容量
(Cgs)、および信号配線・画素電極間容最(Cp
s)も存在している。
[0008] Then, a TFT array substrate and a counter electrode substrate are bonded to face each other, and a liquid crystal composition is sealed in a gap therebetween to form a liquid crystal display device. In the equivalent circuit of the liquid crystal display device having such a configuration, the gate electrode of the TFT is connected to the scanning wiring, and the drain electrode is connected to the signal wiring. The source electrode is connected to a liquid crystal capacitance (Clc) formed for the counter electrode and an auxiliary capacitance (Cs) formed for the previous gate wiring. As the parasitic capacitance, the capacitance between the gate and the pixel electrode (Cgs) and the capacitance between the signal wiring and the pixel electrode (Cp)
s) also exists.

【0009】[0009]

【発明が解決しようとする課題】上記のように構成され
たアクティブマトリクス型の液晶表示装置では、前段の
ゲート配線電位がオフレベルからオンレベルに切り替わ
る際、容量結合により次段の画素電極電位が変動する。
この画素電位間の変動量(以下、突き上げ電圧と称す
る)(ΔVr)は、前段のゲート電位の変化量をΔVg
とすると、次式で表現される。 ΔVr=ΔVg×Cs/(Clc・+Cs+Cgs+Cps)・・・(1) このΔVrは、液晶層へのDC電圧印加成分となり、Δ
Vrが大きくなるとフリッカや電圧透過率(V−T)特
性のシフトといった画質不良を招く。
In the liquid crystal display device of the active matrix type configured as described above, when the potential of the gate wiring of the preceding stage is switched from the off level to the on level, the potential of the pixel electrode of the next stage is reduced by capacitive coupling. fluctuate.
The amount of change between pixel potentials (hereinafter referred to as a push-up voltage) (ΔVr) is obtained by calculating the amount of change in the gate potential at the preceding stage by ΔVg
Then, it is expressed by the following equation. ΔVr = ΔVg × Cs / (Clc · + Cs + Cgs + Cps) (1) ΔVr is a DC voltage application component to the liquid crystal layer,
An increase in Vr causes poor image quality such as flicker and a shift in voltage transmittance (VT) characteristics.

【0010】一方、液晶表示装置では、画素電極以外か
らの非変調光を遮るために、対向基板にブラックマトリ
クス(BM)パターンを設けることが一般的である。こ
のBMパターンと画素電極とは、TFTアレイ基板と対
向基板との合わせ精度を考慮して4〜8μm程度重なる
ように設計される。つまり、画素電極はBMパターンと
重なり合うため、開口率に寄与しない無効部分が画素電
極周囲に存在する。
On the other hand, in a liquid crystal display device, a black matrix (BM) pattern is generally provided on a counter substrate in order to block unmodulated light from other than the pixel electrodes. The BM pattern and the pixel electrode are designed to overlap by about 4 to 8 μm in consideration of the alignment accuracy between the TFT array substrate and the counter substrate. That is, since the pixel electrode overlaps the BM pattern, there is an ineffective portion that does not contribute to the aperture ratio around the pixel electrode.

【0011】そこで、このような無効部分を利用して補
助容量を形成するために、信号配線と画素電極との隙間
部分に走査線からの延在パターンを存在させ、延在パタ
ーンと画素電極とを重ねて形成した液晶表示装置が提案
されている。このような液晶表示装置は、以下の2点に
より開口率を向上することができる。
Therefore, in order to form an auxiliary capacitance using such an ineffective portion, a pattern extending from the scanning line is provided in a gap between the signal wiring and the pixel electrode, and the extended pattern and the pixel electrode are connected to each other. There has been proposed a liquid crystal display device formed by laminating the above. Such a liquid crystal display device can improve the aperture ratio by the following two points.

【0012】一つは、走査線上で形成する補助容量を削
減でき、走査線幅を細くすることが可能となる。もうー
つは、延在パターンをTFTアレイ基板上に形成したB
Mパターンとして利用し、延在パターンと画素電極との
重ね量を少なくすることができる。
One is that the auxiliary capacitance formed on the scanning line can be reduced and the scanning line width can be reduced. The other is B in which an extended pattern is formed on a TFT array substrate.
Utilizing as an M pattern, the amount of overlap between the extended pattern and the pixel electrode can be reduced.

【0013】しかしながら、このような構成の液晶表示
装置においても、等価回路は前述した液晶表示装置の等
価回路と同一であり、突き上げ電圧(ΔVr)の問題が
ある。また、走査線の負荷容量を変えないまま走査線の
幅を細くすることになるため、走査線の時定数が増加す
る。走査線の増加は、TFTをオン、オフさせるゲート
電位波形を鈍らせ、TFTのオン時間減少やオフタイミ
ングの遅れを引き起こす。そして、TFTのオン時間の
減少はコントラスト比の低下、オフタイミングの遅れは
解像度の低下、といった画質不良となる。
However, also in the liquid crystal display device having such a configuration, the equivalent circuit is the same as the above-described equivalent circuit of the liquid crystal display device, and there is a problem of the thrust voltage (ΔVr). Further, since the width of the scanning line is reduced without changing the load capacitance of the scanning line, the time constant of the scanning line increases. The increase in the number of scanning lines slows down the gate potential waveform for turning the TFT on and off, causing a reduction in the on-time of the TFT and a delay in the off-timing. A reduction in the on-time of the TFT results in a decrease in contrast ratio, and a delay in the off-timing results in a reduction in resolution, resulting in poor image quality.

【0014】更に、別の問題として、延在パターンと画
素電極との重なり部分の近傍にリバースが発生し易い領
域が生じる点が挙げられる。リバース幅は延在パターン
と画素電極との電位差が小さいほど小さくなるが、延在
パターンは走査線と同電位であり、その電位設定の自由
度は低い。開口率を向上させるために延在パターンと画
素電極との重なりを小さくした場合に、リバースが延在
パターンと画素電極との重なり部分より開口内部に発生
し、画面のざらつきなどの画質不良を起こしやすい。
Another problem is that an area where reverse is likely to occur occurs near the overlapping portion between the extended pattern and the pixel electrode. The reverse width decreases as the potential difference between the extended pattern and the pixel electrode decreases, but the extended pattern has the same potential as the scanning line, and the degree of freedom in setting the potential is low. When the overlap between the extended pattern and the pixel electrode is reduced in order to improve the aperture ratio, reverse occurs inside the opening from the overlapping portion between the extended pattern and the pixel electrode, causing image quality defects such as screen roughness. Cheap.

【0015】以上のような問題に対して、ΔVrに絡む
不具合を避けるためには、Csの量を減らせばよいが、
この場合、保持容量(CIc+Cs)を減らすことにな
り、アクティブマトリクス型液晶表示装置としての保持
性能を満足させることができなくなる。
In order to avoid the problem related to ΔVr with respect to the above problems, the amount of Cs may be reduced.
In this case, the holding capacity (CIc + Cs) is reduced, and the holding performance as an active matrix liquid crystal display device cannot be satisfied.

【0016】配線容量の増加に絡む不具合を避けるため
には走査線幅を広げ配線抵抗を下げる方法が有るが、こ
の場合、開口率が低下してしまう。また、別の方法とし
て、走査線への給電を走査線の左右両端から行うことも
できるが、この場合、走査線駆動用のドライバ−IC数
が倍増しコストアップとなる。
In order to avoid a problem associated with an increase in wiring capacitance, there is a method of increasing the scanning line width and lowering the wiring resistance, but in this case, the aperture ratio is reduced. As another method, power can be supplied to the scanning line from both left and right ends of the scanning line. However, in this case, the number of driver-ICs for driving the scanning line is doubled and the cost is increased.

【0017】リバースの問題に対しては延在パターンと
画素電極との重なり量を増せばよいが、開口率を低下さ
せることになる。この発明は、以上の点に鑑みなされた
もので、その目的は、走査線と画素電極との間で補助容
量を形成する場合に問題となる突き上げ電圧ΔVrの増
加、走査線の時定数増加、リバース発生を抑制し、高画
質で開口率の高いアクティブマトリクス型液晶表示装置
を提供することにある。
In order to solve the problem of reverse, the amount of overlap between the extended pattern and the pixel electrode may be increased, but the aperture ratio is reduced. The present invention has been made in view of the above points, and its object is to increase a push-up voltage ΔVr, which is a problem when an auxiliary capacitance is formed between a scanning line and a pixel electrode, to increase a time constant of a scanning line, An object of the present invention is to provide an active matrix type liquid crystal display device which suppresses reverse occurrence and has high image quality and a high aperture ratio.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するた
め、この発明に係るアクティブマトリクス型液晶表示装
置によれば、必要な補助容量を画素電極と走査線との間
で形成する分と、画素電極および走査線とは電気的に分
離された補助容量配線との間で形成する分と、に分割し
て形成している。
In order to achieve the above object, according to the active matrix type liquid crystal display device of the present invention, a necessary auxiliary capacitance is formed between the pixel electrode and the scanning line, and The electrode and the scanning line are formed separately from the portion formed between the storage capacitor line and the electrically separated storage capacitor wiring.

【0019】この構成により、必要な補助容量の一部
を、走査線と、この走査線から電気的に分離された補助
容量配線と、に対して分割して形成できるため、突き上
げ電圧(ΔVr)を全補助容量と独立に制御可能とな
る。その結果、突き上げ電圧の低減が容易となり、フリ
ッカやV−T特性のシフトが無いアクティブマトリクス
型液晶表示装置を提供することができる。
According to this structure, a part of the necessary auxiliary capacitance can be formed separately for the scanning line and the auxiliary capacitance wiring electrically separated from the scanning line, so that the thrust voltage (ΔVr) Can be controlled independently of the entire auxiliary capacity. As a result, the push-up voltage can be easily reduced, and an active matrix liquid crystal display device free from flicker and a shift in VT characteristics can be provided.

【0020】また、この発明に係るアクティブマトリク
ス型液晶表示装置によれば、必要な補助容量を、画素電
極と走査線との間で形成する部分と、画素電極および走
査線から電気的に分離された補助容量配線との間で形成
する部分と、に分割して形成するととともに、補助容量
配線から分岐した延出部を信号配線と画素電極との間隙
部分に形成している。
Further, according to the active matrix type liquid crystal display device of the present invention, a necessary auxiliary capacitance is electrically separated from a portion formed between the pixel electrode and the scanning line and from the pixel electrode and the scanning line. And an extension portion branched from the auxiliary capacitance line is formed in a gap between the signal line and the pixel electrode.

【0021】上記構成によれば、上記液晶表示装置と同
様な突き上げ電圧(ΔVr)への効果に加えて、開口率
を向上させるために信号配線と画素電極との間隙部分に
延出部を形成した場合でも、走査線の負荷容量を増すこ
とがないため、走査線の時定数増加を抑制することがで
きる。また、走査線から電気的に分離された補助容量配
線の電位設定の自由度は高いため、延出部と画素電極と
の重なりが小さい場合でも電位設定によるリバース抑制
が可能となる。
According to the above configuration, in addition to the effect on the push-up voltage (ΔVr) similar to that of the liquid crystal display device, an extension is formed in the gap between the signal wiring and the pixel electrode in order to improve the aperture ratio. Even in this case, since the load capacity of the scanning line is not increased, it is possible to suppress an increase in the time constant of the scanning line. Further, since the degree of freedom in setting the potential of the auxiliary capacitance line electrically separated from the scanning line is high, reverse suppression can be suppressed by setting the potential even when the extension portion and the pixel electrode overlap little.

【0022】その結果、フリッカ、V−T特性のシフ
ト、コントラスト比の低下、画面ざらつき等の画質低下
を低減し、開口率の高いアクティブマトリクス型液晶表
示装置を提供することができる。
As a result, it is possible to provide an active matrix type liquid crystal display device having a high aperture ratio, with reduced image quality deterioration such as flicker, shift in VT characteristics, reduction in contrast ratio, and screen roughness.

【0023】[0023]

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態に係るアクティブマトリクス型液晶表
示装置について詳細に説明する。図1に示すように、ア
クティブマトリクス型液晶表示装置10は、液晶表示パ
ネル12、液晶表示パネルを駆動するための信号線駆動
回路基板14、走査線駆動回路基板16、各駆動回路基
板と液晶表示パネルとを電気的に接続した複数のテープ
キャリアパッケージ(TCPと称する)18を備えてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an active matrix type liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings. As shown in FIG. 1, an active matrix type liquid crystal display device 10 includes a liquid crystal display panel 12, a signal line driving circuit board 14 for driving the liquid crystal display panel, a scanning line driving circuit board 16, each driving circuit board and a liquid crystal display. A plurality of tape carrier packages (referred to as TCP) 18 electrically connected to the panel are provided.

【0024】図1および図3に示すように、液晶表示パ
ネル12はアレイ基板20および対向基板22を備え、
これらの基板は、周縁部を図示しないシール剤によって
貼り合わせることにより、所定のギャップをおいて対向
配置されている。そして、アレイ基板20と対向基板2
2との間には、光変調層として液晶組成物26が封入さ
れている。アレイ基板20および対向基板22の外表面
には、それぞれ偏光板28、30が、その偏光軸が直交
するように配置されている。
As shown in FIGS. 1 and 3, the liquid crystal display panel 12 includes an array substrate 20 and a counter substrate 22,
These substrates are opposed to each other with a predetermined gap by bonding their peripheral parts with a sealing agent (not shown). Then, the array substrate 20 and the opposing substrate 2
2, a liquid crystal composition 26 is sealed as a light modulation layer. Polarizing plates 28 and 30 are arranged on the outer surfaces of the array substrate 20 and the opposing substrate 22, respectively, so that their polarization axes are orthogonal to each other.

【0025】図2および図3に示すように、アレイ基板
20はガラスからなる透明な絶縁基板31を有し、この
絶縁基板上には、配線として多数の信号線32と走査線
34(34a、34b)とがほぼ直交するようにマトリ
クス状に設けられている。信号線32と走査線34とで
囲まれる領域には、それぞれ画素電極36が設けられ、
各画素電極は、スイッチング素子としての薄膜トランジ
スタ(以下TFTと称する)38を介して、信号線32
と走査線34との交差部に接続されている。また、各画
素電極36の下方には補助容量配線35が形成され、走
査線34と平行に延びている。
As shown in FIGS. 2 and 3, the array substrate 20 has a transparent insulating substrate 31 made of glass, on which a large number of signal lines 32 and scanning lines 34 (34a, 34a, 34b) are provided in a matrix so as to be substantially orthogonal to each other. Pixel electrodes 36 are provided in regions surrounded by the signal lines 32 and the scanning lines 34, respectively.
Each pixel electrode is connected to a signal line 32 through a thin film transistor (hereinafter, referred to as a TFT) 38 as a switching element.
And the scanning line 34 are connected to each other. An auxiliary capacitance line 35 is formed below each pixel electrode 36, and extends in parallel with the scanning line 34.

【0026】信号線32はアレイ基板20の長辺側に引
き出され、TCP18を介して信号線駆動回路基板15
に接続されている。また、走査線34はアレイ基板20
の短辺側に引き出され、TCP18を介して走査線駆動
回路16に接続されている。
The signal line 32 is drawn out to the long side of the array substrate 20, and the signal line driving circuit substrate 15
It is connected to the. Further, the scanning lines 34 are
And is connected to the scanning line drive circuit 16 via the TCP 18.

【0027】以下、アレイ基板20の構成を詳細に説明
する。図2および図3に示すように、まず、絶縁基板3
1上に例えば膜厚2000オングストローム程度のMo
金属膜を成膜した後、フォトリソ工程により、ゲート電
極40と一体の走査線34a、34b、および補助容量
配線35を形成する。
Hereinafter, the configuration of the array substrate 20 will be described in detail. As shown in FIGS. 2 and 3, first, the insulating substrate 3
For example, Mo having a thickness of about 2,000 Å
After forming the metal film, the scanning lines 34a and 34b integrated with the gate electrode 40 and the auxiliary capacitance wiring 35 are formed by a photolithography process.

【0028】続いて、膜厚4000オングストローム程
度のSiO等の絶縁膜から成るゲート絶縁膜42を全面
に形成する。各TFT38は、ゲート電極40上におい
て、ゲート絶縁膜42上にアモルファスシリコン膜から
なる半導体膜43と、半導体膜43上に、走査線34a
に自己整合されて成るチャネル保護膜44として窒化シ
リコン膜とを有している。
Subsequently, a gate insulating film 42 made of an insulating film of SiO or the like having a thickness of about 4000 Å is formed on the entire surface. Each TFT 38 has a semiconductor film 43 made of an amorphous silicon film on a gate insulating film 42 on a gate electrode 40, and a scanning line 34 a on a semiconductor film 43.
And a silicon nitride film as a channel protective film 44 which is self-aligned.

【0029】そして、半導体膜43は、コンタクト層4
6として配置されたn+型a−Si膜およびソース電極
48を介して画素電極36に電気的に接続されている。
また、半導体膜43は、コンタクト層46として配置さ
れるn+型a−Si膜およびドレイン電極50を介して
信号線32に電気的に接続されている。このドレイン電
極50は、アルミニウム等により信号線32と一体に形
成されている。
The semiconductor film 43 is formed on the contact layer 4
It is electrically connected to the pixel electrode 36 via the n + type a-Si film arranged as 6 and the source electrode 48.
Further, the semiconductor film 43 is electrically connected to the signal line 32 via an n + type a-Si film disposed as a contact layer 46 and a drain electrode 50. The drain electrode 50 is formed integrally with the signal line 32 using aluminum or the like.

【0030】また、各画素電極36は、膜厚1000オ
ングストローム程度のITO等の透明導電膜をゲート絶
縁膜42上に成膜した後、フォトリソ工程により形成す
る。この場合、画素電極36は、補助容量線35に重ね
て、かつ、一部が上段の走査線34bに重なるように形
成する。これにより、画素電極36と走査線34bとの
間に第1補助容量Cs1、画素電極36と補助容量線3
5との間に第2補助容量Cs2をそれぞれ形成する。
Each pixel electrode 36 is formed by a photolithography process after a transparent conductive film such as ITO having a thickness of about 1000 Å is formed on the gate insulating film 42. In this case, the pixel electrode 36 is formed so as to overlap the auxiliary capacitance line 35 and partially overlap the upper scanning line 34b. As a result, the first storage capacitor Cs1 between the pixel electrode 36 and the scanning line 34b, and the storage capacitor line 3
5, the second storage capacitors Cs2 are formed.

【0031】最後に、画素電極36間の隙間を覆うよう
に信号線32、走査線34、TFT38に重ねて膜厚3
000オングストローム程度の窒化シリコン等からなる
マトリクス状の保護絶縁膜54を形成する。保護絶縁膜
54は例えば窒化シリコン等により3000オングスト
ローム厚程度に形成されている。
Lastly, the signal line 32, the scanning line 34, and the TFT 38 are overlapped with each other so as to cover the gap between the pixel electrodes 36.
A matrix-shaped protective insulating film 54 made of silicon nitride or the like having a thickness of about 000 Å is formed. The protective insulating film 54 is formed of, for example, silicon nitride to a thickness of about 3000 Å.

【0032】一方、図3に示すように、対向基板22は
透明なガラスからなる透明な絶縁基板60を備え、この
ガラス基板上には、クロム(Cr)の酸化膜からなる遮
光層(BMパターン)62が形成されている。遮光層6
2は、アレイ基板20上のTFT38、信号線32と画
素電極36との間隙、および走査線34と画素電極36
との間隙をそれぞれを遮光するように、マトリクス状に
形成されている。また、ガラス基板60上において、ア
レイ基板20側の画素電極36と対向する位置には、赤
(R)、緑(G)、青(B)の着色層64が形成されて
いる。そして、着色層64、および遮光層62上には、
ITO等の透明導電膜からなる対向電極68が形成され
ている。
On the other hand, as shown in FIG. 3, the counter substrate 22 includes a transparent insulating substrate 60 made of transparent glass, and a light shielding layer (BM pattern) made of a chromium (Cr) oxide film is provided on the glass substrate. ) 62 are formed. Light shielding layer 6
2 denotes a TFT 38 on the array substrate 20, a gap between the signal line 32 and the pixel electrode 36, and a scanning line 34 and the pixel electrode 36.
Are formed in a matrix so as to shield each of the gaps from light. Further, on the glass substrate 60, red (R), green (G), and blue (B) coloring layers 64 are formed at positions facing the pixel electrodes 36 on the array substrate 20 side. Then, on the coloring layer 64 and the light shielding layer 62,
A counter electrode 68 made of a transparent conductive film such as ITO is formed.

【0033】上記のように構成されたアレイ基板20お
よび対向基板22は、図示しないシール剤によって貼り
合わされ、これらの基板間に液晶組成物26を封入する
ことにより、液晶表示パネル14が形成されている。
The array substrate 20 and the opposing substrate 22 configured as described above are adhered to each other with a sealant (not shown), and the liquid crystal display panel 14 is formed by sealing the liquid crystal composition 26 between these substrates. I have.

【0034】上記構成の液晶表示パネル14の等価回路
は、図4に示すように、TFT38のゲート電極40が
走査線34aに、ドレイン電極50が信号線32にそれ
ぞれ接続されている。TFT38のソース電極48は、
液晶容量(Clc)と、前段の走査線34b対して形成
される第1補助容畳(Cs1)と、走査線34から電気
的に分離された補助容量配線35に対して形成される第
2補助容量(Cs2)と、にそれぞれ接続されている。
また、寄生容量として、ゲート・画素電極間容量(Cg
s)と信号線・画素電極間容量(Cps)も同様に存在
している。
As shown in FIG. 4, the equivalent circuit of the liquid crystal display panel 14 having the above configuration is such that the gate electrode 40 of the TFT 38 is connected to the scanning line 34a and the drain electrode 50 is connected to the signal line 32. The source electrode 48 of the TFT 38 is
The liquid crystal capacitance (Clc), the first auxiliary capacitance (Cs1) formed for the preceding scanning line 34b, and the second auxiliary capacitance formed for the auxiliary capacitance wiring 35 electrically separated from the scanning line 34. And a capacitor (Cs2).
As the parasitic capacitance, the capacitance between the gate and the pixel electrode (Cg
s) and the capacitance between the signal line and the pixel electrode (Cps) also exist.

【0035】上記のように構成された液晶表示装置の場
合、突き上げ電圧ΔVrは次式で表現される。 ΔVr=ΔVg×Cs1/(Clc+Cs1+Cs2+Cgs+Cps) ・・・(2) 上記(2)式において、分母項の内のCs1+Cs2が
必要となる全補助容量であることを考慮して従来の液晶
表示装置におけるΔVrの(1)式と比較すると、 本実施の形態のΔVr/従来のΔVr=Cs1/(Cs
1+Cs2) となることが判る。つまり、突き上げ電圧ΔVrをCs
1/(Cs1+Cs2)だけ低減できる。その結果、本
実施の形態に係る液晶表示装置によれば、フリッカやV
−T特性のシフトといった画質不良を抑制することがで
きる。
In the case of the liquid crystal display device configured as described above, the push-up voltage ΔVr is expressed by the following equation. ΔVr = ΔVg × Cs1 / (Clc + Cs1 + Cs2 + Cgs + Cps) (2) In the above equation (2), considering that Cs1 + Cs2 in the denominator is the total storage capacity required, ΔVr in the conventional liquid crystal display device is considered. In comparison with the equation (1), ΔVr of the present embodiment / conventional ΔVr = Cs1 / (Cs
1 + Cs2). That is, the thrust voltage ΔVr is changed to Cs
It can be reduced by 1 / (Cs1 + Cs2). As a result, according to the liquid crystal display device of the present embodiment, flicker or V
Poor image quality such as -T characteristic shift can be suppressed.

【0036】図5および図6は、この発明の他の実施の
形態に係る液晶表示装置の液晶表示パネルを示してい
る。他の実施の形態によれば、各補助容量線35は、そ
の長手方向両端部から信号線32と平行な方向に延出し
た延出部39をそれぞれ有して形成されている。これら
の延出部39は、信号線32と画素電極36との間隙に
形成されているとともに、対向基板22側の遮光層62
と重なり合って無効部分となる領域に形成されている。
他の構成は前述し実施の形態と同一であり、同一部分に
は同一の参照符号を付してその詳細な説明を省略する。
FIGS. 5 and 6 show a liquid crystal display panel of a liquid crystal display according to another embodiment of the present invention. According to another embodiment, each auxiliary capacitance line 35 is formed to have an extending portion 39 extending in a direction parallel to the signal line 32 from both ends in the longitudinal direction. These extending portions 39 are formed in the gaps between the signal lines 32 and the pixel electrodes 36, and the light shielding layers 62 on the counter substrate 22 side.
And is formed in an area which becomes an invalid portion by overlapping.
Other configurations are the same as those of the above-described embodiment, and the same portions are denoted by the same reference numerals and detailed description thereof will be omitted.

【0037】上記のように構成された液晶表示装置にお
いて、補助容量線35に対して形成する補助容量は、延
出部39の有無で変化しないため、延出部を形成した場
合、補助容量線35の配線幅は、前述した実施の形態に
おける補助容量線よりも細くなる。従って、補助容量線
の負荷容量が変わらないまま配線抵抗だけが大きくなる
ため、補助容量線の時定数は大きくなる。
In the liquid crystal display device configured as described above, the storage capacitor formed for the storage capacitor line 35 does not change depending on the presence or absence of the extension 39. The wiring width of 35 is smaller than that of the storage capacitance line in the above-described embodiment. Therefore, since only the wiring resistance increases without changing the load capacitance of the auxiliary capacitance line, the time constant of the auxiliary capacitance line increases.

【0038】しかしながら 補助容量線は、走査線と異
なり、全行共通に同一電位を印加すれば良いため容易に
両端給電が可能となる。つまり、走査線から電気的に分
離された補助容量線35の時定数制限は、走査線34上
だけに補助容量Cs1を形成する場合に比較して緩和さ
れる。そのため、補助容量線35に延出部39を形成す
ることは、走査線からの延出部を形成するよりも容易と
なる。
However, unlike the scanning line, the auxiliary capacitance line only needs to apply the same potential to all the rows, so that both ends can be easily supplied with power. That is, the time constant limitation of the auxiliary capacitance line 35 electrically separated from the scanning line is relaxed as compared with the case where the auxiliary capacitance Cs1 is formed only on the scanning line 34. Therefore, forming the extension 39 on the auxiliary capacitance line 35 is easier than forming the extension from the scanning line.

【0039】また、補助容量線35の延出部39と画素
電極36とが重なった部分におけるリバースについて
は、以下の理由により、補助容量線から延出部を分岐し
た方が有利となる。すなわち、補助容量線35の電位
は、TFT38のスイッチング動作とは独立に設定でき
るため、画素電極36が取り得る電位の中間値程度に設
定すればよい。例えば、4V程度で液晶組成物26を駆
動する場合、画素電極電位のピークトウピーク値は8V
であり、その中間に補助容量線電位を設定すれば補助容
量線から分岐した延出部39と画素電極36と間の電位
差は±4Vとなる。
Regarding the reverse of the portion where the extension 39 of the auxiliary capacitance line 35 and the pixel electrode 36 overlap, it is more advantageous to branch the extension from the auxiliary capacitance line for the following reason. That is, since the potential of the auxiliary capacitance line 35 can be set independently of the switching operation of the TFT 38, the potential may be set to an intermediate value of the potential that the pixel electrode 36 can take. For example, when driving the liquid crystal composition 26 at about 4V, the peak-to-peak value of the pixel electrode potential is 8V.
If the storage capacitor line potential is set in the middle, the potential difference between the pixel electrode 36 and the extension 39 branched from the storage capacitor line becomes ± 4V.

【0040】一方、走査線34の電位は、TFT38の
スイッチング動作に応じて設定される。リバースに関し
ては、走査線34のオフ電位設定が主に関係するため、
そのオフ電位は、画素電極電位の最低値より5V程度低
く設定される。従って、4Vで液晶組成物26を駆動す
る場含、走査線34から分岐した延出部と画素電極との
間の電位差は5〜13Vになる。つまり、補助容量線3
5から延出部39を分岐した場合、走査線から延出部を
分岐する場合に比較して、電位差を1/3以下に低減で
き、リバース抑制の効果がある。
On the other hand, the potential of the scanning line 34 is set according to the switching operation of the TFT 38. As for the reverse, the setting of the off-potential of the scanning line 34 is mainly related,
The off-potential is set about 5 V lower than the minimum value of the pixel electrode potential. Therefore, when driving the liquid crystal composition 26 at 4 V, the potential difference between the pixel electrode and the extension branched from the scanning line 34 is 5 to 13 V. That is, the auxiliary capacitance line 3
When the extension 39 is branched from 5, the potential difference can be reduced to 1/3 or less as compared with the case where the extension is branched from the scanning line, and there is an effect of suppressing reverse.

【0041】以上のように、他の実施の形態に係る液晶
表示装置によれば、突き上げ電圧(ΔVr)の問題を回
避した上で、リバースによる画面ざらつきなどの画質劣
化が無く、開口率の高いアクティブマトリクス型液晶表
示装置を提供できることができる。
As described above, according to the liquid crystal display device according to another embodiment, while avoiding the problem of the thrust voltage (ΔVr), there is no image quality deterioration such as screen roughness due to reverse, and the aperture ratio is high. An active matrix liquid crystal display device can be provided.

【0042】[0042]

【発明の構成】以上詳述したように、この発明によれ
ば、必要な補助容量を、画素電極と走査線との間で形成
する部分(Cs1)と、画素電極および走査線とは電気
的に分離された補助容量線との間で形成する部分(Cs
2)と、に分割して形成していることから、突き上げ電
圧(ΔVr)を全補助容量と独立に制御することが可能
となり、フリッカやV−T特性のシフトが無いアクティ
ブマトリクス型液晶表示装置を提供することができる。
As described above in detail, according to the present invention, a portion (Cs1) in which a necessary storage capacitor is formed between a pixel electrode and a scanning line, and a pixel electrode and a scanning line are electrically connected. (Cs) formed between the storage capacitor line and the storage capacitor line separated into
2), the active matrix type liquid crystal display device can control the thrust voltage (ΔVr) independently of the entire auxiliary capacitance, and has no flicker and no shift in VT characteristics. Can be provided.

【0043】また、補助容量線から分岐した延出部を信
号線と画素電極との間隙部分に設けることにより、走査
線の時定数を増加させることが無く、また、延出部と画
素電極との重なり部分に発生しやすいリバースを補助容
量線の電位設定で抑制できるため、コントラスト比の低
下や画面ざらつきが無く、高い開口率を備えたアクティ
ブマトリクス型液晶表示装置を提供することができる。
Further, by providing the extension part branched from the auxiliary capacitance line in the gap between the signal line and the pixel electrode, the time constant of the scanning line is not increased, and the extension part and the pixel electrode are not connected. Can easily be suppressed by setting the potential of the auxiliary capacitance line, it is possible to provide an active matrix type liquid crystal display device having a high aperture ratio without a decrease in contrast ratio or screen roughness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態に係るアクティブマトリ
クス型液晶表示装置を示す斜視図。
FIG. 1 is a perspective view showing an active matrix type liquid crystal display device according to an embodiment of the present invention.

【図2】上記液晶表示装置のアレイ基板の一部を概略的
に示す平面図。
FIG. 2 is a plan view schematically showing a part of an array substrate of the liquid crystal display device.

【図3】図2の線A−Aに沿った断面図。FIG. 3 is a sectional view taken along line AA of FIG. 2;

【図4】上記液晶表示パネルにおける1画素の等価回路
を示す図。
FIG. 4 is a diagram showing an equivalent circuit of one pixel in the liquid crystal display panel.

【図5】この発明の他の実施の形態に係るアクティブマ
トリクス型液晶表示装置のアレイ基板の一部を概略的に
示す平面図。
FIG. 5 is a plan view schematically showing a part of an array substrate of an active matrix liquid crystal display device according to another embodiment of the present invention.

【図6】図5の線B−Bに沿った断面図。FIG. 6 is a sectional view taken along line BB in FIG. 5;

【符号の説明】[Explanation of symbols]

10…液晶表示装置 12…液晶表示パネル 20…アレイ基板 22…対向基板 26…液晶組成物 32…信号線 34、34a、34b…走査線 35…補助容量線 36…画素電極 38…TFT 39…延出部 54…保護絶縁層 56…当接領域 58…凹所 Cs1、Cs2…補助容量 62…遮光層 64…着色層 68…対向電極 DESCRIPTION OF SYMBOLS 10 ... Liquid crystal display device 12 ... Liquid crystal display panel 20 ... Array substrate 22 ... Counter substrate 26 ... Liquid crystal composition 32 ... Signal line 34, 34a, 34b ... Scanning line 35 ... Auxiliary capacitance line 36 ... Pixel electrode 38 ... TFT 39 ... Extension Protruding part 54 ... Protective insulating layer 56 ... Contact area 58 ... Concave part Cs1, Cs2 ... Auxiliary capacitance 62 ... Light shielding layer 64 ... Coloring layer 68 ... Counter electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上に設けられ互いに平行に延びた
多数の走査線と、上記走査線と交差して設けられた多数
の信号線と、それぞれ上記走査線と信号線とで囲まれる
領域に設けられスイッチング素子を介して上記走査線お
よび信号線に接続された複数の画素電極と、上記走査線
および信号線から電気的に分離して上記絶縁基板上に設
けられた複数の補助容量線と、を有するアレイ基板と、 対向電極を有し上記アレイ基板と対向配置された対向基
板と、 上記アレイ基板と対向基板との間に封入された液晶組成
物と、を備え、 各画素電極は、隣接する走査線との間で第1補助容量を
形成しているとともに、上記補助容量線との間で第2補
助容量を形成していることを特徴とするアクティブマト
リクス型液晶表示装置。
A plurality of scanning lines provided on an insulating substrate and extending in parallel with each other; a plurality of signal lines provided intersecting the scanning lines; and a region surrounded by the scanning lines and the signal lines, respectively. A plurality of pixel electrodes connected to the scanning line and the signal line via a switching element, and a plurality of auxiliary capacitance lines electrically separated from the scanning line and the signal line and provided on the insulating substrate And a liquid crystal composition sealed between the array substrate and the opposing substrate, the liquid crystal composition being sealed between the array substrate and the opposing substrate. An active matrix type liquid crystal display device, wherein a first auxiliary capacitance is formed between adjacent scanning lines and a second auxiliary capacitance is formed between the first auxiliary capacitance and the auxiliary capacitance line.
【請求項2】上記各補助容量線は、上記補助容量線から
分岐して上記信号線と各画素電極との間隙部分に延出し
た延出部を有していることを特徴とする請求項1に記載
のアクティブマトリクス型液晶表示装置
2. The storage device according to claim 1, wherein each of the auxiliary capacitance lines has an extension that branches off from the auxiliary capacitance line and extends to a gap between the signal line and each pixel electrode. 1. The active matrix type liquid crystal display device according to 1.
【請求項3】上記補助容量線は、それぞれ隣合う2本の
走査線間に設けられ、走査線と平行に延びていることを
特徴とする請求項1叉は2に記載のアクティブマトリク
ス型液晶表示装置。
3. The active matrix liquid crystal according to claim 1, wherein the auxiliary capacitance line is provided between two adjacent scanning lines, and extends in parallel with the scanning lines. Display device.
【請求項4】上記アレイ基板は、上記画素電極間の隙間
を覆うように上記走査線、信号線、スイッチング素子に
重ねて設けられたマトリクス状の絶縁層を有し、上記補
助容量線の延出部は、上記絶縁層と重なって設けられて
いることを特徴とする請求項2に記載の液晶表示装置。
4. The array substrate has a matrix-shaped insulating layer provided on the scanning line, the signal line, and the switching element so as to cover a gap between the pixel electrodes. The liquid crystal display device according to claim 2, wherein the protrusion is provided so as to overlap the insulating layer.
JP35734797A 1997-12-25 1997-12-25 Active matrix type liquid crystal display device Pending JPH11183932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35734797A JPH11183932A (en) 1997-12-25 1997-12-25 Active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35734797A JPH11183932A (en) 1997-12-25 1997-12-25 Active matrix type liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH11183932A true JPH11183932A (en) 1999-07-09

Family

ID=18453669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35734797A Pending JPH11183932A (en) 1997-12-25 1997-12-25 Active matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH11183932A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082274A1 (en) * 2000-04-24 2001-11-01 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
JP2006053267A (en) * 2004-08-10 2006-02-23 Sony Corp Display device and its manufacturing method
KR100806891B1 (en) * 2001-07-10 2008-02-22 삼성전자주식회사 a thin film transistor for a liquid crystal display
KR100881358B1 (en) * 2001-12-28 2009-02-04 엘지디스플레이 주식회사 Liquid crystal display

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082274A1 (en) * 2000-04-24 2001-11-01 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
KR100472718B1 (en) * 2000-04-24 2005-03-08 마쯔시다덴기산교 가부시키가이샤 Display unit and drive method therefor
US6909415B2 (en) 2000-04-24 2005-06-21 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
EP1237139A4 (en) * 2000-04-24 2005-11-30 Matsushita Electric Ind Co Ltd Display unit and drive method therefor
CN100365474C (en) * 2000-04-24 2008-01-30 松下电器产业株式会社 Display device and driving method thereof
KR100806891B1 (en) * 2001-07-10 2008-02-22 삼성전자주식회사 a thin film transistor for a liquid crystal display
KR100881358B1 (en) * 2001-12-28 2009-02-04 엘지디스플레이 주식회사 Liquid crystal display
JP2006053267A (en) * 2004-08-10 2006-02-23 Sony Corp Display device and its manufacturing method

Similar Documents

Publication Publication Date Title
US5459595A (en) Active matrix liquid crystal display
JP3036513B2 (en) Liquid crystal display
JP3294748B2 (en) Active matrix liquid crystal display panel
JP2853656B2 (en) LCD panel
US7268839B2 (en) Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same
JP2000330132A (en) Active matrix type display device
JPH1039336A (en) Active matrix type liquid crystal display device
KR100235475B1 (en) Liquid crystal display device
JP2693513B2 (en) Active matrix type liquid crystal display device
JP2003091017A (en) Color liquid crystal display device
JP3657702B2 (en) Liquid crystal display
US20040135939A1 (en) Liquid crystal display device with light shielding structure and method for forming the same
JPH05289108A (en) Liquid crystal display device and its production
JPH0713196A (en) Active matrix type liquid crystal display device
JP3819104B2 (en) Liquid crystal display
JP2003207794A (en) Active matrix type display device
JP3251490B2 (en) Liquid crystal display
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JP3156179B2 (en) Liquid crystal display device
JP2000284723A (en) Display device
JPH11183932A (en) Active matrix type liquid crystal display device
JPH08160451A (en) Active matrix liquid crystal display element
JP2000267594A (en) Display device
JP2007122088A (en) Liquid crystal display panel and liquid crystal display device equipped with the liquid crystal display panel
JP3113480B2 (en) Liquid crystal display