KR100806891B1 - a thin film transistor for a liquid crystal display - Google Patents

a thin film transistor for a liquid crystal display Download PDF

Info

Publication number
KR100806891B1
KR100806891B1 KR1020010041190A KR20010041190A KR100806891B1 KR 100806891 B1 KR100806891 B1 KR 100806891B1 KR 1020010041190 A KR1020010041190 A KR 1020010041190A KR 20010041190 A KR20010041190 A KR 20010041190A KR 100806891 B1 KR100806891 B1 KR 100806891B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
pixel
storage capacitor
liquid crystal
Prior art date
Application number
KR1020010041190A
Other languages
Korean (ko)
Other versions
KR20030005752A (en
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010041190A priority Critical patent/KR100806891B1/en
Publication of KR20030005752A publication Critical patent/KR20030005752A/en
Application granted granted Critical
Publication of KR100806891B1 publication Critical patent/KR100806891B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는, 가로 방향의 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하며, 화소 행에 게이트 신호를 전달하는 게이트 배선과 가로 방향의 유지 용량용 배선이 형성되어 있다. 이들을 덮는 게이트 절연막 위에는 반도체층과, 게이트선과 교차하는 데이터선, 데이터선에 연결되어 있으며 반도체층 상부에 형성되어 있는 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 반도체층 상부에 형성되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 여기서, 데이터 배선과 동일한 층으로 형성되어 있으며, 드레인 전극으로부터 연장되어 유지 용량용 배선과 중첩되어 있는 유지 축전기용 도전체 패턴을 포함한다. 기판 상부에는 반도체층을 덮고 있으며, 드레인 전극을 드러내는 접촉 구멍을 가지는 절연막이 형성되어 있고, 절연막의 상부에는 화소 전극이 형성되어 있다. 특히, 게이트선은 이웃하는 화소 행의 화소 전극과 완전히 중첩되도록 배치되어 있다. 이때 투과형 모드 및 반사 투과 복합형 모드에서는 서로 이웃하는 화소 행의 화소 전극 사이에 유지 용량용 배선을 설치하는 것이 바람직하다. The thin film transistor substrate for a liquid crystal display according to the present invention includes a gate line connected to a gate line and a gate line in a horizontal direction, and a gate wiring for transmitting a gate signal to a pixel row and a wiring for a storage capacitor in a horizontal direction. Formed. On the gate insulating film covering them, a drain is formed on the semiconductor layer, the data line crossing the gate line, and the source electrode connected to the data line and formed on the semiconductor layer facing the source electrode centered on the source electrode and the gate electrode. A data wiring including an electrode is formed. Here, it includes a conductive pattern for a storage capacitor, which is formed of the same layer as the data wiring and extends from the drain electrode and overlaps with the storage capacitor wiring. An insulating film covering the semiconductor layer and having a contact hole exposing the drain electrode is formed on the substrate, and a pixel electrode is formed on the insulating film. In particular, the gate lines are arranged to completely overlap with the pixel electrodes of the adjacent pixel rows. At this time, in the transmissive mode and the reflective transmissive combined mode, it is preferable to provide the storage capacitor wiring between the pixel electrodes of adjacent pixel rows.

디스클리네이션, 블랙 매트릭스, 킥백 전압, 플리커, 유지 용량Declination, Black Matrix, Kickback Voltage, Flicker, Holding Capacitance

Description

액정 표시 장치용 박막 트랜지스터 기판{a thin film transistor for a liquid crystal display} Thin film transistor substrate for a liquid crystal display device

도 1은 발명의 실시예에 따른 반사형 모드의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이다.1 is a layout view illustrating a structure of a thin film transistor substrate for a liquid crystal display device in a reflective mode according to an embodiment of the present invention.

도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.

도 3은 발명의 실시예에 따른 투과형 모드의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이다.3 is a layout view illustrating a structure of a thin film transistor substrate for a liquid crystal display device in a transmissive mode according to an exemplary embodiment of the present invention.

도 4는 도 3에서 IV-IV' 선을 따라 잘라 도시한 단면도이다.4 is a cross-sectional view taken along the line IV-IV 'of FIG. 3.

도 5는 발명의 실시예에 따른 반사 투과 복합형 모드의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이다.5 is a layout view illustrating a structure of a thin film transistor substrate for a liquid crystal display device in a reflective transmissive composite mode according to an exemplary embodiment of the present invention.

도 6은 도 5에서 VI-VI' 선을 따라 잘라 도시한 단면도이다.FIG. 6 is a cross-sectional view taken along the line VI-VI 'of FIG. 5.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판에 관한 것으로, 더욱 상세하게는 반사형, 투과형, 반사 투과 복합형 모드의 액정 표시 장치에 사용되는 박막 트랜지스터 기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistor substrates for liquid crystal display devices, and more particularly, to thin film transistor substrates used in liquid crystal display devices of reflective, transmissive, and reflective transmission complex mode.                         

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two substrates on which electrodes are formed and a liquid crystal layer interposed therebetween, and rearranges the liquid crystal molecules of the liquid crystal layer by applying a voltage to the electrode. By controlling the amount of light transmitted.

이러한 액정 표시 장치는 광원인 백라이트(backlight)에 의해 발광된 빛을 액정 패널에 투과시켜 화상을 표시하는 투과형 모드와 자연광을 포함하는 외부광을 액정 패널의 반사막에 반사시켜 화상을 표시하는 반사형 모드와 이 두 모드를 중첩시킨 반사 투과 복합형 모드로 나눌 수 있다.Such a liquid crystal display has a transmissive mode in which light emitted by a backlight, which is a light source, is transmitted through a liquid crystal panel to display an image, and a reflective mode in which external light including natural light is reflected on a reflective film of a liquid crystal panel to display an image. It can be divided into the reflection transmission complex mode in which these two modes are superimposed.

여기서, 반사형 또는 반사 투과 복합형 모드의 액정 표시 장치는 반사율을 최대화하기 위해 화소 영역에 형성되어 있는 화소 전극을 서로 교차하여 화소 영역을 정의하는 배선과 중첩시키고, 박막 트랜지스터 상부에도 형성하여 반사판의 면적을 최대화하는 것이 일반적이다. In this case, the liquid crystal display of the reflective or reflective transmissive composite mode overlaps the pixel electrodes formed in the pixel region with each other to overlap the wirings defining the pixel region, and is formed on the thin film transistor to maximize the reflectance. It is common to maximize the area.

한편, 투과형 모드의 액정 표시 장치에 있어서는 이웃하는 화소 영역 사이에서 백라이트의 누설되는 빛을 차단하기 위해 배선 및 박막 트랜지스터가 형성되어 있는 기판과 마주하는 기판에 화소영역이 개구부를 가지는 부분에 블랙 매트릭스(BM ; black matrix)를 형성하는데, 이때 개구율이 감소되는 것을 방지하기 위해 블랙 매트릭스를 최소의 폭으로 형성할 수 있도록 상기 반사형, 반사 투과 복합형 모드의 액정 표시 장치와 같이 투명 화소 전극을 데이터 배선 및 게이트 배선과 중첩시키고, 박막 트랜지스터의 상부에까지 확장하여 형성한다.On the other hand, in the liquid crystal display of the transmissive mode, in order to block light leaking from the backlight between neighboring pixel regions, a black matrix (i. A black matrix (BM) is formed in which a transparent pixel electrode is connected to data lines such as the liquid crystal display of the reflective and reflective transmission mode to form a black matrix with a minimum width to prevent the aperture ratio from being reduced. And overlapping with the gate wiring and extending to the upper portion of the thin film transistor.

하지만, 이와 같이 데이터 배선, 게이트 배선 및 박막 트랜지스터 상부에 화 소 전극이 중첩되는 구조에서는 다음과 같은 문제점이 발생한다. However, the following problem occurs in the structure in which the pixel electrode overlaps the data wiring, the gate wiring, and the thin film transistor.

서로 이웃하는 화소 영역의 화소 전극 사이에 형성되어 있는 게이트선과 화소 전극 사이에는 횡전계가 형성되며, 이러한 횡전계로 인하여 액정 분자의 배열이 화소 전극의 가장자리 부분에서 반전되어 디스클리네이션(Disclination)이 발생한다. 이 디스클리네이션 라인은 화소 전극과 게이트 배선간의 전압차에 비례하여 화소 전극의 끝단으로부터 화소 전극의 안쪽으로 놓이게 된다.A transverse electric field is formed between the gate electrode and the pixel electrode formed between the pixel electrodes of neighboring pixel regions, and due to the transverse electric field, the arrangement of the liquid crystal molecules is inverted at the edge of the pixel electrode, so that the disclination is performed. Occurs. The disclination line lies inward from the end of the pixel electrode in proportion to the voltage difference between the pixel electrode and the gate wiring.

이를 방지하기 위해 종래에는 게이트 배선과 화소 전극이 중첩하는 폭을 확장하여 디스클리네이션 라인이 게이트 배선 위에 오도록 설계하였지만, 실제로 양산에서는 공정 조건에 따라 디스클리네이션 라인이 변동되는 문제점이 있었다. In order to prevent this, in the related art, the disclination line is designed to extend on the overlapping width of the gate line and the pixel electrode, but in practice, there is a problem in that the disclination line varies depending on the process conditions.

또한, 박막 트랜지스터가 온(ON) 상태로 된 경우에 액정 용량 및 축적 용량에 인가된 전압은 박막 트랜지스터가 오프(OFF) 상태로 된 후에도 계속 지속되어야하나, 박막 트랜지스터의 게이트 전극과 소스 전극간의 기생 용량 때문에, 화소 전극에 인가된 전압은 왜곡이 생기게 된다. 이때 게이트 배선과 화소 전극간의 중첩으로 인해 발생하는 기생용량이 더 부가되어 화소 전극에 인가된 전압의 왜곡은 더욱 심하게 나타난다. 이때 왜곡된 전압을 킥백 전압이라 하며, 이는 게이트 배선이 온(ON)전압에서 오프(OFF)전압으로 변할 때 나타나는 것으로 그 크기는 수학식 1과 같이 표현될 수 있다.In addition, in the case where the thin film transistor is turned on, the voltage applied to the liquid crystal capacitor and the storage capacitor should continue to be maintained even after the thin film transistor is turned off, but parasitics between the gate electrode and the source electrode of the thin film transistor Because of the capacitance, the voltage applied to the pixel electrode causes distortion. At this time, the parasitic capacitance generated due to the overlap between the gate wiring and the pixel electrode is further added, so that the distortion of the voltage applied to the pixel electrode is more severe. In this case, the distorted voltage is referred to as a kickback voltage, which appears when the gate wiring is changed from an ON voltage to an OFF voltage. The magnitude of the distorted voltage may be expressed by Equation 1 below.

dVp = dVg * (Cgs+Cgs')/(Cgs +Cgs'+Clc+Cst+...)dVp = dVg * (Cgs + Cgs ') / (Cgs + Cgs' + Clc + Cst + ...)

여기서, Clc는 액정 용량이고, Cgs는 게이트 전극과 소스 전극 사이의 기생 용량이며, Cgs'는 배선과 화소 전극간의 중첩으로 인해 발생하는 기생용량이다. dVg는 온전압과 오프전압의 차이다. Here, Clc is a liquid crystal capacitance, Cgs is a parasitic capacitance between the gate electrode and the source electrode, and Cgs' is a parasitic capacitance generated due to overlap between the wiring and the pixel electrode. dVg is the difference between the on voltage and the off voltage.

이러한 킥백 전압은 화소 전압을 낮추는 쪽으로 작용하며, 이로 인하여 발진구동을 통하여 화상을 표시하는 액정 표시 장치에서는 화면이 깜박거리는 플리커(Flicker)현상을 더욱 심화시킨다. 또한, 기판을 다수의 영역으로 분할하여 노광하는 사진 식각 공정으로 배선을 형성하는 분할 노광 방식에서는 분할 영역별로 밝기가 불균일하게 나타나는 스티치 현상이 발생하는 문제점이 있다.The kickback voltage acts to lower the pixel voltage, which intensifies the flicker phenomenon in which the screen flickers in a liquid crystal display device displaying an image through oscillation driving. In addition, in the divisional exposure method in which wiring is formed by a photolithography process in which a substrate is divided into a plurality of areas and exposed, a stitch phenomenon in which brightness is unevenly generated for each divided area occurs.

본 발명의 목적은 반사형, 투과형 모드 및 반사 투과 복합형 모드의 액정 표시 장치에서 플리커 현상 및 스티치 현상을 최소화 할 수 있는 박막 트랜지스터 기판을 제공하는 것이다.An object of the present invention is to provide a thin film transistor substrate capable of minimizing the flicker phenomenon and the stitch phenomenon in the liquid crystal display device of the reflection type, transmissive mode, and reflective transmission mode.

본 발명에 따른 박막 트랜지스터 기판에는 게이트선이 이웃하는 화소 행의 화소 전극과 완전히 중첩되어 있다. In the thin film transistor substrate according to the present invention, the gate lines completely overlap with the pixel electrodes of adjacent pixel rows.

더욱 상세하게, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는, 가로 방향으로 형성되어 주사 신호를 전달하는 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선과 가로 방향의 유지 용량용 배선이 형성되어 있다. 이들을 덮는 게이트 절연막 위에는 게이트 전극과 중첩되어 형성되어 있는 반도체층과, 게이트 배선 및 유지 용량용 배선과 절연되어 교차하는 데이터선 및 데이터선에 연결되어 반도체층 상부에 형성되어 있는 소스 전극과, 게이 트 전극을 중심으로 소스 전극과 마주하는 반도체층 상부에 형성되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 여기서, 데이터 배선과 동일한 층으로 형성되어 있으며, 드레인 전극으로부터 연장되어 유지 용량용 배선과 중첩되어 있는 유지 축전기용 도전체 패턴을 포함할 수 있다. 기판 상부에는 이들을 덮고 있는 절연막 위에 화소 전극이 형성되어 있으며, 이 화소 전극은 이웃하는 화소 행의 화소에 주사 신호를 전달하는 게이트선과 완전히 중첩되어 있다. More specifically, the thin film transistor substrate for a liquid crystal display according to the present invention includes a gate wiring including a gate line formed in a horizontal direction and transmitting a scan signal and a gate electrode connected to the gate line, and for a storage capacitor in a horizontal direction. Wiring is formed. On the gate insulating film covering these, a semiconductor layer overlapping with the gate electrode, a source electrode connected to the data line and the data line insulated from and intersecting the gate wiring and the storage capacitor wiring, and formed on the semiconductor layer, gate A data line is formed including a drain electrode formed on the semiconductor layer facing the source electrode with respect to the electrode. It may include a conductive capacitor pattern formed from the same layer as the data wiring and extending from the drain electrode and overlapping the wiring for the storage capacitor. The pixel electrode is formed on the insulating film which covers these on the board | substrate, and this pixel electrode fully overlaps the gate line which transmits a scanning signal to the pixel of the adjacent pixel row.

한편, 백라이트를 포함하는 투과형 모드 및 반사 투과 복합형 모드의 액정 표시 장치용 박막 트랜지스터 기판에서는, 유지 용량용 배선을 서로 이웃하는 화소 행의 화소 전극 사이에 형성하는 것이 바람직하다.On the other hand, in the thin film transistor substrate for liquid crystal display devices of the transmissive mode and the reflective transmissive mode including a backlight, it is preferable to form the storage capacitor wiring between the pixel electrodes of adjacent pixel rows.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Next, a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art may easily implement the present invention.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 반사형 모드의 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. First, the structure of a thin film transistor substrate for a liquid crystal display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor substrate for a reflective liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 1 taken along the line II-II ′.

절연 기판(10) 위에 게이트 배선 및 유지 용량용 배선이 가로 방향으로 뻗어 형성되어 있다. The gate wiring and the storage capacitor wiring are formed to extend in the horizontal direction on the insulating substrate 10.

게이트 배선은 가로 방향으로 뻗어 주사 신호를 전달하는 게이트선(22), 게 이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하며, 외부로부터 주사신호를 전달받아 게이트선(22)으로 전달하기 위한 게이트 패드를 포함 할 수 있다.The gate wiring includes a gate line 22 extending in a horizontal direction and transmitting a scan signal, and a gate electrode 26 of a thin film transistor that is part of the gate line 22. The gate line 22 receives a scan signal from the outside. It may include a gate pad for transferring to.

유지 용량용 배선(28)은 가로 방향으로 뻗어있으며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받아 후술할 화소 전극(92) 또는 유지 축전기용 도전체 패턴(64)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. The storage capacitor wiring 28 extends in the horizontal direction and overlaps the pixel electrode 92 or the storage capacitor conductor 64 to be described later by receiving a voltage such as a common electrode voltage input to the common electrode of the upper plate from the outside. This results in a sustain capacitor which improves the charge retention capability of the pixel.

게이트 배선(22, 26)과 유지 용량용 배선(28)은 알루미늄 또는 알루미늄 합금으로 이루어진 단일층으로 형성될 수도 있지만, 다른 물질과 접촉 특성이 우수한 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄의 도전막을 포함할 수 있다.The gate wirings 22 and 26 and the storage capacitor wiring 28 may be formed of a single layer made of aluminum or an aluminum alloy, but may be formed of a conductive film of chromium or molybdenum or molybdenum alloy or tantalum or titanium having excellent contact properties with other materials. It may include.

기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 26) 및 유지 용량용 배선(28)을 덮고 있다.On the substrate 10, a gate insulating film 30 made of silicon nitride (SiN x ) covers the gate wirings 22 and 26 and the storage capacitor wiring 28.

게이트 전극(26)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.A semiconductor layer 40 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 30 of the gate electrode 26, and n + having a high concentration of silicide or n-type impurities is formed on the semiconductor layer 40. Resistive contact layers 55 and 56 made of a material such as hydrogenated amorphous silicon are formed, respectively.

저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄 또는 은과 같은 저저항의 도전 물질로 이루어진 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)에 연결되어 저항 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 또한, 데이터 배선은 드레인 전극(66)으로부터 연장되어 유지 용량용 배선(28)과 중첩되어 있는 유지 축전기용 도전체 패턴(64)을 포함하며, 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받아 데이터선(62)으로 전달하는 데이터 패드를 포함할 수 있다. On the resistive contact layers 55 and 56 and the gate insulating layer 30, data wirings including a conductive film made of a low resistance conductive material such as aluminum or silver are formed. The data line is formed in a vertical direction and includes a data line 62 intersecting the gate line 22, a source electrode 65 connected to the data line 62, and extending to an upper portion of the resistance contact layer 55. And a drain electrode 66 which is separated from the 65 and formed on the ohmic contact layer 56 opposite the source electrode 65 with respect to the gate electrode 26. In addition, the data line includes a conductive capacitor pattern 64 extending from the drain electrode 66 and overlapping with the storage capacitor line 28, and is connected to one end of the data line 62 and is connected from the outside. May include a data pad configured to receive an image signal and transmit the image signal to the data line 62.

데이터 배선(62, 64, 65, 66) 및 이들이 가리지 않는 반도체층(40) 상부에는 평탄화 특성이 우수한 유기 물질로 이루어진 유기 절연막(80)이 형성되어 있다. 이때, 유기 절연막(80)의 상부 면은 반사형 모드의 액정 표시 장치에서 반사 효율을 극대화하기 위해 요철 패턴으로 형성되어 있다. An organic insulating layer 80 made of an organic material having excellent planarization characteristics is formed on the data lines 62, 64, 65, and 66 and the semiconductor layer 40 which is not covered. In this case, an upper surface of the organic insulating layer 80 is formed in a concave-convex pattern in order to maximize reflection efficiency in the liquid crystal display of the reflective mode.

여기서 유기 절연막(80)의 하부에는 질화 규소 등으로 이루어진 보호막이 더 형성될 수 있다.A protective film made of silicon nitride or the like may be further formed below the organic insulating layer 80.

유기 절연막(80)에는 드레인 전극(66)으로부터 연장된 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(76)이 형성되어 있으며, 이들은 데이터 패드를 드러내는 접촉 구멍 및 게이트 절연막(30)과 함께 게이트 패드를 드러내는 접촉 구멍 등을 가질 수 있다.The organic insulating film 80 is formed with contact holes 76 exposing the conductive pattern conductor 64 for the storage capacitor extending from the drain electrode 66, which together with the contact hole and gate insulating film 30 exposing the data pads. And a contact hole exposing the gate pad.

유기 절연막(80)의 상부에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되어 화소의 화소 전극으로 사용되며, 알루미늄 또는 알루미늄 합금, 은 또는 은 합금, 몰리브덴 또는 몰리브덴 합금 등과 같이 높은 반사율을 가지는 도전막으로 이루어진 반사막(921)이 형성되어 있다. The upper portion of the organic insulating layer 80 is connected to the drain electrode 66 through the contact hole 76 and used as the pixel electrode of the pixel, and has high reflectance such as aluminum or aluminum alloy, silver or silver alloy, molybdenum or molybdenum alloy, etc. The reflection film 921 made of a conductive film is formed.

이때, 본 발명의 실시예에 따른 박막 트랜지스터 기판에서, 게이트 배선(22, 26)은 이웃하는 화소 행에 형성되어 있는 화소 전극(921)과 완전히 중첩되도록 배치되어 있다. 이렇게 하면 게이트 배선(22, 26)과 화소 전극(921) 사이에서 발생하는 횡전계를 최소화 할 수 있어, 액정 분자의 배열이 역전되는 것을 줄일 수 있어 디스클리네이션을 최소화 할 수 있다.  In this case, in the thin film transistor substrate according to the exemplary embodiment of the present invention, the gate lines 22 and 26 are disposed to completely overlap the pixel electrodes 921 formed in the adjacent pixel rows. In this way, the transverse electric field generated between the gate wirings 22 and 26 and the pixel electrode 921 can be minimized, so that the arrangement of the liquid crystal molecules can be reversed, thereby minimizing the discretization.

또, 게이트 배선(22, 26)이 주사 신호를 전달하여 구동하는 화소 행의 화소 전극과는 중첩되어 있지 않아 킥백 전압은 거의 박막 트랜지스터의 게이트 전극과 소스 전극간 기생용량(Cgs) 값에 의해서만 나타난다. 그 크기는 수학식 2와 같이 표현될 수 있다. In addition, since the gate wirings 22 and 26 do not overlap with the pixel electrodes of the pixel rows that drive and transmit the scan signals, the kickback voltage is almost caused only by the parasitic capacitance Cgs between the gate electrode and the source electrode of the thin film transistor. . The size may be expressed as in Equation 2.

dVp=dVg*(Cgs)/(Cgs+Cgs'+Clc+Cst+...)dVp = dVg * (Cgs) / (Cgs + Cgs' + Clc + Cst + ...)

이를 통하여 화상이 깜박거리는 플리커 현상을 최소화할 수 있다. This may minimize flickering in which an image flickers.

또한, 이러한 본 발명의 실시예에 따른 박막 트랜지스터를 제조하기 위해 다수의 영역으로 기판을 분할하여서 사진 식각 공정을 진행하는 분할 노광 방식을 적용하더라도, 게이트선이 주사 신호를 전달하여 구동하는 화소 행의 화소 전극과는 중첩되지 않고 이웃하는 화소 행의 화소 전극과 완전히 중첩됨으로, 분할 영역간의 경계면에서 배선의 오배치에 의한 분할 영역별로 밝기가 불균일하게 나타나는 스티치 현상을 해소할 수 있다. In addition, even when the divisional exposure method in which a photolithography process is performed by dividing a substrate into a plurality of regions in order to manufacture the thin film transistor according to the exemplary embodiment of the present invention, a gate line transfers a scan signal to drive a pixel row. Since the pixels do not overlap with the pixel electrodes but completely overlap with the pixel electrodes of neighboring pixel rows, the stitch phenomenon in which brightness is unevenly generated for each divided region due to misalignment of wirings at the boundary between the divided regions can be eliminated.                     

한편, 반사형 모드의 액정 표시장치용 박막 트랜지스터 기판에서, 게이트 배선이 서로 이웃하는 화소 행의 화소 전극에 완전히 중첩시키도록 하였기 때문에 이웃하는 화소 행의 화소 전극 사이에는 절연막 및 기판만이 존재한다. 따라서, 백라이트가 있는 투과형 및 반사 투과 복합형 모드에서는 서로 이웃하는 화소 행의 화소 전극 사이에서 백라이트로부터의 빛이 그대로 통과되어 누설될 수 있는데, 이를 방지하기 위해 하부기판(10)과 마주하는 대향기판의 화소 영역 사이에서 블랙 매트릭스를 형성한다. 이때, 두 기판의 정렬 오차를 고려하여 블랙 매트릭스는 넓은 폭으로 형성하는 것이 바람직하지만, 개구율이 감소되므로 블랙 매트릭스의 폭은 최소화하고, 서로 이웃하는 화소 행의 화소 전극 사이에 유지 용량용 배선을 형성할 수 있다. 이에 대하여 도면을 참고로 하여 본 발명의 실시예에 따른 투과형 모드의 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다. On the other hand, in the thin film transistor substrate for the liquid crystal display device in the reflective mode, only the insulating film and the substrate exist between the pixel electrodes of the neighboring pixel rows because the gate wiring is completely overlapped with the pixel electrodes of the neighboring pixel rows. Accordingly, in the transmissive and reflective transmissive modes with backlight, light from the backlight may pass through and leak between pixel electrodes of adjacent pixel rows. In order to prevent this, the opposite substrate facing the lower substrate 10 is prevented. A black matrix is formed between the pixel regions of the. In this case, the black matrix is preferably formed to have a wide width in consideration of misalignment of the two substrates. However, since the aperture ratio is reduced, the width of the black matrix is minimized and the storage capacitor wiring is formed between the pixel electrodes of adjacent pixel rows. can do. The structure of the thin film transistor substrate for a liquid crystal display of the transmissive mode according to the exemplary embodiment of the present invention will be described with reference to the drawings.

도 3은 본 발명의 실시예에 따른 투과형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 4는 도 3에 도시한 박막 트랜지스터 기판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.3 is a layout view of a thin film transistor substrate for a transmissive liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 3 taken along line IV-IV ′.

대부분의 구조는 도 1 및 도 2에서 보는 바와 같이 반사형 모드의 실시예와 동일하다. 하지만, 유지 용량용 배선(28)이 서로 이웃하는 화소 행의 화소 전극(922) 사이에 형성되어 있다. 여기서, 화소 전극(922)은 ITO, IZO 등의 투명 도전 물질로 되어 있다. Most of the structure is the same as the embodiment of the reflective mode as shown in Figs. However, the storage capacitor wiring 28 is formed between the pixel electrodes 922 of adjacent pixel rows. Here, the pixel electrode 922 is made of a transparent conductive material such as ITO and IZO.

한편, 앞에서 설명한바와 같이 게이트선을 이웃하는 화소 행의 화소 전극과 중첩시키는 구조는 반사형 모드와 투과형 모드를 함께 가지는 반사 투과 복합형 모 드에도 적용할 수 있으며 도면을 참조하여 구체적으로 설명한다. Meanwhile, as described above, the structure in which the gate line overlaps with the pixel electrodes of the neighboring pixel rows may be applied to the reflection-transmission hybrid mode having both the reflection mode and the transmission mode, and will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 실시예에 따른 반사 투과 복합형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 6는 도 5에 도시한 박막 트랜지스터 기판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.5 is a layout view of a thin film transistor substrate for a reflective transmissive liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 5 taken along the line VI-VI ′.

도 5 및 도 6에서 보는 바와 같이, 반사형 모드 또는 투과형 모드의 실시예와 같이 게이트 배선(22, 26)은 이웃하는 화소 행에 형성되어 있는 화소 전극(921, 922)과 완전히 중첩되도록 형성되어 있으며, 더하여 유지 용량용 배선(28)이 서로 이웃하는 화소 행의 화소 전극(921, 922) 사이에 형성되어 있다. As shown in FIGS. 5 and 6, as in the reflective or transmissive mode, the gate lines 22 and 26 are formed to completely overlap the pixel electrodes 921 and 922 formed in the adjacent pixel rows. In addition, the storage capacitor wiring 28 is formed between the pixel electrodes 921 and 922 of adjacent pixel rows.

하지만 화소 전극은 반사율을 가지는 도전 물질로 이루어진 반사막(921)과 투명한 도전 물질로 이루어진 투명막(922)을 포함하며, 이때 반사막(921)은 투명막(922)의 일부를 드러내는 개구부를 가진다.However, the pixel electrode includes a reflective film 921 made of a conductive material having a reflectance and a transparent film 922 made of a transparent conductive material, wherein the reflective film 921 has an opening that exposes a part of the transparent film 922.

투명막(922)은 ITO, IZO 등의 도전 물질로 형성되고, 반사막(921)은 알루미늄 또는 알루미늄 합금, 은 또는 은 합금, 몰리브덴 또는 몰리브덴 합금 등과 같이 높은 반사율을 가진 도전 물질로 이루어진 것이 바람직하다. The transparent film 922 is formed of a conductive material such as ITO or IZO, and the reflective film 921 is preferably made of a conductive material having a high reflectance such as aluminum or an aluminum alloy, silver or silver alloy, molybdenum or molybdenum alloy.

이와 같이, 본 발명에서는 게이트선이 이웃하는 화소 행의 화소 전극과 중첩되어 있어 화소 전극의 가장자리에서 형성되는 횡전계를 최소화하여 액정 분자의 배열이 반전되는 디스클리네이션을 줄일 수 있다. 또한 이를 통하여 킥백 전압의 원인이 되는 기생 용량을 최소화하여 화상이 깜박거리는 플리커 현상을 최소화 할 수 있다. 또한, 투과형 및 반사 투과 복합형 모드의 박막 트랜지스터 기판에서는 유지 용량용 배선을 서로 이웃하는 화소 행의 화소 전극 사이에 형성함으로 블랙 매트릭스 폭을 감소시킬 수 있어 개구율을 극대화 할 수 있다.As described above, in the present invention, the gate line overlaps the pixel electrodes of the adjacent pixel rows, thereby minimizing the transverse electric field formed at the edges of the pixel electrodes, thereby reducing the discretization of the arrangement of the liquid crystal molecules. This also minimizes the flicker that causes images to flicker by minimizing the parasitic capacitance that causes kickback voltage. In addition, in the thin film transistor substrate of the transmissive type and the reflective transmissive combined mode, the black matrix width can be reduced by forming the storage capacitor wiring between the pixel electrodes of adjacent pixel rows, thereby maximizing the aperture ratio.

Claims (6)

절연 기판,Insulation board, 상기 절연 기판 위에 가로 방향으로 형성되어 있으며, 주사 신호를 전달하는 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선, A gate wiring formed on the insulating substrate in a horizontal direction and including a gate line transferring a scan signal and a gate electrode connected to the gate line; 상기 절연 기판 위에 가로 방향으로 형성되어 있는 유지 용량용 배선,A storage capacitor wiring formed on the insulating substrate in a horizontal direction; 상기 게이트 전극과 중첩되어 형성되어 있는 반도체층,A semiconductor layer overlapping the gate electrode; 상기 게이트 배선 및 상기 유지 용량용 배선과 절연되어 교차하는 데이터선 및 상기 데이터선에 연결되어 있으며 상기 반도체층 상부에 형성되어 있는 소스 전극 및 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 상기 반도체층 상부에 형성되어 있는 드레인 전극을 포함하는 데이터 배선, A data line intersecting and insulated from the gate line and the storage capacitor line and a semiconductor layer connected to the data line and facing the source electrode with respect to the source electrode formed on the semiconductor layer and the gate electrode; A data line including a drain electrode formed on the upper portion, 이웃하는 화소 행의 화소에 상기 주사 신호를 전달하는 상기 게이트선이 완전히 중첩되어 있는 화소 전극A pixel electrode in which the gate line transferring the scan signal is completely overlapped with a pixel in a neighboring pixel row 을 포함하고,Including, 상기 데이터 배선은 드레인 전극으로부터 연장되어 상기 유지 용량용 배선과 중첩하는 유지 축전기용 도전체 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.And the data line includes a conductor pattern for a storage capacitor that extends from the drain electrode and overlaps with the storage capacitor line. 제1항에서,In claim 1, 상기 유지 용량용 배선은 서로 이웃하는 화소 행의 화소 전극 사이에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.The thin film transistor substrate for liquid crystal display device, wherein the storage capacitor wiring is formed between pixel electrodes of adjacent pixel rows. 삭제delete 제2항에서,In claim 2, 상기 화소 전극은 반사율을 가지는 도전막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판. The pixel electrode is a thin film transistor substrate for a liquid crystal display device consisting of a conductive film having a reflectance. 제2항에서,In claim 2, 상기 화소 전극은 투명한 도전물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판. The pixel electrode is a thin film transistor substrate for a liquid crystal display device made of a transparent conductive material. 제2항에서,In claim 2, 상기 화소 전극은 반사율을 가지는 도전 물질로 이루어진 반사막과 투명한 도전 물질로 이루어진 투명막을 포함하며, 상기 반사막은 투명막의 일부를 드러내는 개구부를 가지는 액정 표시 장치용 박막 트랜지스터 기판.The pixel electrode includes a reflective film made of a conductive material having a reflectance and a transparent film made of a transparent conductive material, and the reflective film has an opening that exposes a portion of the transparent film.
KR1020010041190A 2001-07-10 2001-07-10 a thin film transistor for a liquid crystal display KR100806891B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010041190A KR100806891B1 (en) 2001-07-10 2001-07-10 a thin film transistor for a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010041190A KR100806891B1 (en) 2001-07-10 2001-07-10 a thin film transistor for a liquid crystal display

Publications (2)

Publication Number Publication Date
KR20030005752A KR20030005752A (en) 2003-01-23
KR100806891B1 true KR100806891B1 (en) 2008-02-22

Family

ID=27714220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010041190A KR100806891B1 (en) 2001-07-10 2001-07-10 a thin film transistor for a liquid crystal display

Country Status (1)

Country Link
KR (1) KR100806891B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10634945B2 (en) 2016-08-18 2020-04-28 Samsung Display Co., Ltd. Reflective liquid crystal display

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404203B1 (en) * 2001-08-21 2003-11-03 엘지전자 주식회사 organic electroluminescence device of triple scan structure
KR101090246B1 (en) 2003-12-10 2011-12-06 삼성전자주식회사 Thin film transistor array panel and method for manufacturing the panel
KR101078360B1 (en) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 Liquid Crystal Display Panel of Poly-type and Method of Fabricating The Same
KR101086487B1 (en) * 2004-12-24 2011-11-25 엘지디스플레이 주식회사 Poly Thin Film Transistor Substrate and Method of Fabricating The Same
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10142630A (en) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp Liquid crystal display device and manufacture thereof
JPH11183932A (en) * 1997-12-25 1999-07-09 Toshiba Corp Active matrix type liquid crystal display device
KR19990062798A (en) * 1997-12-04 1999-07-26 윤종용 Thin film transistor substrate for liquid crystal display
KR20000041955A (en) * 1998-12-24 2000-07-15 김영환 Thin film transistor liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10142630A (en) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp Liquid crystal display device and manufacture thereof
KR19990062798A (en) * 1997-12-04 1999-07-26 윤종용 Thin film transistor substrate for liquid crystal display
JPH11183932A (en) * 1997-12-25 1999-07-09 Toshiba Corp Active matrix type liquid crystal display device
KR20000041955A (en) * 1998-12-24 2000-07-15 김영환 Thin film transistor liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10634945B2 (en) 2016-08-18 2020-04-28 Samsung Display Co., Ltd. Reflective liquid crystal display

Also Published As

Publication number Publication date
KR20030005752A (en) 2003-01-23

Similar Documents

Publication Publication Date Title
US7855767B2 (en) Transflective liquid crystal display
KR100961945B1 (en) Liquid crystal display and panel for the same
US8873002B2 (en) Liquid crystal display
JP5165169B2 (en) Liquid crystal display
US7248322B2 (en) Active matrix display device with floating electrode between adjacent pixels
KR101197051B1 (en) Thin film transistor array panel
US7916225B2 (en) Liquid crystal display forming a coupling capacitor between a proximate and parallel portion of a drain electrode and a data line
KR20030091357A (en) A thin film transistor panel for a liquid crystal display
KR20080077538A (en) Thin film transistor substrate and liquid crystal display device
US7294854B2 (en) Thin film transistor array panel and liquid crystal display including the panel
JP4962478B2 (en) Liquid crystal display
KR101046923B1 (en) Thin film transistor array panel and liquid crystal display including the same
KR100806891B1 (en) a thin film transistor for a liquid crystal display
US10890815B2 (en) Display apparatus
US6947115B2 (en) Liquid crystal display device
KR101160824B1 (en) Thin film transistor array panel and liquid crystal display including the same
KR20000031004A (en) Planar drive type lcd
KR100796803B1 (en) A thin film transistor for a liquid crystal display of a reflection type
KR100910554B1 (en) A thin film transistor array panel and a liquid crystal display including the panel
KR100840320B1 (en) Liquid crystal display
JP4218795B2 (en) Liquid crystal display
KR20060020893A (en) Multi-domain thin film transistor array panel
KR20030015062A (en) array panel for liquid crystal display devices
KR20060099292A (en) Substrate for thin film transistor
KR20050078761A (en) Liquid crystal display and panel for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8