JP2000267594A - Display device - Google Patents
Display deviceInfo
- Publication number
- JP2000267594A JP2000267594A JP7392999A JP7392999A JP2000267594A JP 2000267594 A JP2000267594 A JP 2000267594A JP 7392999 A JP7392999 A JP 7392999A JP 7392999 A JP7392999 A JP 7392999A JP 2000267594 A JP2000267594 A JP 2000267594A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- film
- display
- drain signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、補助容量電極線と
半導体膜とで容量を成す表示装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a display device in which a capacitance is formed by an auxiliary capacitance electrode line and a semiconductor film.
【０００２】[0002]
【従来の技術】近年、表示装置として、表示領域に表示
電極を駆動させるスイッチング素子として薄膜トランジ
スタ（Thin Film Transistor：以下、「ＴＦＴ」と称す
る。）を備えた液晶表示装置（Liquid Crystal Displa
y：以下、「ＬＣＤ」と称する。）やエレクトロルミネ
ッセンス（Electro Luminescence：以下、「ＥＬ」と称
する。）表示装置の研究開発も進められている。2. Description of the Related Art In recent years, as a display device, a liquid crystal display device (Thin Film Transistor: hereinafter referred to as "TFT") as a switching element for driving a display electrode in a display area.
y: Hereinafter, referred to as “LCD”. ) And electroluminescence (hereinafter, referred to as “EL”) display devices are also being researched and developed.
【０００３】図３にＬＣＤの１表示画素の平面図を示
し、図４（ａ）に図３中のＡ−Ａ線に沿った断面図を示
し、図４（ｂ）に図３中のＢ−Ｂ線に沿った断面図を示
す。FIG. 3 is a plan view of one display pixel of the LCD, FIG. 4A is a sectional view taken along the line AA in FIG. 3, and FIG. FIG. 4 shows a cross-sectional view along line -B.
【０００４】図３に示すように、ゲート電極１１を一部
に備えたゲート信号線５１と、ドレイン電極１６を一部
に備えたドレイン信号線５２とに囲まれた領域に表示画
素が形成されている。両信号線の交点付近には表示電極
２０を駆動するためのスイッチング素子であるＴＦＴが
備えられている。As shown in FIG. 3, a display pixel is formed in a region surrounded by a gate signal line 51 partially provided with a gate electrode 11 and a drain signal line 52 partially provided with a drain electrode 16. ing. Near the intersection of both signal lines, a TFT which is a switching element for driving the display electrode 20 is provided.
【０００５】補助容量電極線６０（図中左上から右下に
向かう斜線を付している。）はその一部が突出した補助
容量電極突出部５３を備えており、その補助容量電極突
出部５３はドレイン信号線５２の延在方向（図中上下方
向）にそのドレイン信号線５２と重畳して形成されてい
る。[0005] The auxiliary capacitance electrode line 60 (hatched from upper left to lower right in the figure) is provided with an auxiliary capacitance electrode projection 53 partly protruding therefrom. Is formed so as to overlap with the drain signal line 52 in the direction in which the drain signal line 52 extends (vertical direction in the drawing).
【０００６】図４に従ってＴＦＴ及びＬＣＤの構造につ
いて説明する。Referring to FIG. 4, the structure of the TFT and the LCD will be described.
【０００７】図４（ｂ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、クロム
（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からな
るゲート信号線５１の一部を成すゲート電極１１を備え
ている。そのゲート電極１１上には、ゲート絶縁膜１
２、及び多結晶シリコン（以下、「ｐ−Ｓｉ」と称す
る。）膜からなる能動層１３を順に形成し、その能動層
１３には、ゲート電極１１上方に真性又は実質的に真性
であるチャネル１３ｃと、このチャネル１３ｃの両側
に、ストッパ絶縁膜１４をマスクにしてイオン注入して
形成された低濃度領域いわゆるＬＤＤ（Lightly Doped
Drain）領域を備えた構造であって、更にイオン注入を
して高濃度領域としたソース１３ｓ及びドレイン１３ｄ
が設けられている。なお、図４（ａ）に示すように、補
助容量電極線６０から突出した補助容量電極突出部５３
と能動層１３のソース１３ｓが延在されて形成された容
量電極５４との間で電荷を蓄積して容量を成している。
この補助容量は、液晶２２に印加される電圧を保持する
ために設けられており、表示画素の開口部の面積を大き
くするためにドレイン信号線と重畳する構造となってい
る。As shown in FIG. 4B, a gate signal line 51 made of a refractory metal such as chromium (Cr) or molybdenum (Mo) is formed on an insulating substrate 10 made of quartz glass, alkali-free glass or the like. A gate electrode 11 forming a part is provided. The gate insulating film 1 is formed on the gate electrode 11.
2, and an active layer 13 made of a polycrystalline silicon (hereinafter referred to as “p-Si”) film is formed in order, and the active layer 13 has an intrinsic or substantially intrinsic channel above the gate electrode 11. A lightly doped region (LDD) formed by ion implantation using the stopper insulating film 14 as a mask on both sides of the channel 13c and the channel 13c.
Drain) region, and the source 13s and the drain 13d are made into a high concentration region by further ion implantation.
Is provided. As shown in FIG. 4A, the auxiliary capacitance electrode projecting portion 53 projecting from the auxiliary capacitance electrode line 60 is provided.
A charge is accumulated between the capacitor and a capacitor electrode 54 formed by extending the source 13s of the active layer 13 to form a capacitor.
The auxiliary capacitance is provided to hold a voltage applied to the liquid crystal 22, and has a structure overlapping with the drain signal line in order to increase the area of the opening of the display pixel.
【０００８】そして、図４（ｂ）に示すように、ゲート
絶縁膜１２、能動層１３及びストッパ絶縁膜１４上の全
面には、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積層
された層間絶縁膜１５を設け、ドレイン１３ｄに対応し
て設けたコンタクトホールにＡｌ等の金属を充填してド
レイン電極１６を設ける。このとき図４（ａ）に示すよ
うに、ドレイン電極１６と同時に形成されるドレイン信
号線５２を補助容量電極突出部５３の上方に配置する。
更に全面にＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積
層された層間絶縁膜１７を設ける。その上には、表示電
極２０からの透過光以外、例えば表示電極２０の周辺か
らの透過光を遮光するように遮蔽膜１８が設けられてい
る。更にその上には例えば有機樹脂から成り表面を平坦
にする平坦化絶縁膜１９を設ける。As shown in FIG. 4B, an SiO 2 film, a SiN film and an SiO 2 film are stacked in this order on the entire surface of the gate insulating film 12, the active layer 13 and the stopper insulating film 14. An insulating film 15 is provided, and a contact hole provided corresponding to the drain 13d is filled with a metal such as Al to form a drain electrode 16. At this time, as shown in FIG. 4A, the drain signal line 52 formed simultaneously with the drain electrode 16 is arranged above the auxiliary capacitance electrode projection 53.
Further, an interlayer insulating film 17 is provided on the entire surface in the order of a SiO 2 film, a SiN film and a SiO 2 film. On top of that, a shielding film 18 is provided so as to block the transmitted light from around the display electrode 20 other than the transmitted light from the display electrode 20. Further, a flattening insulating film 19 made of, for example, an organic resin and flattening the surface is provided thereon.
【０００９】そして、その平坦化絶縁膜１９、層間絶縁
膜１７及び層間絶縁膜１５のソース１３ｓに対応した位
置にコンタクトホールを形成し、このコンタクトホール
を介してソース１３ｓとコンタクトしたＩＴＯ（Indium
Tin Oxide）から成る表示電極２０を平坦化絶縁膜１９
上に設ける。A contact hole is formed at a position corresponding to the source 13s of the planarizing insulating film 19, the interlayer insulating film 17, and the interlayer insulating film 15, and an ITO (Indium) contacting the source 13s through the contact hole.
The display electrode 20 made of Tin Oxide) is flattened by the insulating film 19.
Provided above.
【００１０】その表示電極２０及び平坦化絶縁膜１９上
に、液晶２２を配向する配向膜２１を形成する。On the display electrode 20 and the flattening insulating film 19, an alignment film 21 for aligning the liquid crystal 22 is formed.
【００１１】こうして、ＴＦＴを備えたＴＦＴ基板１０
が完成する。Thus, the TFT substrate 10 provided with the TFT
Is completed.
【００１２】このＴＦＴ基板１０に対向して設けられる
対向電極基板３０には、基板３０側から順に透明材料か
ら成る対向電極３１、及び有機樹脂等から成る配向膜３
２が形成されている。A counter electrode substrate 30 provided to face the TFT substrate 10 includes a counter electrode 31 made of a transparent material and an alignment film 3 made of an organic resin or the like in order from the substrate 30 side.
2 are formed.
【００１３】これらの両基板１０，３０を互いに対向さ
せてそれらの周囲をシール接着材にて接着して両基板の
間隙に液晶２２を充填し、両基板の外側に偏光板３３を
貼ってＬＣＤが完成する。The substrates 10 and 30 are opposed to each other, the periphery thereof is adhered with a sealing adhesive, the gap between the substrates is filled with the liquid crystal 22, and the polarizing plate 33 is adhered to the outside of the substrates to form an LCD. Is completed.
【００１４】[0014]
【発明が解決しようとする課題】上述のように、補助容
量は補助容量電極線６０と容量電極５４との間の容量だ
けでは十分でないため、開口率を低下させないドレイン
信号線５２と重畳した領域において、補助容量電極突出
部５３と容量電極５４との間でも補助容量を成してい
る。As described above, since the auxiliary capacitance is not sufficient just by the capacitance between the auxiliary capacitance electrode line 60 and the capacitance electrode 54, the area overlapping with the drain signal line 52 which does not decrease the aperture ratio. , The auxiliary capacitance is also formed between the auxiliary capacitance electrode projection 53 and the capacitance electrode 54.
【００１５】ところが、補助容量電極突出部５３と容量
電極５４との間の補助容量については、ｐ−Ｓｉ膜から
成っている容量電極５４の上方にドレイン信号線５２が
形成された構造である。そのため、ドレイン信号線５２
と容量電極５４との間で容量カップリングを起こしてし
まい、１水平同期期間ごとに変化するドレイン信号線５
２に印加された電圧に追従して容量電極５４に印加され
る電圧が、本来保持されるべき電圧に対して変化してし
まうことになる。それによって表示電極２０に印加され
る電圧も変化するため、保持電圧、即ち液晶２２に印加
される実効電圧が小さくなってしまい表示が白くなり、
コントラストの低下を引き起こすという欠点があった。However, the auxiliary capacitance between the auxiliary capacitance electrode projection 53 and the capacitance electrode 54 has a structure in which the drain signal line 52 is formed above the capacitance electrode 54 made of a p-Si film. Therefore, the drain signal line 52
Capacitance coupling occurs between the drain signal line 5 and the drain electrode 5 which changes every horizontal synchronization period.
The voltage applied to the capacitor electrode 54 following the voltage applied to 2 changes with respect to the voltage that should be originally held. As a result, the voltage applied to the display electrode 20 also changes, so that the holding voltage, that is, the effective voltage applied to the liquid crystal 22 decreases, and the display becomes white,
There is a disadvantage that the contrast is reduced.
【００１６】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、補助容量の変動を抑制して良好
な表示を得ることが可能な表示装置を提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional disadvantages, and has as its object to provide a display device capable of suppressing fluctuations in the auxiliary capacitance and obtaining a good display. .
【００１７】[0017]
【課題を解決するための手段】本発明の表示装置は、絶
縁性基板上に複数のゲート信号線及び複数のドレイン信
号線に囲まれた各領域に表示画素が配列されており、該
各表示画素に対応して容量を成す補助容量電極線を備え
た表示装置であって、前記補助容量電極線の一部を前記
ドレイン信号線の延在方向に突出させて配置した補助容
量電極突出部と、該補助容量電極突出部と第１の絶縁膜
を介して容量を成す半導体膜と、第２の絶縁膜を介して
前記半導体膜を覆うように設けられた遮蔽膜と、該遮蔽
膜と第３の絶縁膜を介して前記遮蔽膜上に設けられた前
記ドレイン信号線と、該ドレイン信号線上の第４の絶縁
膜を介して設けられた表示電極とを備えたものである。According to the display device of the present invention, display pixels are arranged in each region surrounded by a plurality of gate signal lines and a plurality of drain signal lines on an insulating substrate. A display device including an auxiliary capacitance electrode line forming a capacitance corresponding to a pixel, wherein an auxiliary capacitance electrode projection portion is provided in which a part of the auxiliary capacitance electrode line is arranged to protrude in an extending direction of the drain signal line. A semiconductor film forming a capacitance via the auxiliary capacitance electrode projection and the first insulating film; a shielding film provided to cover the semiconductor film via a second insulating film; 3. The drain signal line provided on the shielding film via the insulating film of No. 3, and the display electrode provided on the drain signal line via a fourth insulating film.
【００１８】また、本発明の表示装置は、前記遮蔽膜が
不透明材料から成る表示装置である。Further, the display device of the present invention is a display device in which the shielding film is made of an opaque material.
【００１９】[0019]
【発明の実施の形態】本発明の表示装置をＬＣＤに適用
した場合について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A case where the display device of the present invention is applied to an LCD will be described.
【００２０】図１にＬＣＤの１表示画素を表す平面図を
示し、図２（ａ）に図１中のＡ−Ａ線に沿った断面図を
示し、図２（ｂ）に図１中のＢ−Ｂ線に沿った断面図を
示す。FIG. 1 is a plan view showing one display pixel of the LCD, FIG. 2A is a cross-sectional view taken along the line AA in FIG. 1, and FIG. FIG. 3 shows a cross-sectional view along the line BB.
【００２１】図１に示すように、一部にゲート電極１１
を備えた複数のゲート信号線５１（図中右上から左下に
向かう斜線を付している。）と複数のドレイン信号線５
２とに囲まれた各領域には表示画素を成す表示電極２０
がそれぞれ形成されており、その表示電極２０はＴＦＴ
に接続されている。As shown in FIG. 1, a gate electrode 11 is partially formed.
And a plurality of drain signal lines 5 (hatched from upper right to lower left in the figure).
The display electrodes 20 forming display pixels are provided in each region surrounded by
Are formed, and the display electrode 20 is formed by a TFT.
It is connected to the.
【００２２】このとき、補助容量電極線６０から垂直に
突出した補助容量電極突出部５３は、ドレイン信号線５
２の延在方向（図中上下方向）に延在しており、ドレイ
ン信号線５２と重畳して配置されている。At this time, the auxiliary capacitance electrode projection 53 projecting vertically from the auxiliary capacitance electrode line 60 is connected to the drain signal line 5.
2 extend in the extending direction (vertical direction in the figure), and are arranged so as to overlap with the drain signal line 52.
【００２３】図２（ｂ）に示すように、ＴＦＴの能動層
１３はｐ−Ｓｉ膜から成っており、能動層１３に設けら
れたドレイン１３ｄはドレイン信号線５２に接続されて
おり、ソース１３ｓは表示電極２０に接続されている。As shown in FIG. 2B, the active layer 13 of the TFT is formed of a p-Si film, the drain 13d provided on the active layer 13 is connected to the drain signal line 52, and the source 13s Are connected to the display electrode 20.
【００２４】また、ゲート電極１１とゲート絶縁膜１２
を介して重畳した能動層１３にはチャネル１３ｃを形成
している。本実施の形態においてはダブルゲート構造を
成しているのでチャネル１３ｃは２つある。The gate electrode 11 and the gate insulating film 12
A channel 13c is formed in the active layer 13 superimposed through the channel 13c. In the present embodiment, there are two channels 13c because of the double gate structure.
【００２５】更にソース１３ｓは、補助容量電極突出部
５３の全体と重畳するように延在して配置されて容量電
極５４を成している。そうしてこの容量電極と補助容量
電極突出部５３との間のゲート絶縁膜１２を介して容量
を成している。容量電極５４は能動層１３の形成と同時
にｐ−Ｓｉ膜で形成されている。Further, the source 13 s is disposed so as to extend so as to overlap the entire auxiliary capacitance electrode projection 53, thereby forming a capacitance electrode 54. Thus, a capacitance is formed between the capacitance electrode and the auxiliary capacitance electrode protrusion 53 via the gate insulating film 12. The capacitance electrode 54 is formed of a p-Si film simultaneously with the formation of the active layer 13.
【００２６】この容量電極５４上に形成された第１の層
間絶縁膜１５を介して遮蔽膜１８が形成されている。こ
の遮蔽膜１８の上には第２の層間絶縁膜１７を設け、そ
の上にＡｌ等の導電材料から成るドレイン信号線５２を
形成している。そして、ドレイン信号線５２の上には有
機樹脂から成り表面を平坦にする平坦化絶縁膜１９を設
け、その上にＩＴＯから成る表示電極２０を形成してい
る。A shielding film 18 is formed via a first interlayer insulating film 15 formed on the capacitance electrode 54. A second interlayer insulating film 17 is provided on the shielding film 18, and a drain signal line 52 made of a conductive material such as Al is formed thereon. A flattening insulating film 19 made of an organic resin and flattening the surface is provided on the drain signal line 52, and a display electrode 20 made of ITO is formed thereon.
【００２７】図２に従ってＬＣＤの構造を説明する。The structure of the LCD will be described with reference to FIG.
【００２８】図２（ｂ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、Ｃｒ、
Ｍｏなどの高融点金属からなるゲート信号線５１及びそ
の一部を成すゲート電極１１を設ける。そのゲート電極
１１上には、第１の絶縁膜であるゲート絶縁膜１２、及
びｐ−Ｓｉ膜からなる能動層１３を順に形成し、その能
動層１３には、ゲート電極１１上方に真性又は実質的に
真性であるチャネル１３ｃと、このチャネル１３ｃの両
側に、ストッパ絶縁膜１４をマスクにしてイオン注入し
て形成された低濃度領域いわゆるＬＤＤ領域を備えてお
り、更にイオン注入をして高濃度領域としたソース１３
ｓ及びドレイン１３ｄが設けられている。なお、図２
（ａ）に示すように、補助容量電極線５１から突出した
補助容量電極突出部５３と能動層１３のソース１３ｓが
延在されて形成された容量電極５４との間で電荷を蓄積
して容量を成している。この容量は液晶２２に印加され
る電圧を保持するために設けられている補助容量であ
る。補助容量電極突出部５３はゲート電極１１及びゲー
ト信号線５１と同時に形成する。As shown in FIG. 2B, on an insulating substrate 10 made of quartz glass, non-alkali glass or the like, Cr,
A gate signal line 51 made of a refractory metal such as Mo and a gate electrode 11 forming a part thereof are provided. On the gate electrode 11, a gate insulating film 12, which is a first insulating film, and an active layer 13 made of a p-Si film are formed in this order. A channel 13c which is intrinsically intrinsic and a low-concentration region so-called LDD region formed by ion implantation using the stopper insulating film 14 as a mask on both sides of the channel 13c are provided. Source 13 as an area
s and a drain 13d are provided. Note that FIG.
As shown in (a), the capacitance is accumulated between the auxiliary capacitance electrode projection 53 protruding from the auxiliary capacitance electrode line 51 and the capacitance electrode 54 formed by extending the source 13 s of the active layer 13, and the capacitance is accumulated. Has formed. This capacitance is an auxiliary capacitance provided for holding a voltage applied to the liquid crystal 22. The auxiliary capacitance electrode projection 53 is formed simultaneously with the gate electrode 11 and the gate signal line 51.
【００２９】そして、ゲート絶縁膜１２、能動層１３及
びストッパ絶縁膜１４上の全面には、例えばＳｉＯ
2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積層された第２の絶
縁膜である層間絶縁膜１５を設ける。The entire surface of the gate insulating film 12, the active layer 13, and the stopper insulating film 14 is formed of, for example, SiO 2
There is provided an interlayer insulating film 15 which is a second insulating film laminated in order of two films, a SiN film and a SiO 2 film.
【００３０】その上に光を遮光する不透明材料である金
属、例えばＣｒ、Ｍｏ、チタン（Ｔｉ）などから成る遮
蔽膜１８を形成する。更に全面に例えばＳｉＯ2膜、Ｓ
ｉＮ膜及びＳｉＯ2膜の順に積層されて成る第３の絶縁
膜である層間絶縁膜１７を設ける。そして、層間絶縁膜
１５及び層間絶縁膜１７に、ドレイン１３ｄに対応して
設けたコンタクトホールにＡｌ等の金属を充填してドレ
イン電極１６を設ける。このとき図２（ａ）に示すよう
に、ドレイン電極１６と同時に形成されるドレイン信号
線５２をゲート電極１１の突出部５３の上方に配置す
る。A shielding film 18 made of a metal which is an opaque material for shielding light, for example, Cr, Mo, titanium (Ti) or the like is formed thereon. Further, for example, an SiO 2 film, S
An interlayer insulating film 17, which is a third insulating film formed by laminating an iN film and a SiO 2 film in this order, is provided. Then, a drain electrode 16 is provided by filling a metal such as Al into a contact hole provided in the interlayer insulating film 15 and the interlayer insulating film 17 corresponding to the drain 13d. At this time, as shown in FIG. 2A, the drain signal line 52 formed simultaneously with the drain electrode 16 is disposed above the protrusion 53 of the gate electrode 11.
【００３１】更にその上には例えば有機樹脂から成り表
面を平坦にする第４の絶縁膜である平坦化絶縁膜１９を
設ける。Further, a flattening insulating film 19, which is made of, for example, an organic resin and is a fourth insulating film for flattening the surface, is provided thereon.
【００３２】そして、その平坦化絶縁膜１９、層間絶縁
膜１７及び層間絶縁膜１５のソース１３ｓに対応した位
置にコンタクトホールを形成し、このコンタクトホール
を介してソース１３ｓとコンタクトした透明導電材料で
あるＩＴＯから成る表示電極２０を平坦化絶縁膜１９上
に設ける。Then, a contact hole is formed at a position corresponding to the source 13s of the planarizing insulating film 19, the interlayer insulating film 17, and the interlayer insulating film 15, and a transparent conductive material which is in contact with the source 13s through the contact hole. A display electrode 20 made of a certain ITO is provided on the planarization insulating film 19.
【００３３】その表示電極２０及び平坦化絶縁膜１９上
に、液晶２２を配向する配向膜２１を形成する。On the display electrode 20 and the flattening insulating film 19, an alignment film 21 for aligning the liquid crystal 22 is formed.
【００３４】こうして、ＴＦＴを備えたＴＦＴ基板１０
が完成する。Thus, the TFT substrate 10 having the TFT
Is completed.
【００３５】このＴＦＴ基板１０に対向して設けられる
対向電極基板３０には、基板３０側から順に透明導電材
料から成る対向電極３１、及び有機樹脂等から成る配向
膜３２が形成されている。On a counter electrode substrate 30 provided to face the TFT substrate 10, a counter electrode 31 made of a transparent conductive material and an alignment film 32 made of an organic resin or the like are formed in this order from the substrate 30 side.
【００３６】これらの両基板１０，３０を互いに対向さ
せてそれらの周囲をシール接着材にて接着して両基板の
間隙に液晶２２を充填し、両基板の外側に偏光板３３を
貼ってＬＣＤが完成する。The substrates 10, 30 are opposed to each other, the periphery thereof is adhered with a sealing adhesive, the gap between the substrates is filled with the liquid crystal 22, and the polarizing plate 33 is attached to the outside of the substrates to form an LCD. Is completed.
【００３７】ここで、この遮蔽膜１８はＴＦＴ領域にお
いてはＴＦＴのチャネル１３ｃを覆うように形成され、
補助容量を形成する領域においては補助容量電極突出部
５３と容量を成す容量電極５４を覆うように形成されて
いる。Here, this shielding film 18 is formed so as to cover the channel 13c of the TFT in the TFT region.
In the region where the storage capacitor is formed, the storage capacitor electrode is formed so as to cover the storage capacitor electrode projecting portion 53 and the capacitor electrode 54 forming a capacitor.
【００３８】そうすることにより、表示電極２０の周囲
の漏れ光を遮蔽することができるとともに、ｐ−Ｓｉか
ら成る容量電極５４とドレイン信号線５２との容量カッ
プリングを防止することができ、ドレイン信号線５２に
印加された電圧による容量電極５４への影響を抑制で
き、保持電圧が小さくなることを抑制することができ
る。By doing so, the leakage light around the display electrode 20 can be shielded, and the capacitance coupling between the capacitance electrode 54 made of p-Si and the drain signal line 52 can be prevented. The effect on the capacitor electrode 54 due to the voltage applied to the signal line 52 can be suppressed, and the holding voltage can be suppressed from decreasing.
【００３９】そのため、従来のようにドレイン信号線に
印加され１水平期間ごとに変化する電圧に応じて、表示
電極に印加される電圧が変動して表示として白くなるこ
とを防止することができ、コントラストの低下を防止す
ることができる。Therefore, it is possible to prevent the voltage applied to the display electrode from fluctuating in accordance with the voltage applied to the drain signal line and changing every horizontal period as in the related art, and to prevent the display from becoming white. It is possible to prevent a decrease in contrast.
【００４０】なお、上述の各実施の形態においては、能
動層の半導体膜としてｐ−Ｓｉ膜を用いたが、微結晶シ
リコン膜又は非晶質シリコン膜を用いても良い。In each of the above embodiments, the p-Si film is used as the semiconductor film of the active layer. However, a microcrystalline silicon film or an amorphous silicon film may be used.
【００４１】また、本実施の形態においては、ＬＣＤに
適用した場合を示したが、本発明はそれに限定されるも
のではなく、有機ＥＬ表示装置に適用しても本発明と同
様の効果を得ることができる。In this embodiment, the case where the present invention is applied to an LCD is shown. However, the present invention is not limited to this. Even when applied to an organic EL display device, the same effects as those of the present invention can be obtained. be able to.
【００４２】[0042]
【発明の効果】本発明によれば、１水平同期期間ごとに
変化するドレイン信号線に印加される電圧に関係なく一
定の保持電圧を得ることができるので、明るさがふらつ
いた表示を得ることなく良好な表示を得られる表示装置
を得ることができる。According to the present invention, a constant holding voltage can be obtained irrespective of the voltage applied to the drain signal line which changes every one horizontal synchronization period, so that a display with uneven brightness can be obtained. And a display device capable of obtaining good display can be obtained.
【図１】本発明をＬＣＤに適用した場合の実施の形態を
示す平面図である。FIG. 1 is a plan view showing an embodiment when the present invention is applied to an LCD.
【図２】本発明をＬＣＤに適用した場合の実施の形態を
示す断面図である。FIG. 2 is a cross-sectional view showing an embodiment when the present invention is applied to an LCD.
【図３】従来のＬＣＤの平面図である。FIG. 3 is a plan view of a conventional LCD.
【図４】従来のＬＣＤの断面図である。FIG. 4 is a cross-sectional view of a conventional LCD.
１０ ＴＦＴ基板 １１ ゲート電極 １３ｓ ソース １３ｄ ドレイン １３ｃ チャネル １６ ドレイン電極 １８ 遮蔽膜 ２０ 表示電極 ３０ 対向電極基板 ５１ ゲート信号線 ５２ ドレイン信号線 ５３ 補助容量電極突出部 ５４ 容量電極 DESCRIPTION OF SYMBOLS 10 TFT substrate 11 Gate electrode 13s Source 13d Drain 13c Channel 16 Drain electrode 18 Shielding film 20 Display electrode 30 Counter electrode substrate 51 Gate signal line 52 Drain signal line 53 Auxiliary capacity electrode projection 54 Capacity electrode
フロントページの続き Ｆターム(参考） 2H092 GA29 HA28 JA24 JA41 JA46 JB51 JB58 JB69 KB15 KB22 KB25 NA01 NA22 PA01 PA11 5C094 AA06 AA07 AA54 BA03 BA29 BA43 CA19 DA13 DA15 DB04 EA04 EA10 ED15 FA01 FA02Continued on the front page F-term (reference) 2H092 GA29 HA28 JA24 JA41 JA46 JB51 JB58 JB69 KB15 KB22 KB25 NA01 NA22 PA01 PA11 5C094 AA06 AA07 AA54 BA03 BA29 BA43 CA19 DA13 DA15 DB04 EA04 EA10 ED15 FA01 FA02
Claims (2)
複数のドレイン信号線に囲まれた各領域に表示画素が配
列されており、該各表示画素に対応して容量を成す補助
容量電極線を備えた表示装置であって、 前記補助容量電極線の一部を前記ドレイン信号線の延在
方向に突出させて配置した補助容量電極突出部と、該補
助容量電極突出部と第１の絶縁膜を介して容量を成す半
導体膜と、第２の絶縁膜を介して前記半導体膜を覆うよ
うに設けられた遮蔽膜と、該遮蔽膜と第３の絶縁膜を介
して前記遮蔽膜上に設けられた前記ドレイン信号線と、
該ドレイン信号線上の第４の絶縁膜を介して設けられた
表示電極とを備えたことを特徴とする表示装置。A display pixel is arranged in each region surrounded by a plurality of gate signal lines and a plurality of drain signal lines on an insulating substrate, and an auxiliary capacitance electrode forming a capacitance corresponding to each display pixel. A display device comprising: a storage capacitor electrode protruding portion in which a part of the storage capacitor electrode line is protruded in a direction in which the drain signal line extends; A semiconductor film forming a capacitor with an insulating film interposed therebetween, a shielding film provided to cover the semiconductor film with a second insulating film interposed therebetween, and a shielding film provided on the shielding film with the shielding film and a third insulating film interposed therebetween. The drain signal line provided in
A display electrode provided on the drain signal line with a fourth insulating film interposed therebetween.
特徴とする請求項１に記載の表示装置。2. The display device according to claim 1, wherein the shielding film is made of an opaque material.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7392999A JP2000267594A (en) | 1999-03-18 | 1999-03-18 | Display device |
| KR10-2000-0013558A KR100400627B1 (en) | 1999-03-18 | 2000-03-17 | Active matrix type display apparatus |
| US09/527,925 US6724443B1 (en) | 1999-03-18 | 2000-03-17 | Active matrix type display device |
| TW089104872A TW452669B (en) | 1999-03-18 | 2000-03-17 | Active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7392999A JP2000267594A (en) | 1999-03-18 | 1999-03-18 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000267594A true JP2000267594A (en) | 2000-09-29 |
Family
ID=13532326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7392999A Pending JP2000267594A (en) | 1999-03-18 | 1999-03-18 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000267594A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002352955A (en) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | Manufacturing method of display device, the display device, and electronic device |
| KR100453634B1 (en) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | an active matrix organic electroluminescence display |
| KR100493435B1 (en) * | 2001-12-20 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Fabricating Method Thereof |
| KR100627333B1 (en) | 2004-04-29 | 2006-09-25 | 삼성에스디아이 주식회사 | An organic electro-luminescence light emitting cell, and a manufacturing method therof |
| JP2007333835A (en) * | 2006-06-13 | 2007-12-27 | Casio Comput Co Ltd | Thin film transistor panel and liquid crystal display |
| JP2008209732A (en) * | 2007-02-27 | 2008-09-11 | Sharp Corp | Thin film transistor array substrate, manufacturing method thereof and liquid crystal display device |
| JP2014010435A (en) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | Display panel and display device including display panel |
-
1999
- 1999-03-18 JP JP7392999A patent/JP2000267594A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002352955A (en) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | Manufacturing method of display device, the display device, and electronic device |
| KR100493435B1 (en) * | 2001-12-20 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Fabricating Method Thereof |
| KR100453634B1 (en) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | an active matrix organic electroluminescence display |
| KR100627333B1 (en) | 2004-04-29 | 2006-09-25 | 삼성에스디아이 주식회사 | An organic electro-luminescence light emitting cell, and a manufacturing method therof |
| JP2007333835A (en) * | 2006-06-13 | 2007-12-27 | Casio Comput Co Ltd | Thin film transistor panel and liquid crystal display |
| JP2008209732A (en) * | 2007-02-27 | 2008-09-11 | Sharp Corp | Thin film transistor array substrate, manufacturing method thereof and liquid crystal display device |
| JP2014010435A (en) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | Display panel and display device including display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8071985B2 (en) | Display device and method of manufacturing the same | |
| KR100400627B1 (en) | Active matrix type display apparatus | |
| US20060203151A1 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
| JP2004302465A (en) | Liquid crystal display device and method for manufacturing the same | |
| JP2000330132A (en) | Active matrix type display device | |
| US8115215B2 (en) | Array substrate and method for manufacturing the same | |
| JP2007164172A (en) | Liquid crystal display and method for manufacturing the same | |
| US7268839B2 (en) | Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same | |
| US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
| KR20060066486A (en) | High aperture ratio liquid crystal display device | |
| JP2000284723A (en) | Display device | |
| US20130088668A1 (en) | Liquid crystal display device having reduced color shift | |
| JP2000267594A (en) | Display device | |
| TW201248825A (en) | Electrooptic device substrate, electrooptic device, method of manufacturing electrooptic device, and electronic apparatus | |
| JP2777545B2 (en) | Active matrix liquid crystal display | |
| JP3823655B2 (en) | Electro-optic device | |
| JP5481790B2 (en) | Electro-optic device | |
| JP4065076B2 (en) | Display device | |
| JP2022139567A (en) | Electro-optical device and electronic apparatus | |
| JP2000284718A (en) | Display device | |
| JP2002297060A (en) | Active matrix type display device | |
| JP2002297058A (en) | Active matrix type display device | |
| JP4211349B2 (en) | Liquid crystal display element | |
| JP2000284321A (en) | Display device | |
| KR101200878B1 (en) | Thin film transistor substrate and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |