JP2777545B2 - Active matrix liquid crystal display - Google Patents
Active matrix liquid crystal displayInfo
- Publication number
- JP2777545B2 JP2777545B2 JP30122094A JP30122094A JP2777545B2 JP 2777545 B2 JP2777545 B2 JP 2777545B2 JP 30122094 A JP30122094 A JP 30122094A JP 30122094 A JP30122094 A JP 30122094A JP 2777545 B2 JP2777545 B2 JP 2777545B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- electrode
- liquid crystal
- shielding
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は各種の表示を行う液晶表
示装置に用いられるアクティブマトリクス液晶表示素子
に関するもので、特に所謂光漏れを防止し、コントラス
トの向上を図ったものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display device used for a liquid crystal display device for performing various displays, and more particularly to preventing so-called light leakage and improving contrast.
【0002】[0002]
【従来の技術】等価回路の一構成例を図19に示したア
クティブマトリクス液晶表示素子では、多数の走査電極
線G1、G2、・・・Gnと、多数の信号電極線S1、S2、・・
・Smとが格子状に配線され、各走査電極線Gは、それぞ
れ走査回路(図示略)に、各信号電極線Sはそれぞれ信
号供給回路(図示略)に接続されている。また、各走査
電極線Gと各信号電極線Sの交差部分の近傍には、スイ
ッチング素子として薄膜トランジスタ10が形成され、
薄膜トランジスタ10のゲート電極12は走査電極線G
に、ソース電極14は信号電極線Sに接続されている。
また、ドレイン電極は、液晶素子18の画素電極と、容
量部34とに接続されている。2. Description of the Related Art In an active matrix liquid crystal display device shown in FIG. 19 as an example of a configuration of an equivalent circuit, a large number of scanning electrode lines G1, G2,... Gn and a large number of signal electrode lines S1, S2,.
Sm are wired in a grid, each scanning electrode line G is connected to a scanning circuit (not shown), and each signal electrode line S is connected to a signal supply circuit (not shown). Further, a thin film transistor 10 is formed as a switching element in the vicinity of the intersection of each scanning electrode line G and each signal electrode line S,
The gate electrode 12 of the thin film transistor 10 has a scanning electrode line G
The source electrode 14 is connected to the signal electrode line S.
The drain electrode is connected to the pixel electrode of the liquid crystal element 18 and the capacitor 34.
【0003】図19に示す回路においては、走査電極線
G1、G2、・・・Gnを順次走査して1つの走査電極線G上
の全ての薄膜トランジスタ10を一斉にオン状態とし、
この走査に同期させて信号供給回路から信号電極線S
1、S2、・・・Smを介し、このオン状態の薄膜トランジス
タ10に接続されている容量部34のうち、表示するべ
き液晶素子18に対応した容量部34に信号電荷を蓄積
する。この蓄積された信号電荷は、薄膜トランジスタ1
0がオフ状態になっても次の走査に至るまで、対応する
液晶素子18を励起し続けるので、液晶素子18が制御
信号に制御され、表示されたことになる。即ち、このよ
うな駆動を行うことで、外部の駆動用の走査回路または
信号供給回路からは時分割駆動していても各液晶素子1
8はスタティック駆動されていることになる。図15,
16に、図19で示した従来例のアクティブマトリクス
液晶表示素子であって、走査電極線Gと信号電極線S等
の部分を基板上に配置したものの一構造例を示す。In the circuit shown in FIG. 19, the scanning electrode lines G1, G2,... Gn are sequentially scanned, and all the thin film transistors 10 on one scanning electrode line G are simultaneously turned on.
In synchronization with this scan, the signal electrode circuit S
The signal charges are stored in the capacitor 34 corresponding to the liquid crystal element 18 to be displayed, among the capacitors 34 connected to the thin-film transistor 10 in the ON state via 1, S2,... Sm. The stored signal charges are transferred to the thin film transistor 1
Even if 0 is turned off, the corresponding liquid crystal element 18 is continuously excited until the next scan, so that the liquid crystal element 18 is controlled by the control signal and displayed. That is, by performing such driving, each liquid crystal element 1 can be driven from an external driving scanning circuit or signal supply circuit even when time-division driving is performed.
8 is statically driven. FIG.
FIG. 16 shows a structural example of the conventional active matrix liquid crystal display element shown in FIG. 19, in which portions such as the scanning electrode lines G and the signal electrode lines S are arranged on a substrate.
【0004】図15,16に示すアクティブマトリクス
液晶表示素子では、ガラス等の透明な基板6上に、走査
電極線Gと信号電極線Sとが互いの交差部分にゲート絶
縁層9を介して格子状に配線されている。また、走査電
極線Gと信号電極線Sとの交差部分の近傍に薄膜トラン
ジスタ10が形成されている。この薄膜トランジスタ1
0は、走査電極線Gから引き出して形成されたゲート電
極12上に、図16に示すように、ゲート絶縁層9が形
成され、このゲート絶縁層9上にアモルファスシリコン
(a−Si)からなる半導体層24が設けられ、さらに
その半導体層24上にアルミニウム等の導体からなるソ
ース電極14とドレイン電極16とが形成されて概略構
成されている。尚、半導体層24の最上層はリン又は不
純物イオンをドープしたアモルファスシリコン層26と
されている。また、ドレイン電極16は、ゲート絶縁層
9に開けられたコンタクトホール13を介して基板6上
に形成された画素電極15に接続されると共に、ソース
電極14は信号電極線Sに接続されている。In the active matrix liquid crystal display device shown in FIGS. 15 and 16, a scanning electrode line G and a signal electrode line S are formed on a transparent substrate 6 made of glass or the like via a gate insulating layer 9 at intersections between the scanning electrode lines G and signal electrode lines S. It is wired in a shape. Further, a thin film transistor 10 is formed near an intersection between the scanning electrode line G and the signal electrode line S. This thin film transistor 1
Numeral 0 denotes a gate insulating layer 9 formed on a gate electrode 12 formed by drawing out from a scanning electrode line G, as shown in FIG. 16, and made of amorphous silicon (a-Si) on the gate insulating layer 9. A semiconductor layer 24 is provided, and a source electrode 14 and a drain electrode 16 made of a conductor such as aluminum are formed on the semiconductor layer 24 to form a schematic configuration. The uppermost layer of the semiconductor layer 24 is an amorphous silicon layer 26 doped with phosphorus or impurity ions. Further, the drain electrode 16 is connected to the pixel electrode 15 formed on the substrate 6 via the contact hole 13 opened in the gate insulating layer 9, and the source electrode 14 is connected to the signal electrode line S. .
【0005】さらに、ゲート絶縁層9とソース電極14
とドレイン電極16などを覆って、これらの上にパシベ
ーション層28が設けられている。さらにまた、液晶表
示素子として、このパシベーション層28には配向膜1
7が形成され、この配向膜17の上方には、配向膜30
を備えた透明基板19が配置される。また、配向膜1
7,30の間に液晶20が封入され、画素電極15が液
晶20の分子に電界を印加すると、液晶分子の配向制御
ができるようになっている。Further, the gate insulating layer 9 and the source electrode 14
A passivation layer 28 is provided on these layers so as to cover the drain electrode 16 and the like. Furthermore, as a liquid crystal display element, the passivation layer 28 includes an alignment film 1
7 is formed, and an alignment film 30 is formed above the alignment film 17.
Is disposed. Also, the alignment film 1
When the liquid crystal 20 is sealed between the liquid crystal molecules 7 and 30, and the pixel electrode 15 applies an electric field to the molecules of the liquid crystal 20, the alignment of the liquid crystal molecules can be controlled.
【0006】また、図15のB−B’断面図を図17に
示す。図17に示すように、この部分においては、基板
6上に2つの画素に対するそれぞれの画素電極15,1
5''が形成され、それらの上にゲート絶縁層9が積層さ
れている。さらに、ゲート絶縁層9上であって、両画素
電極15,15''の間に位置に信号電極線Sが形成さ
れ、それらの上にさらに、パシベーション層28が積層
される。尚、配向膜17は省略した。また、基板6に対
向して、配向膜30が下面に形成された他方の基板19
が配置される。この基板19には、信号電極線Sの上
方、およびその側部であって、画素電極15,15の縁
部上方にかかるように、ブラックマスク22が形成され
ている。FIG. 17 is a sectional view taken along the line BB 'of FIG. As shown in FIG. 17, in this portion, each pixel electrode 15, 1 for two pixels is provided on the substrate 6.
5 ″ are formed, and a gate insulating layer 9 is laminated thereon. Further, a signal electrode line S is formed on the gate insulating layer 9 between the pixel electrodes 15 and 15 ″, and a passivation layer 28 is further laminated thereon. Note that the alignment film 17 is omitted. Further, the other substrate 19 having an alignment film 30 formed on the lower surface thereof is opposed to the substrate 6.
Is arranged. On the substrate 19, a black mask 22 is formed so as to cover the signal electrode lines S and the side portions thereof and the edge portions of the pixel electrodes 15, 15, respectively.
【0007】また、図15のC−C’断面図を図18に
示す。この部分では、基板6上に、走査電極線Gと、走
査電極線Gの両側方に形成される画素電極15,1
5'''が形成され、これらの上にゲート絶縁層9が形成
されている。また、ゲート絶縁層9上であって、走査電
極線Gの上方と、一方の画素電極15'''の端部上方に
は、容量部34が配置され、ゲート絶縁層9に形成され
たコンタクトホール32を介して容量部34は画素電極
15'''に接続している。これらの上にはパシベーショ
ン層28が積層されと共に、基板6に離間し、対向し
て、配向膜30の形成された基板19が配置されてい
る。走査電極線G、その側部上方および、画素電極1
5,15'''の縁部上方の位置の基板19には、ブラッ
クマスク22が形成される。FIG. 18 is a sectional view taken along the line CC 'of FIG. In this portion, the scanning electrode lines G and the pixel electrodes 15 and 1 formed on both sides of the scanning electrode lines G are formed on the substrate 6.
5 ″ ′ are formed, and a gate insulating layer 9 is formed thereon. Further, on the gate insulating layer 9, above the scanning electrode line G and above an end of one of the pixel electrodes 15 ′ ″, a capacitor portion 34 is disposed, and a contact formed on the gate insulating layer 9 is formed. The capacitance section 34 is connected to the pixel electrode 15 '''via the hole 32. On these, a passivation layer 28 is laminated, and a substrate 19 on which an alignment film 30 is formed is disposed so as to be separated from and opposed to the substrate 6. The scanning electrode line G, its upper side and the pixel electrode 1
A black mask 22 is formed on the substrate 19 at a position above the edge of 5, 15 ″ ″.
【0008】[0008]
【発明が解決しようとする課題】上記したようなアクテ
ィブマトリクス液晶表示素子においては、画素電極15
に電荷をかけて、画素電極15が発生させる電界により
液晶分子の配向性を制御し、表示を行う。この際、画素
電極15によって制御される液晶は、画素電極15上に
位置しているものだけである。すなわち、画素電極15
の設けられていない領域、例えば、薄膜トランジスタ、
走査電極線G、信号電極線S上に位置する液晶、さらに
は画素電極15と薄膜トランジスタの間、画素電極15
と走査電極線G及び信号電極線Sとの間の間隙上に位置
する液晶は、画素電極15による電界の制御を受けず、
正規な電界を受けて配向しない。In the active matrix liquid crystal display device as described above, the pixel electrode 15
, And the display is performed by controlling the orientation of the liquid crystal molecules by an electric field generated by the pixel electrode 15. At this time, the liquid crystal controlled by the pixel electrode 15 is only the liquid crystal located on the pixel electrode 15. That is, the pixel electrode 15
Regions where no is provided, for example, a thin film transistor,
The liquid crystal positioned on the scanning electrode lines G and the signal electrode lines S, and between the pixel electrode 15 and the thin film transistor, the pixel electrode 15
The liquid crystal located on the gap between the scanning electrode line G and the signal electrode line S is not controlled by the electric field by the pixel electrode 15,
It is not oriented by receiving a regular electric field.
【0009】つまり、これら画素電極15の上方領域か
ら外れた位置にある液晶分子は、画素電極15が発生さ
せる電界の影響外にあるので、配向性が制御されず、い
わば、乱れた配向状態にある。従って、それら画素電極
15の形成されていないところでは、所定の透過率にな
らず、液晶表示素子の基板の下方に付設されるバックラ
イトからの光などが、制御されることなく液晶表示素子
を通過する所謂光漏れが起き、コントラストが低下した
り、表示に支障が生じたりする問題がある。That is, since the liquid crystal molecules located at positions deviating from the region above the pixel electrode 15 are outside the influence of the electric field generated by the pixel electrode 15, the alignment is not controlled. is there. Therefore, where the pixel electrodes 15 are not formed, the transmittance does not reach a predetermined value, and light from a backlight provided below the substrate of the liquid crystal display element can be used without controlling the liquid crystal display element. There is a problem that so-called light leakage occurs, which lowers the contrast or hinders display.
【0010】この問題を解決すべく、単に画素電極を大
きくし、画素電極の周部に隙間が生じないようにするこ
とにより光漏れを防止する手段があるが、この手段であ
ると、寄生容量が増大し、フリッカ・クロストークを発
生させてしまう問題が生じてしまうものであった。In order to solve this problem, there is a means for preventing light leakage by simply increasing the size of the pixel electrode so as to prevent a gap from being formed around the pixel electrode. And flicker crosstalk occurs.
【0011】そこで、従来から、この配向性が乱れる部
分の光が表示に表われないようにするために、図15〜
18に示すように、対向基板19に、光を透過しないク
ロムなどからなるブラックマスク22を設けていた。ブ
ラックマスク22は基本的には、画素電極15の形成さ
れていない位置に設けられる。例えば、図16に示すよ
うに、薄膜トランジスタの上方および、薄膜トランジス
タと画素電極15の間の間隙の上方、図17に示すよう
に、信号電極線Sの上方および、信号電極線Sと画素電
極15の間の間隙の上方、図18に示すように、走査電
極線Gの上方および、走査電極線Gと画素電極15の間
の間隙の上方に形成される。Therefore, conventionally, in order to prevent the light in the portion where the orientation is disturbed from appearing on the display, FIGS.
As shown in FIG. 18, the opposite substrate 19 was provided with a black mask 22 made of chrome or the like which does not transmit light. The black mask 22 is basically provided at a position where the pixel electrode 15 is not formed. For example, as shown in FIG. 16, above the thin film transistor and above the gap between the thin film transistor and the pixel electrode 15, and as shown in FIG. 17 above the signal electrode line S and between the signal electrode line S and the pixel electrode 15. As shown in FIG. 18, the gap is formed above the gap between the scan electrode lines G and the gap between the scan electrode line G and the pixel electrode 15.
【0012】液晶表示素子を製造するには、上記したよ
うに、基板6に対向基板19を組合せることになるが、
この組合せには極めて高い精度が要求され、正確な位置
合わせは困難とされている。そこで、光漏れの発生の防
止をより完全なものとするために、ブラックマスク22
は、多少、画素電極15上にも被さるように、大きめに
形成しておく処置が採られる。しかしながら、このよう
にブラックマスク22を形成した構造であると、ブラッ
クマスク22の開口部分(即ち、ブラックマスクの形成
されていない部分)の面積は、画素電極15の面積より
も小さいことから、開口率が低下する欠点があり、液晶
画面の高精細化が困難になる問題がある。To manufacture a liquid crystal display element, as described above, the opposing substrate 19 is combined with the substrate 6,
This combination requires extremely high accuracy, and accurate alignment is considered difficult. Therefore, in order to more completely prevent the occurrence of light leakage, the black mask 22 is used.
In this case, a measure is taken to make it slightly larger so as to cover the pixel electrode 15 somewhat. However, with the structure in which the black mask 22 is formed as described above, the area of the opening of the black mask 22 (that is, the area where the black mask is not formed) is smaller than the area of the pixel electrode 15. However, there is a disadvantage that the rate is reduced, and it is difficult to increase the definition of the liquid crystal screen.
【0013】本発明は前記課題を解決するためになされ
たもので、ブラックマスクを用いることなく光の漏れを
防止するとともに、開口率の低下を防止した液晶表示素
子を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a liquid crystal display device that prevents light leakage without using a black mask and prevents a decrease in aperture ratio.
【0014】[0014]
【課題を解決するための手段】請求項1記載のアクティ
ブマトリクス液晶表示素子は、格子状に配設された複数
の走査電極線および信号電極線と、それら走査電極線と
信号電極線とで区画された部分に形成された透光性の画
素電極と、走査電極線および信号電極線と画素電極とを
接続した薄膜トランジスタとが形成された第1の基板
と、前記画素電極に対向させて対向電極が形成され、前
記第1の基板と離間して配置される第2の基板と、前記
第1の基板と前記第2の基板の間に介在する液晶とを具
備し、前記薄膜トランジスタに隣接する他の薄膜トラン
ジスタに接続された隣接走査電極線から前記信号電極線
に沿って該信号電極線と該信号電極線と並設された画素
電極との間の間隙を塞ぐよう同一基板上の一走査電極線
まで延び、かつ先端が該一走査電極線およびこれと接続
する薄膜トランジスタに接触しないで該薄膜トランジス
タを囲む遮光導電体を、前記隣接走査電極線と一体的に
形成したことを特徴とするものである。According to a first aspect of the present invention, there is provided an active matrix liquid crystal display device comprising a plurality of scanning electrode lines and signal electrode lines arranged in a grid, and the scanning electrode lines and the signal electrode lines. A first substrate on which a light-transmitting pixel electrode formed in the portion formed, a thin film transistor connecting the scanning electrode line and the signal electrode line to the pixel electrode, and a counter electrode facing the pixel electrode There are formed, immediately and a liquid crystal interposed between said and first second substrate disposed apart from the substrate, the first substrate and the second substrate
A thin film transistor adjacent to the thin film transistor.
From the adjacent scanning electrode line connected to the
Along the signal electrode line and the pixel arranged in parallel with the signal electrode line
One scanning electrode line on the same substrate to close the gap between the electrodes
And the tip is connected to the one scanning electrode line
Without contacting the thin film transistor
Light-shielding conductor surrounding the adjacent scanning electrode line
It is characterized by having been formed .
【0015】請求項2記載のアクティブマトリクス液晶
表示素子は、請求項1記載のアクティブマトリクス液晶
表示素子において、前記一走査電極線、前記薄膜トラン
ジスタおよび前記遮光導電体を覆う絶縁層に形成したコ
ンタクトホールを通して前記一走査電極線から前記薄膜
トランジスタおよび前記遮光導電体上に延び、かつこれ
ら薄膜トランジスタと遮光導電体との間隙を少なくとも
覆う遮光電極層を形成 したことを特徴とするものであ
る。An active matrix liquid crystal display device according to a second aspect is the active matrix liquid crystal device according to the first aspect.
In the display element, the one scanning electrode line and the thin film transistor
A capacitor formed on an insulating layer covering the resistor and the light-shielding conductor.
The thin film from the one scanning electrode line through a contact hole
Extending over a transistor and the light-shielding conductor, and
At least the gap between the thin film transistor and the light-shielding conductor
It is characterized in that the formation of the light shielding electrode layer covering.
【0016】請求項3記載のアクティブマトリクス液晶
表示素子は、請求項1記載のアクティブマトリクス液晶
表示素子において、前記一走査電極線、前記薄膜トラン
ジスタおよび前記遮光導電体を覆う絶縁層に形成したコ
ンタクトホールを通して前記遮光導電体から前記薄膜ト
ランジスタを覆って前記一走査電極線まで延び、かつこ
れら遮光導電体、薄膜トランジスタおよび一走査電極線
の間隙を少なくとも覆う遮光電極層を形成したことを特
徴とするものである。An active matrix liquid crystal display device according to a third aspect is the active matrix liquid crystal device according to the first aspect.
In the display element, the one scanning electrode line and the thin film transistor
A capacitor formed on an insulating layer covering the resistor and the light-shielding conductor.
Through the contact hole from the light-shielding conductor to the thin-film conductor
Extending over the transistor to the one scanning electrode line;
These light-shielding conductors, thin film transistors and one scanning electrode line
Characterized in that a light-shielding electrode layer covering at least the gap is formed .
【0017】請求項4に記載のアクティブマトリクス液
晶表示素子は、請求項2または3に記載のアクティブマ
トリクス液晶表示素子において、前記遮光電極層が前記
薄膜トランジスタと前記画素電極の間の間隙を塞いでい
ることを特徴とするものである。 The active matrix liquid according to claim 4
The active matrix display device according to claim 2 or 3,
In the Trix liquid crystal display element, the light-shielding electrode layer is
Do not close the gap between the thin film transistor and the pixel electrode
It is characterized by that.
【0018】請求項5記載のアクティブマトリクス液晶
表示素子は、請求項1記載のアクティブマトリクス液晶
表示素子において、前記走査電極線と協働して容量形成
する遮光性の蓄積容量用電極を、前記走査電極線と前記
画素電極との間の間隙を塞ぐよう設けたことを特徴とす
るものである。 An active matrix liquid crystal according to claim 5.
The display element is an active matrix liquid crystal according to claim 1.
In the display element, a capacitance is formed in cooperation with the scanning electrode line.
A light-shielding storage capacitor electrode,
It is characterized in that it is provided to close the gap between the pixel electrode
Things.
【0019】[0019]
【作用】請求項1記載の発明であると、隣接走査電極線
から信号電極線に沿って信号電極線と画素電極との間の
間隙を塞ぐよう同一基板上の一走査電極線まで延び、か
つ先端が一走査電極線およびこれと接続する薄膜トラン
ジスタに接触せずに薄膜トランジスタを囲む遮光導電体
を形成したので、信号電極線と画素電極との間の間隙上
の領域または薄膜トランジスタを囲む領域に位置する液
晶は、画素電極の制御を受けて配向しないけれども、そ
の領域を透過しようとするバックライトからの光は遮光
性の遮光導電体により遮られ、液晶表示素子を透過する
ことがなく、ブラックマスクを第2の基板に形成せずと
も、この薄膜トランジスタの周部の間隙の箇所における
光漏れが防止され、コントラストが改善される。According to the first aspect of the present invention, an adjacent scanning electrode line is provided.
Between the signal electrode line and the pixel electrode along the signal electrode line from
Extending to one scanning electrode line on the same substrate to close the gap,
One scanning electrode line and the thin film transformer connected to it
A light-shielding conductor that surrounds a thin-film transistor without contacting the resistor
Formed on the gap between the signal electrode line and the pixel electrode.
Although the liquid crystal located in the region surrounding the thin film transistor or the region surrounding the thin film transistor is not aligned under the control of the pixel electrode, the light from the backlight that tries to pass through the region is blocked by the light-blocking light-shielding conductor, and the liquid crystal display element Light is not transmitted, and even if the black mask is not formed on the second substrate, light leakage is prevented at the gap between the peripheral portions of the thin film transistor, and the contrast is improved.
【0020】請求項2記載の発明であると、薄膜トラン
ジスタと遮光導電体との間隙を少なくとも覆うように一
走査電極線からコンタクトホールを通して延びる遮光電
極層が形成されていることにより、その遮光電極層と、
第2の基板に形成されている対向電極の間には電圧が印
加されている状態となる。したがって、遮光電極層上の
液晶は配向し、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、液晶表示素子のこの領域を光
が透過することはなくなる。すなわち、画素電極上以外
の領域ではあるが、薄膜トランジスタ部分を透過しよう
とするバックライトからの光は、遮光電極層により電圧
の印加された液晶により液晶表示素子を透過することは
なく、ブラックマスクを第2の基板に形成せずとも、こ
の薄膜トランジスタの箇所での光漏れが防止され、コン
トラストが改善される。According to the second aspect of the present invention, there is provided a thin film transformer.
Be sure to cover at least the gap between the
A light-shielding electrode extending from the scanning electrode line through the contact hole
By forming the pole layer , the light-shielding electrode layer,
A voltage is applied between the opposing electrodes formed on the second substrate. Therefore, the liquid crystal on the light-shielding electrode layer is oriented, and the liquid crystal display in a portion where a voltage is applied is displayed.
In a normally white liquid crystal display device that becomes a dark area
Means that the liquid crystal on the light-shielding electrode layer
It will be oriented, the light of this region of the liquid crystal display element is never transmitted. That is, the light from the backlight, which is to be transmitted through the thin film transistor portion except for the region above the pixel electrode, is not transmitted through the liquid crystal display element by the liquid crystal to which the voltage is applied by the light-shielding electrode layer, and the black mask is used. Even if the thin film transistor is not formed on the second substrate, light leakage at the place of the thin film transistor is prevented, and the contrast is improved.
【0021】請求項3記載の発明によれば、遮光導電
体、薄膜トランジスタおよび一走査電極線の間隙を少な
くとも覆うように遮光導電体からコンタクトホールを通
して延びる遮光電極層が形成されていることにより、遮
光導電体、薄膜トランジスタおよび一走査電極線の間隙
の領域において請求項2記載の発明が奏する作用効果と
同様の効果を奏することができる。 さらに、請求項2ま
たは3に記載の遮光電極層は、下部に形成されている薄
膜トランジスタに対し、ゲート電極としても機能する
が、特に請求項3記載の発明における遮光電極層は遮光
導電体を介して隣接する他の薄膜トランジスタの接続し
た隣接走査電極線に接続されていることにより、隣接す
る画素の同時駆動がなされ、フローティングが生じない
ことになる。よって、寄生容量Cgpが低減される。尚、
隣接する画素には、他の画素の信号が一時的に書き込ま
れることになるが、次のタイミングで隣接した画素の信
号が書き込まれるため、不具合は生じないことになる。 According to the third aspect of the present invention , the light-shielding conductive material is provided.
Gap between the body, thin film transistor and one scanning electrode line
Pass through the contact hole from the light-shielding conductor
By shielding electrode layer is formed to extend, shielding
Gap between photoconductor, thin film transistor and one scanning electrode line
In areas as the operation and effect achieved by the invention of claim 2, wherein
Similar effects can be obtained. Further, claim 2
Or the light-shielding electrode layer described in 3 also functions as a gate electrode for the thin film transistor formed below.
However, the light-shielding electrode layer according to the third aspect of the invention is light-shielding.
By being connected to the adjacent scanning electrode line to which another adjacent thin film transistor is connected via a conductor , adjacent pixels are simultaneously driven, and no floating occurs. Therefore, the parasitic capacitance Cgp is reduced. still,
A signal of another pixel is temporarily written to an adjacent pixel, but since a signal of an adjacent pixel is written at the next timing, no problem occurs.
【0022】請求項4記載の発明によれば、遮光電極層
が薄膜トランジスタと画素電極の間の間隙を塞いでいる
ことにより、この領域においても請求項2または3に記
載の発明が奏する作用効果と同様の効果を奏することが
できる。 According to the fourth aspect of the present invention , the light-shielding electrode layer
Closes the gap between the thin film transistor and the pixel electrode
Therefore, even in this area, it is described in claim 2 or 3.
The same effects as those of the invention described above can be achieved.
it can.
【0023】尚、請求項2ないし4記載の遮光電極層の
周部においては、電界の屈曲が存在し、ディスクリネー
ションが発生するおそれがあるが、その領域には、遮光
導電体、信号電極線または走査電極線のいずれかが形成
されて、バックライトからの光が透過することがないの
で、液晶表示に不具合が生じることはない。In the peripheral portion of the light-shielding electrode layer according to the second to fourth aspects, there is a possibility that the electric field may be bent and disclination may occur. Since either the lines or the scanning electrode lines are formed and the light from the backlight does not pass through, there is no problem in the liquid crystal display.
【0024】請求項5記載の発明によれば、走査電極線
と画素電極の間の間隙を覆うように遮光性の蓄積容量用
電極が設けられていることから、走査電極線と画素電極
の間の間隙上に位置する、画素電極による制御を受けな
い液晶を透過しようとする光は、蓄積容量用電極により
遮られ、この領域を光が透過することがない。したがっ
て、寄生容量が増加することなく、この走査電極線と画
素電極の間での光漏れが防止され、コントラストが改善
される。 According to the fifth aspect of the present invention , the scanning electrode line
For light-shielding storage capacitor so as to cover the gap between
Since the electrodes are provided, light that is located on the gap between the scanning electrode line and the pixel electrode and that tries to pass through the liquid crystal that is not controlled by the pixel electrode is blocked by the storage capacitor electrode. No light is transmitted. Therefore, light leakage between the scanning electrode line and the pixel electrode is prevented without increasing the parasitic capacitance, and the contrast is improved.
【0025】この構成の場合、画素電極の周部において
ディスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極が形成されているので、バッ
クライトからの光が透過することがないので、液晶表示
に不具合は生じない。In the case of this configuration, there is a possibility that disclination may occur in the peripheral portion of the pixel electrode. However, since the storage capacitor electrode is formed below the region, light from the backlight may not be transmitted. Since there is no liquid crystal display, no problem occurs in the liquid crystal display.
【0026】また、この構成であると、Cppによる突抜
け電圧は、次式で示され(ここで、Vsigは液晶印加
電圧である)、Vg>>Vsigであることから、走査電極線
と画素電極とが直接オーバーラップしているときの式
のものよりもはるかに小さくなる。With this configuration, the punch-through voltage due to Cpp is expressed by the following equation (where Vsig is the liquid crystal applied voltage) and Vg >> Vsig. It is much smaller than the formula when the electrodes overlap directly.
【0027】[0027]
【数1】 (Equation 1)
【0028】[0028]
【数2】 (Equation 2)
【0029】[0029]
【実施例】以下に本発明の実施例を図面を参照して説明
するが、本発明がこれらの実施例に限定されないことは
勿論のことである。尚、下記に示す各実施例の特徴部分
以外については、上記従来例で示したアクティブマトリ
クス液晶表示素子と同様の構成を有するものとする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, but it goes without saying that the present invention is not limited to these embodiments. Except for the features of each embodiment described below, the active matrix liquid crystal display device has the same configuration as that of the active matrix liquid crystal display element shown in the conventional example.
【0030】〔実施例1〕 図1〜6を用いて実施例1のアクティブマトリクス液晶
表示素子を説明する。液晶表示素子は、第1の基板と、
これに対向して離間して配置される第2の基板と、これ
ら第1の基板と第2の基板の間に介在する液晶とから概
略構成される。第2の基板ならびに液晶等の構成は、通
常一般に用いられる構成が使用され、本発明は以下に説
明するように、第1の基板に特徴がある。第1の基板に
は、ガラスなどの透明な基板上に、図6に示すように複
数の走査電極線Gと信号電極線Sとが格子状に配線され
る。これら走査電極線Gや信号電極線Sは、例えば、T
a、Mo、Al、Crなどの遮光性の導電性金属材料か
らなる。Example 1 An active matrix liquid crystal display device of Example 1 will be described with reference to FIGS. A liquid crystal display element comprising: a first substrate;
It is roughly composed of a second substrate opposed to and separated from the substrate, and a liquid crystal interposed between the first substrate and the second substrate. The configuration of the second substrate, the liquid crystal, and the like generally employs a commonly used configuration, and the present invention is characterized by the first substrate, as described below. On the first substrate, a plurality of scanning electrode lines G and signal electrode lines S are wired in a grid pattern on a transparent substrate such as glass as shown in FIG. These scanning electrode lines G and signal electrode lines S are, for example, T
It is made of a light-shielding conductive metal material such as a, Mo, Al, and Cr.
【0031】そして、図1に示すように、走査電極線G
と信号電極線Sとで区画される各部分には画素電極15
が形成される。画素電極15は透光性のもので、例え
ば、ITOなどが使用される。図1には示していない
が、画素電極上には配向膜が形成され、また、この第1
の基板に対向して配置される第2の基板には、画素電極
15に対向した対向電極が形成される。走査電極線G及
び信号電極線Sと、画素電極15とは薄膜トランジスタ
36で接続される。Then, as shown in FIG.
The pixel electrode 15 is provided at each portion defined by the
Is formed. The pixel electrode 15 is translucent, and for example, ITO is used. Although not shown in FIG. 1, an alignment film is formed on the pixel electrode.
A counter electrode facing the pixel electrode 15 is formed on the second substrate disposed opposite the substrate. The scanning electrode line G and the signal electrode line S are connected to the pixel electrode 15 by a thin film transistor 36.
【0032】図2及び図3を用いて本実施例の薄膜トラ
ンジスタ36及びその周辺部を説明する。この薄膜トラ
ンジスタ36では、走査電極線Gと接続しているゲート
電極12が基板6上に形成され、そのゲート電極12を
覆ってSiO2やSi窒化膜などからなるゲート絶縁層
9が積層される。このゲート絶縁層9上であってゲート
電極12上には、アモルファスシリコン(a−Si)か
らなる半導体層24が設けられ、さらにその半導体層2
4上にアルミニウム等の導体からなるソース電極14と
ドレイン電極16とが形成されている。さらに、これら
を被覆するように、SiO2やSi窒化膜などからなる
絶縁層であるパシベーション層28が積層されている。
本実施例においては、画素電極15はこのパシベーショ
ン層28上に形成されている。パシベーション層28に
はコンタクトホール38が形成されており、ドレイン電
極16と画素電極15とはこのコンタクトホール38を
通じて接続されている。The thin film transistor 36 of this embodiment and its peripheral portion will be described with reference to FIGS. In the thin film transistor 36, the gate electrode 12 connected to the scanning electrode line G is formed on the substrate 6, and the gate insulating layer 9 made of SiO2, Si nitride film or the like is laminated so as to cover the gate electrode 12. On the gate insulating layer 9 and on the gate electrode 12, a semiconductor layer 24 made of amorphous silicon (a-Si) is provided.
4, a source electrode 14 and a drain electrode 16 made of a conductor such as aluminum are formed. Further, a passivation layer 28, which is an insulating layer made of a SiO2 or Si nitride film, is laminated so as to cover them.
In this embodiment, the pixel electrode 15 is formed on the passivation layer 28. A contact hole 38 is formed in the passivation layer 28, and the drain electrode 16 and the pixel electrode 15 are connected through the contact hole 38.
【0033】さらに本実施例の液晶表示素子において
は、図1に示すように、他の区画部分に形成された画素
電極15’に接続している薄膜トランジスタが接続して
いる走査電極線G(i-1)から、遮光導電体40が薄膜ト
ランジスタ36のゲート電極12の周部に向かって延出
している。この遮光導電体40は、走査電極線Gと同材
料でなり、また走査電極線Gと同時に基板6上に形成さ
れる。隣接した区画部分の薄膜トランジスタ近傍の走査
電極線G(i-1)から延出した遮光導電体40は、信号電
極線Sに沿って薄膜トランジスタ36に向かい、その端
部において、二股に分れ、一方はそのまま直進した第1
端部42、他方は薄膜トランジスタ36を回り込んでド
レイン電極16の下方に通る第2端部44となる。Further, in the liquid crystal display element of this embodiment, as shown in FIG. 1, the scanning electrode lines G (i ) connected to the thin film transistors connected to the pixel electrodes 15 'formed in the other sections. From -1) , the light-shielding conductor 40 extends toward the periphery of the gate electrode 12 of the thin film transistor 36. The light-shielding conductor 40 is made of the same material as the scanning electrode lines G, and is formed on the substrate 6 simultaneously with the scanning electrode lines G. The light-shielding conductor 40 extending from the scanning electrode line G (i-1) near the thin film transistor in the adjacent partition portion faces the thin film transistor 36 along the signal electrode line S, and is divided into two at an end thereof. Is the first that went straight
The end 42 and the other end become a second end 44 that goes around the thin film transistor 36 and passes below the drain electrode 16.
【0034】さらに、本実施例の液晶表示素子において
は、薄膜トランジスタ36の上部に遮光電極層46が形
成されている。この遮光電極層46は、画素電極15と
同様に、透明導電性材料で構成され、例えばITOなど
が使用され得る。走査電極線G上であって、ゲート絶縁
層9とパシベーション層28にはこれらを貫通するコン
タクトホール48が形成されており、このコンタクトホ
ール48を通じて走査電極線Gと遮光電極層46は接続
し、走査電極線Gと遮光電極層46は同電位とされてい
る。Further, in the liquid crystal display device of this embodiment, a light-shielding electrode layer 46 is formed on the thin film transistor 36. The light-shielding electrode layer 46 is made of a transparent conductive material, like the pixel electrode 15, and may be, for example, ITO. On the scanning electrode line G, a contact hole 48 penetrating therethrough is formed in the gate insulating layer 9 and the passivation layer 28, and the scanning electrode line G and the light shielding electrode layer 46 are connected through the contact hole 48. The scanning electrode line G and the light-shielding electrode layer 46 have the same potential.
【0035】この遮光電極層46と画素電極15とは共
にパシベーション層28上に形成されるが、これら遮光
電極層46と画素電極15とは接触しないように形成す
る。したがって、遮光電極層46と画素電極15の間に
は少なからず間隙50が生じるが、この間隙50と、こ
の間隙50の近傍の画素電極15の端部と、その間隙5
0の近傍の遮光電極層46の端部とに、ゲート絶縁層9
やパシベーション層28等を介して重なるように、第2
端部44が形成される。換言すれば、図2に明示されて
いるように、遮光電極層46は、薄膜トランジスタ36
の周辺部において、ゲート電極12と、ゲート電極の周
部の一部を取り囲む遮光導電体40の第2端部44と信
号電極線Sと、絶縁層等を介して重なるように形成され
る。Although the light-shielding electrode layer 46 and the pixel electrode 15 are both formed on the passivation layer 28, the light-shielding electrode layer 46 and the pixel electrode 15 are formed so as not to contact with each other. Therefore, a gap 50 is formed between the light-shielding electrode layer 46 and the pixel electrode 15. The gap 50, the end of the pixel electrode 15 near the gap 50, and the gap 5 are formed.
0 and the end of the light-shielding electrode layer 46 near the gate insulating layer 9.
And the second layer so as to overlap with the
An end 44 is formed. In other words, as clearly shown in FIG.
Is formed so as to overlap the gate electrode 12, the second end portion 44 of the light-shielding conductor 40 surrounding a part of the periphery of the gate electrode, and the signal electrode line S via an insulating layer or the like.
【0036】上記構成によれば、図3からわかるよう
に、隣接する画素電極15''と画素電極15の間には、
第1端部42、遮光電極層46、第2端部44のいずれ
かが介在するようになっている。According to the above configuration, as can be seen from FIG. 3, between the adjacent pixel electrode 15 ″ and the pixel electrode 15,
One of the first end 42, the light-shielding electrode layer 46, and the second end 44 is interposed.
【0037】図1,4を参照して信号電極線Sの周辺に
ついて説明する。図4に示すように、基板上の最下部に
走査電極線G(i-1)から延出した遮光導電体40が形成
され、これを被覆してゲート絶縁層9が積層されてい
る。そして、その上に信号電極線Sが形成され、これを
被覆するようにパシベーション層28が積層されてい
る。このパシベーション層28上には、信号電極線Sで
区分けされた画素電極15と隣接した画素電極15''と
が形成される。ここで、遮光導電体40の幅は信号電極
線Sの幅よりも広く、信号電極線Sと画素電極15,1
5''の間の間隙bと遮光導電体40は、ゲート絶縁層9
やパシベーション層28を介して重なり、さらに、遮光
導電体40は画素電極15,15''の端部とも重なって
いる。従って、上記構成によれば、信号電極線Sの周辺
での画素電極15とこれに隣接する画素電極15''の間
の下方には、遮光導電体40が形成されていることにな
る。The periphery of the signal electrode line S will be described with reference to FIGS. As shown in FIG. 4, a light-shielding conductor 40 extending from the scanning electrode line G (i-1) is formed at the lowermost portion on the substrate, and the gate insulating layer 9 is laminated so as to cover the light-shielding conductor 40. Then, a signal electrode line S is formed thereon, and a passivation layer 28 is laminated so as to cover the signal electrode line S. On the passivation layer 28, the pixel electrode 15 separated by the signal electrode line S and the adjacent pixel electrode 15 ″ are formed. Here, the width of the light-shielding conductor 40 is wider than the width of the signal electrode line S, and the signal electrode line S and the pixel electrodes 15, 1
The gap b between 5 ″ and the light-shielding conductor 40 is
And the light-shielding conductor 40 also overlaps with the ends of the pixel electrodes 15 and 15 ″. Therefore, according to the above configuration, the light-shielding conductor 40 is formed below the pixel electrode 15 around the signal electrode line S and the pixel electrode 15 ″ adjacent thereto.
【0038】さらに、信号電極線Sと画素電極15,1
5''の間の間隙bが遮光導電体40と絶縁層を介して重
なるのであれば、図20に示すように、2本に分割され
た遮光導電体40’であってもかまわない。すなわち、
図20に示すものであると、遮光導電体40’は分割さ
れており、信号電極線Sの央部下方には遮光導電体40
が形成されていない箇所があるが、この構成のものであ
っても、画素電極15と隣接する画素電極15''の間に
は、一方の遮光導電体40’、遮光性の信号電極線S、
他方の遮光導電体40’のいずれかが介在するようにな
っている。Further, the signal electrode line S and the pixel electrodes 15, 1
If the gap b between 5 ″ overlaps the light-shielding conductor 40 via an insulating layer, the light-shielding conductor 40 ′ may be divided into two as shown in FIG. That is,
In the structure shown in FIG. 20, the light-shielding conductor 40 'is divided, and the light-shielding conductor 40'
However, even with this configuration, one light-shielding conductor 40 ′ and a light-shielding signal electrode line S are provided between the pixel electrode 15 and the adjacent pixel electrode 15 ″. ,
One of the other light-shielding conductors 40 'is interposed.
【0039】走査電極線Gの周辺部について図1,5を
参照して説明する。本実施例のアクティブマトリクス液
晶表示素子においては、走査電極線Gの上方に、アルミ
ニウムなどの遮光性の金属からなる蓄積容量用電極52
が形成されている。この蓄積容量用電極52は走査電極
線Gに沿って、かつ図5に示すように、走査電極線Gを
被覆したゲート絶縁層9上に形成される。この蓄積容量
用電極52はパシベーション層28で被覆され、そのパ
シベーション層28上には、画素電極15および隣接す
る画素電極15'''が形成される。蓄積容量用電極52
の幅は走査電極線Gの幅よりも広く、蓄積容量用電極5
2の少なくとも一部分は画素電極15,15'''の周部
とパシベーション層28を介して重なっている。さら
に、パシベーション層28に形成されたコンタクトホー
ル54を通じて、隣接した画素電極15'''と蓄積容量
用電極52は接続され、同電位とされている。この構成
によれば、走査電極線Gの周辺においては、画素電極1
5と、隣接した画素電極15'''との間には、蓄積容量
用電極52が介在するようになっている。The peripheral portion of the scanning electrode line G will be described with reference to FIGS. In the active matrix liquid crystal display element of this embodiment, the storage capacitor electrode 52 made of a light-shielding metal such as aluminum is provided above the scanning electrode line G.
Are formed. The storage capacitor electrode 52 is formed along the scanning electrode line G and on the gate insulating layer 9 covering the scanning electrode line G as shown in FIG. The storage capacitor electrode 52 is covered with the passivation layer 28, and the pixel electrode 15 and the adjacent pixel electrode 15 ′ ″ are formed on the passivation layer 28. Storage capacitance electrode 52
Is wider than the width of the scanning electrode line G, and
At least a part of 2 overlaps with the peripheral portions of the pixel electrodes 15 and 15 ′ ″ via the passivation layer 28. Further, the adjacent pixel electrode 15 ″ ′ and the storage capacitor electrode 52 are connected to each other through the contact hole 54 formed in the passivation layer 28, and are set to the same potential. According to this configuration, in the vicinity of the scanning electrode line G, the pixel electrode 1
The storage capacitor electrode 52 is interposed between the pixel electrode 5 and the adjacent pixel electrode 15 '''.
【0040】上記構成のアクティブマトリクス液晶表示
素子の等価回路図は図6に示すようなものとなる。薄膜
トランジスタ36のゲート電極12は走査電極線Gに、
ソース電極14は信号電極線Sに接続し、ドレイン電極
16と接続した画素電極は、液晶との間に容量CLCが形
成される。さらに、ドレイン電極16と隣接する他の区
画に係る走査電極線G(i-1)との間に容量Csが形成され
るとともに、隣接するさらに他の薄膜トランジスタとの
間に寄生容量Cppが形成される。複数の走査電極線Gと
信号電極線Sとで区画された部分に形成された各薄膜ト
ランジスタにおいて、同様の等価回路が構成される。FIG. 6 shows an equivalent circuit diagram of the active matrix liquid crystal display device having the above configuration. The gate electrode 12 of the thin film transistor 36 is connected to the scanning electrode line G,
The source electrode 14 is connected to the signal electrode line S, and the pixel electrode connected to the drain electrode 16 has a capacitance CLC formed between the pixel electrode and the liquid crystal. Further, a capacitance Cs is formed between the drain electrode 16 and the scanning electrode line G (i-1) of another adjacent section, and a parasitic capacitance Cpp is formed between the drain electrode 16 and another adjacent thin film transistor. You. A similar equivalent circuit is formed in each of the thin film transistors formed in a portion defined by the plurality of scanning electrode lines G and the signal electrode lines S.
【0041】上記構成のアクティブマトリクス液晶表示
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Gに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線S
に駆動回路を印加し、画素電極15を駆動することによ
り、その画素電極15上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第1の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。When the active matrix liquid crystal display device having the above configuration is used, a scan signal is applied to the scan electrode line G from the scan circuit and a signal supply line is applied to the signal electrode line S, similarly to the conventional active matrix liquid crystal display device.
By applying a driving circuit to the pixel electrode 15 to drive the pixel electrode 15, the orientation of the liquid crystal molecules located on the pixel electrode 15 is controlled, and thus the light transmittance is controlled. A backlight is provided below the first substrate of the liquid crystal display element, and various displays are performed by passing light emitted from the backlight through a controlled liquid crystal.
【0042】従来の液晶表示素子においては、画素電極
と薄膜トランジスタの間、画素電極と信号電極線の間、
または画素電極と走査電極線Gの間には間隙が存在し、
この間隙上の液晶は画素電極の制御を受けることなく無
秩序に配向するので、バックライトからの透過すべきで
ない光が液晶表示素子を透過することがあった。しかし
ながら、本実施例の液晶表示素子であると、これら各部
での間隙を透過する光は遮られ、無秩序な液晶を光が透
過することがない。In a conventional liquid crystal display device, a portion between a pixel electrode and a thin film transistor, a portion between a pixel electrode and a signal electrode line,
Alternatively, a gap exists between the pixel electrode and the scanning electrode line G,
Since the liquid crystal in the gap is randomly oriented without being controlled by the pixel electrode, light that should not be transmitted from the backlight sometimes passes through the liquid crystal display element. However, in the case of the liquid crystal display device of this embodiment, light passing through the gaps in these portions is blocked, and light does not pass through disordered liquid crystals.
【0043】即ち、画素電極15と薄膜トランジスタ3
6の間隙においては、遮光導電体40及びその第2端部
44が配置されており、この遮光導電体40及びその第
2端部44により光は遮られ、無秩序な液晶部分を光が
透過することがない。That is, the pixel electrode 15 and the thin film transistor 3
In the gap 6, the light-shielding conductor 40 and the second end 44 thereof are arranged, and the light is shielded by the light-shielding conductor 40 and the second end 44, and the light is transmitted through the disordered liquid crystal portion. Nothing.
【0044】また、薄膜トランジスタ36の上には、上
記したように、走査電極線Gと接続した遮光電極層46
が形成されている。したがって、遮光電極層46は走査
電極線Gと同電位になっており、この遮光電極層46
と、第2の基板に形成されている遮光電極層46と対向
する電極との間には電圧が印加されている状態となって
いる。よって、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層46上の液晶は、光が透過しない方
向に配向していることになり、遮光電極層46の形成さ
れている位置においては遮光がなされる。即ち、遮光電
極層46そのものは、本実施例においてはITOで構成
されていることから透明であり、光を透過するものであ
るが、遮光電極層46は走査電極線Gと同電位であるこ
とから、液晶が制御されて、液晶表示素子として遮光性
が機能するようになっている。On the thin film transistor 36, as described above, the light shielding electrode layer 46 connected to the scanning electrode line G is provided.
Are formed. Therefore, the light-shielding electrode layer 46 has the same potential as the scanning electrode line G.
And a voltage is applied between the light-shielding electrode layer 46 formed on the second substrate and the opposing electrode. Therefore, in a normally white liquid crystal display element in which a liquid crystal display in a portion where a voltage is applied is a dark portion, the liquid crystal on the light shielding electrode layer 46 is oriented in a direction in which light does not pass, Light is shielded at the position where the light-shielding electrode layer 46 is formed. That is, the light-shielding electrode layer 46 itself is transparent and transmits light because it is made of ITO in this embodiment, but the light-shielding electrode layer 46 has the same potential as the scanning electrode line G. Therefore, the liquid crystal is controlled so that the light-shielding property functions as a liquid crystal display element.
【0045】また、この遮光電極層46は、画素電極1
5と同じ材料、例えばITO(インジウム錫酸化膜)を
使用できるので、画素電極15と同時に形成することが
できるので、特別な新規工程を付加することなく遮光電
極層46を形成することができ、製造工程が複雑化する
ことなく、製造工程にかかるコスト増加はほとんどな
い。The light-shielding electrode layer 46 is formed on the pixel electrode 1.
Since the same material as that of 5, for example, ITO (indium tin oxide film) can be used, it can be formed simultaneously with the pixel electrode 15, so that the light-shielding electrode layer 46 can be formed without adding a special new process. There is almost no increase in the cost of the manufacturing process without complicating the manufacturing process.
【0046】また、遮光電極層46の周部においては、
電界の屈曲が存在し、ディスクリネーションが発生する
おそれがあるが、その領域には、走査電極線G、遮光導
電体40または信号電極線Sのいずれかが形成されてお
り、液晶表示に不具合が生じることはない。In the periphery of the light-shielding electrode layer 46,
There is a possibility that the electric field may be bent and disclination may occur, but any of the scanning electrode lines G, the light-shielding conductors 40, and the signal electrode lines S is formed in the area, and the liquid crystal display has a problem. Does not occur.
【0047】また、信号電極線Sと画素電極15の間に
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体40が重なりあっているので、信
号電極線Sと画素電極線15の間の間隙を光が透過する
ことはない。したがって、この構成によれば、寄生容量
が増加することなく、遮光がなされる。Although a gap is formed between the signal electrode line S and the pixel electrode 15, the liquid crystal display device of this embodiment has
Since the gap and the light-shielding conductor 40 overlap, light does not pass through the gap between the signal electrode line S and the pixel electrode line 15. Therefore, according to this configuration, light is shielded without increasing the parasitic capacitance.
【0048】この際、画素電極15の端部においてディ
スクリネーション発生のおそれがあるが、その領域は、
下方に遮光導電体40が形成されているので、液晶表示
に不具合は生じない。At this time, disclination may occur at the end of the pixel electrode 15.
Since the light-shielding conductor 40 is formed below, no trouble occurs in the liquid crystal display.
【0049】また、走査電極線Gと画素電極15,1
5'''の間にも間隙が生じるが、本実施例の液晶表示素
子であると、その間隙と、遮光性の蓄積容量用電極52
が重なっているので、走査電極線Gと画素電極15の間
を光が透過することはない。Further, the scanning electrode line G and the pixel electrodes 15, 1
Although a gap is also formed between 5 ″ ″, in the case of the liquid crystal display element of this embodiment, the gap and the light-shielding storage capacitor electrode 52
Do not transmit light between the scanning electrode line G and the pixel electrode 15.
【0050】また、本実施例の構成であると、走査電極
線Gと画素電極15の寄生容量Cgpは、蓄積容量用電極
52と画素電極15の寄生容量CppとCspの直列容量と
なり、走査電極線Gと画素電極15とを直接オーバーラ
ップさせた際の寄生容量Cppよりも小さくなる。In the configuration of this embodiment, the scanning electrode line G and the parasitic capacitance Cgp of the pixel electrode 15 become a series capacitance of the storage capacitance electrode 52 and the parasitic capacitances Cpp and Csp of the pixel electrode 15, and the scanning electrode The parasitic capacitance becomes smaller than the parasitic capacitance Cpp when the line G and the pixel electrode 15 are directly overlapped.
【0051】さらにまた、画素電極15の周囲には、デ
ィスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極52が形成されているので、
液晶表示に不具合は生じない。Furthermore, there is a possibility that disclination may occur around the pixel electrode 15, but since the storage capacitor electrode 52 is formed below that region,
No defect occurs in the liquid crystal display.
【0052】よって、本実施例の液晶表示素子である
と、画素電極15の形成されていない領域においては、
いずれも遮光性の、走査電極線G、信号電極線S、ゲー
ト電極12、ソース電極14、ドレイン電極16、遮光
導電体40、蓄積容量用電極52のいずれかが介在する
か、または遮光電極層46上の液晶による遮光性が付与
されていることになるので、制御されていない液晶の領
域を光が透過することがない。したがって、本実施例の
液晶表示素子であると、第2の基板にブラックマスクを
設けることなく、所謂、光漏れを防止することができ
る。したがって、開口率の低下を伴うことなく、コント
ラストの低下と表示の不具合の発生を抑えることができ
る。Therefore, in the liquid crystal display device of this embodiment, in the region where the pixel electrode 15 is not formed,
All of them are light-shielding, and any one of the scanning electrode line G, the signal electrode line S, the gate electrode 12, the source electrode 14, the drain electrode 16, the light-shielding conductor 40, the storage capacitor electrode 52 is interposed, or the light-shielding electrode layer Since the light-shielding property of the liquid crystal on the liquid crystal 46 is given, light does not pass through an uncontrolled liquid crystal region. Therefore, in the case of the liquid crystal display element of this embodiment, so-called light leakage can be prevented without providing a black mask on the second substrate. Therefore, it is possible to suppress the reduction in contrast and the occurrence of display problems without lowering the aperture ratio.
【0053】一般に、第1の基板と第2の基板を組合せ
る際の製造精度は、5μm程度とされており、その為、
第2の基板に形成するブラックマスクをその製造誤差に
対応できるように大きく形成していたが、本実施例のよ
うに第1の基板のみで、光漏れの対策を施し、第2の基
板にブラックマスクを形成しないものであると、一方の
基板内の製造精度は2μm程度であるので、開口率は従
来の約50%から約60%に増加し得る。Generally, the manufacturing accuracy when combining the first substrate and the second substrate is about 5 μm.
The black mask formed on the second substrate was formed large enough to cope with the manufacturing error. However, as in this embodiment, only the first substrate was used to prevent light leakage, and If the black mask is not formed, since the manufacturing accuracy in one substrate is about 2 μm, the aperture ratio can be increased from about 50% in the related art to about 60%.
【0054】しかも、本実施例の構成によれば、画素電
極を大きくすることなく、光漏れを防いでいるものなの
で、寄生容量が増大化せず、フリッカ・クロストークの
発生の問題が生じにくい。Further, according to the structure of this embodiment, since light leakage is prevented without increasing the size of the pixel electrode, the parasitic capacitance does not increase and the problem of occurrence of flicker and crosstalk hardly occurs. .
【0055】なお、上記構成の第1の基板を有する液晶
表示素子においても、さらに、第2の基板に、Crなど
の遮光性の金属からなるブラックマスクを形成すること
が好ましい。但し、この場合、ブラックマスクは、第1
の基板に形成された薄膜トランジスタの上部のみで良
く、従来の液晶表示素子のように、対応する薄膜トラン
ジスタの周部上方に形成する必要はなく、また開口率が
低下するおそれが生じるので好ましくなくなる。上記実
施例1の液晶表示素子であると上述したように、薄膜ト
ランジスタの形成されている位置であると、バックライ
トからの光は、遮光電極層46によって、液晶が配向
し、液晶表示素子を光が透過することはないが、第2の
基板側から入射された光は、薄膜トランジスタに到達す
るおそれがある。薄膜トランジスタに不要な光が照射さ
れると、光電効果により、薄膜トランジスタがオン状態
となり、画素電極に不要な電流が流れてしまう問題があ
る。したがって、薄膜トランジスタの上方にだけはブラ
ックマスクを設け、第2の基板側からの光が薄膜トラン
ジスタに照射されないようにしておくことがより好まし
い。In the liquid crystal display device having the first substrate having the above structure, it is preferable that a black mask made of a light-shielding metal such as Cr is formed on the second substrate. However, in this case, the black mask is the first
Only the upper part of the thin film transistor formed on the substrate is required, and it is not necessary to form it above the peripheral part of the corresponding thin film transistor as in the conventional liquid crystal display element, and the aperture ratio may be lowered, which is not preferable. As described above in the case of the liquid crystal display element of the first embodiment, in the position where the thin film transistor is formed, the light from the backlight is oriented by the light shielding electrode layer 46 in the liquid crystal, and the liquid crystal display element Is not transmitted, but light incident from the second substrate side may reach the thin film transistor. When unnecessary light is irradiated to the thin film transistor, the thin film transistor is turned on by a photoelectric effect, and there is a problem that unnecessary current flows to the pixel electrode. Therefore, it is more preferable to provide a black mask only above the thin film transistor so that light from the second substrate side is not irradiated to the thin film transistor.
【0056】この場合、薄膜トランジスタを光電効果か
ら防ぐことが目的であるので、ブラックマスクの形成
は、薄膜トランジスタの上方だけでよく、薄膜トランジ
スタの周部の上方に設ける必要はなく、小面積のブラッ
クマスクで十分とされる。したがって、第1の基板と第
2の基板の組合せにかかる精度が多少悪化しても、ブラ
ックマスクの形成による開口率の低下を伴うことはな
い。In this case, since the purpose is to prevent the thin film transistor from the photoelectric effect, the black mask needs to be formed only above the thin film transistor, and need not be provided above the periphery of the thin film transistor. It is enough. Therefore, even if the accuracy of the combination of the first substrate and the second substrate is slightly deteriorated, the aperture ratio does not decrease due to the formation of the black mask.
【0057】また、遮光電極層46の上部にさらに、偏
光機能を有する薄膜を形成すると、上記ブラックマスク
を不要とすることができる。即ち、液晶表示素子の第2
の基板の上方から入射された光は、第2の基板を透過す
ることにより、第2の基板に形成されている偏光板によ
り偏光光線となる。この際、遮光電極層46の上部に偏
光機能を有する薄膜が、その偏光光線の偏光方向と異な
る方向に形成されていれば、偏光光線は薄膜トランジス
タに到達しなくなる。よって、光電効果等による薄膜ト
ランジスタに及ぼされる不具合の発生が回避される。し
たがって、この偏光機能を有する薄膜を薄膜トランジス
タの上部に形成したものであると、ブラックマスクを完
全に不要とすることが可能となる。If a thin film having a polarizing function is further formed on the light-shielding electrode layer 46, the above-mentioned black mask can be eliminated. That is, the second liquid crystal display element
The light incident from above the substrate is transmitted through the second substrate and becomes a polarized light beam by the polarizing plate formed on the second substrate. At this time, if a thin film having a polarization function is formed on the light shielding electrode layer 46 in a direction different from the polarization direction of the polarized light, the polarized light will not reach the thin film transistor. Therefore, occurrence of a problem which is exerted on the thin film transistor due to a photoelectric effect or the like is avoided. Therefore, when the thin film having the polarizing function is formed on the thin film transistor, the black mask can be completely eliminated.
【0058】〔実施例2〕 実施例2のアクティブマトリクス液晶表示素子を図7〜
9を参照して説明する。この実施例2のアクティブマト
リクス液晶表示素子は、その概略構成は実施例1のアク
ティブマトリクス液晶表示素子と同様であるが、実施例
1においては、その各薄膜トランジスタに関し、遮光電
極層46は、コンタクトホール48を通じてその薄膜ト
ランジスタの接続している走査電極線Gに接続してい
た。しかし、この実施例2においては、遮光電極層46
は、その薄膜トランジスタが直接には接続していない、
他の薄膜トランジスタが接続している走査電極線G(i-
1)に接続した構成とされている。Embodiment 2 The active matrix liquid crystal display device of Embodiment 2 is shown in FIGS.
This will be described with reference to FIG. The active matrix liquid crystal display element according to the second embodiment has a schematic configuration similar to that of the active matrix liquid crystal display element according to the first embodiment. However, in the first embodiment, the light-shielding electrode layer 46 includes a contact hole for each thin film transistor. 48, it was connected to the scanning electrode line G to which the thin film transistor was connected. However, in the second embodiment, the light shielding electrode layer 46
Means that the thin film transistor is not directly connected,
The scanning electrode line G (i-
It is configured to be connected to 1).
【0059】以下に詳説する。実施例1のアクティブマ
トリクス液晶表示素子においては、図1,2に示されて
いるように、任意の薄膜トランジスタ36における遮光
電極層46は、その薄膜トランジスタ36のゲート電極
12の接続されている走査電極線Gと、その走査電極線
G上に形成されたコンタクトホール48を通じて接続さ
れている。これに対し、実施例2のアクティブマトリク
ス液晶表示素子では、図7,8に示されているように、
他の薄膜トランジスタに接続している走査電極線G(i-
1)から延出した遮光導電体40と、遮光電極層46と
が、遮光導電体40の第2端部56の上方に形成された
コンタクトホール58を通じて接続されている。The details will be described below. In the active matrix liquid crystal display device according to the first embodiment, as shown in FIGS. 1 and 2, the light-shielding electrode layer 46 in an arbitrary thin film transistor 36 is connected to the scanning electrode line to which the gate electrode 12 of the thin film transistor 36 is connected. And G through a contact hole 48 formed on the scanning electrode line G. On the other hand, in the active matrix liquid crystal display device of the second embodiment, as shown in FIGS.
The scanning electrode lines G (i-
The light-shielding conductor 40 extending from 1) and the light-shielding electrode layer 46 are connected through a contact hole 58 formed above the second end 56 of the light-shielding conductor 40.
【0060】上記実施例1のアクティブマトリクス液晶
表示素子においては、寄生容量Cppと隣接する画素の電
圧変化(極性が反転するために液晶駆動電圧をVLCとし
た時、約2VLC)とにより、式で表わされる突抜け電
圧が生じる。In the active matrix liquid crystal display device of the first embodiment, the following formula is used in accordance with the parasitic capacitance Cpp and the voltage change of the adjacent pixel (approximately 2 VLC when the liquid crystal drive voltage is VLC because the polarity is inverted). The resulting punch-through voltage results.
【0061】[0061]
【数3】 (Equation 3)
【0062】この不具合は、(i+1)番目の画素を同
時に駆動すれば、ΔVsigをほぼ0とできるため、Cpp
による突抜け電圧を低減することができる。この実施例
2のアクティブマトリクス液晶表示素子においては、図
9に示されるように、薄膜トランジスタの上部に形成さ
れる遮光電極層46は、下部に形成されている薄膜トラ
ンジスタに対し、ゲート電極としても機能する。したが
って、遮光電極層46を他の隣接する画素の走査電極線
G(i-1)に接続することにより、隣接する画素の同時駆
動がなされ、フローティングが生じないことになる。よ
って、寄生容量Cgpが低減される。尚、(i+1)番目
の画素には、i番目の信号が一時的に書き込まれること
になるが、次のタイミングで(i+1)番目の信号が書
き込まれるため、不具合は生じないことになる。The problem is that if the (i + 1) -th pixel is driven at the same time, ΔVsig can be set to almost 0.
Through voltage can be reduced. In the active matrix liquid crystal display device of the second embodiment, as shown in FIG. 9, the light-shielding electrode layer 46 formed above the thin film transistor also functions as a gate electrode for the thin film transistor formed below. . Therefore, by connecting the light-shielding electrode layer 46 to the scanning electrode line G (i-1) of another adjacent pixel, the adjacent pixels are simultaneously driven, and no floating occurs. Therefore, the parasitic capacitance Cgp is reduced. The i-th signal is temporarily written to the (i + 1) -th pixel. However, since the (i + 1) -th signal is written at the next timing, no problem occurs.
【0063】尚、この実施例2のアクティブマトリクス
液晶表示素子においても、実施例1のアクティブマトリ
クス液晶表示素子と同様に、画素電極の周部において、
光漏れが生じず、開口率の低下を伴うことなく、コント
ラストが高められている効果が奏される。Incidentally, in the active matrix liquid crystal display device of the second embodiment, like the active matrix liquid crystal display device of the first embodiment, the periphery of the pixel electrode
Without light leakage occurs, without reduction in the aperture ratio, controller
The effect that the last is raised is produced.
【0064】〔実施例3〕 図10〜14を用いて実施例3のアクティブマトリクス
液晶表示素子を説明する。第1の基板は、ガラスなどの
透明な基板上に、複数の走査電極線Gと信号電極線Sと
が格子状に配線され、走査電極線Gと信号電極線Sとで
区画される各部分には透光性の画素電極60が形成され
る。走査電極線G及び信号電極線Sと、画素電極60と
は薄膜トランジスタ72で接続される。Third Embodiment An active matrix liquid crystal display device according to a third embodiment will be described with reference to FIGS. The first substrate has a plurality of scanning electrode lines G and signal electrode lines S arranged in a lattice pattern on a transparent substrate such as glass, and is divided by the scanning electrode lines G and the signal electrode lines S. Is formed with a translucent pixel electrode 60. The scanning electrode line G and the signal electrode line S are connected to the pixel electrode 60 by a thin film transistor 72.
【0065】図10〜12を用いて本実施例の薄膜トラ
ンジスタ72及びその周辺部を説明する。この薄膜トラ
ンジスタ72では、走査電極線Gと接続しているゲート
電極12が基板6上に形成され、そのゲート電極12を
覆ってゲート絶縁層9が積層される。このゲート絶縁層
9上であってゲート電極12上には、アモルファスシリ
コン(a−Si)からなる半導体層24が設けられてい
る。さらにその半導体層24上に導体からなるソース電
極62とドレイン電極とが形成されるが、この実施例3
においては、ソース電極として導体であるITO膜が使
用され、ドレイン電極としては、画素電極と接続された
金属製電極を用いず、画素電極60を直接薄膜トランジ
スタ内に導入し、形成している。さらに、これらを被覆
するように、絶縁層であるパシベーション層28が積層
されている。The thin film transistor 72 of this embodiment and its peripheral portion will be described with reference to FIGS. In the thin film transistor 72, the gate electrode 12 connected to the scanning electrode line G is formed on the substrate 6, and the gate insulating layer 9 is laminated so as to cover the gate electrode 12. On the gate insulating layer 9 and on the gate electrode 12, a semiconductor layer 24 made of amorphous silicon (a-Si) is provided. Further, a source electrode 62 and a drain electrode made of a conductor are formed on the semiconductor layer 24.
In this method, an ITO film as a conductor is used as a source electrode, and a pixel electrode 60 is directly introduced into a thin film transistor without using a metal electrode connected to the pixel electrode as a drain electrode. Further, a passivation layer 28 as an insulating layer is laminated so as to cover them.
【0066】さらに本実施例の液晶表示素子において
は、図10に示すように、他の区画部分に形成された画
素電極60’に接続している薄膜トランジスタが接続し
ている走査電極線G(i-1)から、遮光導電体40が薄膜
トランジスタ72のゲート電極12の周部に向かって延
出している。この遮光導電体40は、走査電極線Gと同
材料でなり、また走査電極線Gと同時に基板6上に形成
される。隣接した区画部分の薄膜トランジスタ近傍の走
査電極線G(i-1)から延出した遮光導電体40は、信号
電極線Sに沿って薄膜トランジスタ72に向かい、その
端部において、二股に分れ、一方はそのまま直進した第
1端部42、他方は薄膜トランジスタ72を回り込んで
画素電極60のドレイン電極部分の下方を通る第2端部
56となる。Further, in the liquid crystal display element of the present embodiment, as shown in FIG. 10, the scanning electrode lines G (i ) connected to the thin film transistors connected to the pixel electrodes 60 'formed in the other sections. From -1) , the light-shielding conductor 40 extends toward the periphery of the gate electrode 12 of the thin film transistor 72. The light-shielding conductor 40 is made of the same material as the scanning electrode lines G, and is formed on the substrate 6 simultaneously with the scanning electrode lines G. The light-shielding conductor 40 extending from the scanning electrode line G (i-1) near the thin film transistor in the adjacent partition portion faces the thin film transistor 72 along the signal electrode line S, and is divided into two at the end portion. Is the first end portion 42 that goes straight as it is, and the other is the second end portion 56 that goes around the thin film transistor 72 and passes below the drain electrode portion of the pixel electrode 60.
【0067】さらに、本実施例の液晶表示素子において
は、薄膜トランジスタ72の上部に遮光電極層64が形
成されている。この実施例3のアクティブマトリクス液
晶表示素子においては、遮光電極層64は導電性でかつ
遮光性のアルミニウムなどの金属製電極とした。第2端
部56上のゲート絶縁層9とパシベーション層28には
これらを貫通するコンタクトホール58が形成されてお
り、このコンタクトホール58を通じて遮光導電体40
と遮光電極層64は接続している。Further, in the liquid crystal display device of this embodiment, a light-shielding electrode layer 64 is formed above the thin film transistor 72. In the active matrix liquid crystal display element of the third embodiment, the light-shielding electrode layer 64 is a conductive and light-shielding metal electrode such as aluminum. A contact hole 58 penetrating the gate insulating layer 9 and the passivation layer 28 on the second end 56 is formed through the contact hole 58.
And the light-shielding electrode layer 64 are connected.
【0068】上記構成によれば、図12からわかるよう
に、隣接する画素電極60''と画素電極60の間には、
第1端部42、遮光電極層64、第2端部56のいずれ
かが介在するようになっている。According to the above configuration, as can be seen from FIG. 12, the distance between the adjacent pixel electrode 60 ″ and the pixel electrode 60 is
One of the first end 42, the light-shielding electrode layer 64, and the second end 56 is interposed.
【0069】図10,13を参照して信号電極線Sの周
辺について説明する。図13に示すように、基板上の最
下部に走査電極線G(i-1)から延出した遮光導電体40
が形成され、これを被覆してゲート絶縁層9が積層され
ている。このゲート絶縁層9上には、画素電極60と、
これに隣接した画素電極60''とが形成され、それら画
素電極60と隣接した画素電極60''の間には、S/D
導電帯66が形成されている。さらに、これら画素電極
60、隣接した画素電極60''と、S/D導電帯66の
上には、パシベーション層28が積層され、S/D導電
帯66上には、シグナルメタル68が形成されている。
シグナルメタル68とS/D導電帯66とは、パシベー
ション層28に形成されたコンタクトホール74を通じ
て接続されている。この実施例3においては、S/D導
電帯66とシグナルメタル68とで信号電極線Sが構成
される。The periphery of the signal electrode line S will be described with reference to FIGS. As shown in FIG. 13, the light-shielding conductor 40 extending from the scanning electrode line G (i-1) is located at the bottom of the substrate.
Is formed, and a gate insulating layer 9 is laminated so as to cover this. On the gate insulating layer 9, a pixel electrode 60,
An adjacent pixel electrode 60 ″ is formed, and an S / D is provided between the pixel electrode 60 and the adjacent pixel electrode 60 ″.
A conductive band 66 is formed. Further, a passivation layer 28 is stacked on the pixel electrode 60, the adjacent pixel electrode 60 '' and the S / D conductive band 66, and a signal metal 68 is formed on the S / D conductive band 66. ing.
The signal metal 68 and the S / D conductive band 66 are connected through a contact hole 74 formed in the passivation layer 28. In the third embodiment, the S / D conductive band 66 and the signal metal 68 constitute the signal electrode line S.
【0070】S/D導電帯66には、画素電極60と同
様の透明導電性材料、例えばITOを使用することがで
きる。ITOを使用することにより、画素電極60と同
時にS/D導電帯66を形成することが可能となり、製
造工程が複雑化せず、容易になる。また、シグナルメタ
ル68には、薄膜トランジスタ72での遮光電極層64
と同様の導電性金属を使用することができる。シグナル
メタル68と遮光電極層64とに同材料を使用すること
により、これらを同時に製造することが可能となり、製
造工程が複雑化せず、容易となる。For the S / D conductive band 66, the same transparent conductive material as the pixel electrode 60, for example, ITO can be used. By using ITO, the S / D conductive band 66 can be formed simultaneously with the pixel electrode 60, and the manufacturing process is not complicated and is easy. The signal metal 68 has a light-shielding electrode layer 64 of the thin film transistor 72.
The same conductive metal as described above can be used. By using the same material for the signal metal 68 and the light-shielding electrode layer 64, they can be manufactured at the same time, and the manufacturing process is not complicated and easy.
【0071】また、遮光導電体40の幅は信号電極線S
(即ち、S/D導電帯66及びシグナルメタル68)の
幅よりも広く、信号電極線Sと画素電極60,60''の
間の間隙bと遮光導電体40は、ゲート絶縁層9を介し
て重なり、さらに、遮光導電体40は画素電極60,6
0''の端部とも重なっている。したがって、上記構成に
よれば、信号電極線Sの周辺での画素電極60とこれに
隣接する画素電極60''の間には、遮光導電体40が形
成されていることになる。The width of the light-shielding conductor 40 is equal to the width of the signal electrode line S.
The gap b between the signal electrode line S and the pixel electrodes 60, 60 ″ and the light-shielding conductor 40 are wider than the width of the S / D conductive band 66 and the signal metal 68. And the light-shielding conductor 40 is connected to the pixel electrodes 60 and 6.
It also overlaps the end of 0 ''. Therefore, according to the above configuration, the light-shielding conductor 40 is formed between the pixel electrode 60 around the signal electrode line S and the pixel electrode 60 ″ adjacent thereto.
【0072】尚、この実施例3の信号電極線Sは、上記
したように、S/D導電帯66とシグナルメタル68と
で構成されているが、必ずしもこの必要はなく、S/D
導電帯66だけで信号電極線Sを構成しても良い。しか
しながら、この実施例3においては、S/D導電帯66
をITOで構成しているため、ITOは導電性であるも
のの、金属製導電材料よりは電気抵抗が大きく導電性が
劣るため、ITOからなるS/D導電帯66に加えて、
これに接続した導電性の高いシグナルメタル68を形成
しておく方がより好ましい。Although the signal electrode line S of the third embodiment is composed of the S / D conductive band 66 and the signal metal 68 as described above, this is not always necessary.
The signal electrode line S may be constituted only by the conductive band 66. However, in the third embodiment, the S / D conduction band 66
Is made of ITO, the ITO is conductive, but the electrical resistance is large and the conductivity is inferior to the metal conductive material. Therefore, in addition to the S / D conductive band 66 made of ITO,
It is more preferable to form a highly conductive signal metal 68 connected thereto.
【0073】実施例3のアクティブマトリクス液晶表示
素子における走査電極線Gの周辺部を図10,14を参
照して説明する。この実施例3のアクティブマトリクス
液晶表示素子においては、図14に示すように、走査電
極線G上にはこれを被覆したゲート絶縁層9が形成さ
れ、このゲート絶縁層9上に、画素電極60および隣接
する画素電極60'''を延出した透明電極61'''が形成
され、さらにこれらを被覆するようにパシベーション層
28が積層される。そして、画素電極60と隣接する画
素電極60'''(透明電極61''')の間に形成される間
隙と少なくとも重なるように、パシベーション層28を
介して導電性遮光体70が形成される。パシベーション
層28にはコンタクトホール76が形成されており、こ
のコンタクトホール76を通じて画素電極60と導電性
遮光体70は接続している。The peripheral portion of the scanning electrode line G in the active matrix liquid crystal display device of Embodiment 3 will be described with reference to FIGS. In the active matrix liquid crystal display element of the third embodiment, as shown in FIG. 14, a gate insulating layer 9 covering the scanning electrode line G is formed, and a pixel electrode 60 is formed on the gate insulating layer 9. In addition, a transparent electrode 61 "" extending from the adjacent pixel electrode 60 "" is formed, and the passivation layer 28 is further laminated so as to cover these. Then, a conductive light shielding body 70 is formed via the passivation layer 28 so as to at least overlap with a gap formed between the pixel electrode 60 and the adjacent pixel electrode 60 ′ ″ (transparent electrode 61 ″ ″). . A contact hole 76 is formed in the passivation layer 28, and the pixel electrode 60 and the conductive light shielding body 70 are connected through the contact hole 76.
【0074】この構成によれば、走査電極線Gの周辺に
おいては、画素電極60と隣接した画素電極60'''と
の間には、導電性遮光体70が介在するようになってい
る。According to this configuration, in the vicinity of the scanning electrode line G, the conductive light-shielding member 70 is interposed between the pixel electrode 60 and the adjacent pixel electrode 60 ″ ′.
【0075】上記構成のアクティブマトリクス液晶表示
素子の等価回路図は実施例2と同様に図9に示すような
ものとなる。したがって、この実施例3のアクティブマ
トリクス液晶表示素子においては、薄膜トランジスタの
上部に形成される遮光電極層64は、下部に形成されて
いる薄膜トランジスタに対し、ゲート電極としても機能
する。したがって、遮光電極層64を他の隣接する画素
の走査電極線G(i-1)に接続したことにより、隣接する
画素の同時駆動がなされ、隣接する画素の電圧変化が小
さくなり、突抜け電圧が低減する。尚、(i+1)番目
の画素には、i番目の信号が一時的に書き込まれること
になるが、次のタイミングで(i+1)番目の信号が書
き込まれるため、不具合は生じないことになる。An equivalent circuit diagram of the active matrix liquid crystal display device having the above configuration is as shown in FIG. Therefore, in the active matrix liquid crystal display element of the third embodiment, the light-shielding electrode layer 64 formed above the thin film transistor also functions as a gate electrode for the thin film transistor formed below. Therefore, by connecting the light-shielding electrode layer 64 to the scanning electrode line G (i-1) of another adjacent pixel, adjacent pixels are simultaneously driven, the voltage change of the adjacent pixel is reduced, and the penetration voltage is reduced. Is reduced. The i-th signal is temporarily written to the (i + 1) -th pixel. However, since the (i + 1) -th signal is written at the next timing, no problem occurs.
【0076】上記構成のアクティブマトリクス液晶表示
素子を使用するときには、従来のアクティブマトリクス
液晶表示素子と同様に、走査電極線Gに走査回路から走
査信号を印加すると共に信号供給回路から信号電極線S
に駆動回路を印加し、画素電極60を駆動することによ
り、その画素電極60上に位置する液晶の分子の配向性
を制御し、もって光の透過率を制御する。液晶表示素子
の第1の基板の下方には、バックライトが付設され、そ
のバックライトから発せられた光が制御された液晶を通
過することにより、各種の表示が行なわれる。When the active matrix liquid crystal display device having the above configuration is used, a scanning signal is applied to the scanning electrode line G from the scanning circuit and the signal supply circuit is applied to the signal electrode line S, similarly to the conventional active matrix liquid crystal display device.
By applying a driving circuit to the pixel electrode 60 to drive the pixel electrode 60, the orientation of the liquid crystal molecules located on the pixel electrode 60 is controlled, thereby controlling the light transmittance. A backlight is provided below the first substrate of the liquid crystal display element, and various displays are performed by passing light emitted from the backlight through a controlled liquid crystal.
【0077】従来の液晶表示素子においては、薄膜トラ
ンジスタと画素電極の間に間隙が存在し、この間隙上の
液晶は画素電極の制御を受けることなく無秩序に配向す
るので、バックライトからの透過すべきでない光が液晶
表示素子を透過することがあった。しかしながら、本実
施例の液晶表示素子であると、各薄膜トランジスタ72
と画素電極60の間には、遮光導電体40及びその第2
端部44が配置されているので、この遮光導電体40に
より光が遮られ、無秩序な液晶を光が透過することがな
い。In the conventional liquid crystal display element, a gap exists between the thin film transistor and the pixel electrode, and the liquid crystal in the gap is randomly oriented without being controlled by the pixel electrode. In some cases, light that did not pass through the liquid crystal display element. However, in the case of the liquid crystal display device of this embodiment, each thin film transistor 72
Between the pixel electrode 60 and the light-shielding conductor 40 and the second
Since the end portions 44 are arranged, the light is shielded by the light-shielding conductor 40, and the light does not pass through the disordered liquid crystal.
【0078】また、薄膜トランジスタの上には、上記し
たように、遮光導電体40と接続した遮光性金属からな
る遮光電極層64が形成されている。この遮光電極層6
4は遮光導電体40と同電位になっており、この遮光電
極層64と、第2の基板に形成されている、遮光電極層
64と対向する電極との間には電圧が印加されている状
態となっている。よって、ノーマリホワイト液晶におい
ては、この遮光電極層64上の液晶は、光が透過しない
方向に配向していることになり、遮光電極層64のある
位置においては遮光がなされる。また、この実施例3に
おいては、遮光電極層64は遮光性のもので構成してい
るため、第2の基板側から入射される光に対しても、薄
膜トランジスタ72の上部に形成されている遮光電極層
64によって、薄膜トランジスタ72への照射が妨げら
れるので、光電効果等による薄膜トランジスタ72の不
具合の発生が防止される。As described above, the light-shielding electrode layer 64 made of a light-shielding metal connected to the light-shielding conductor 40 is formed on the thin film transistor. This light-shielding electrode layer 6
4 has the same potential as the light-shielding conductor 40, and a voltage is applied between the light-shielding electrode layer 64 and an electrode formed on the second substrate and facing the light-shielding electrode layer 64. It is in a state. Therefore, in the normally white liquid crystal, the liquid crystal on the light-shielding electrode layer 64 is oriented in a direction in which light does not transmit, and light is shielded at a position where the light-shielding electrode layer 64 is located. Further, in the third embodiment, since the light-shielding electrode layer 64 is formed of a light-shielding material, the light-shielding electrode layer 64 is formed on the thin film transistor 72 with respect to light incident from the second substrate side. The irradiation of the thin film transistor 72 is prevented by the electrode layer 64, so that a problem of the thin film transistor 72 due to a photoelectric effect or the like is prevented from occurring.
【0079】また、信号電極線Sと画素電極60の間に
は間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と遮光導電体40が重なりあっているので、信
号電極線Sと画素電極線60の間の間隙を光が透過する
ことはない。Although a gap is formed between the signal electrode line S and the pixel electrode 60, the liquid crystal display device of this embodiment has
Since the gap and the light-shielding conductor 40 overlap, light does not pass through the gap between the signal electrode line S and the pixel electrode line 60.
【0080】また、走査電極線Gと画素電極60の間に
も間隙が生じるが、本実施例の液晶表示素子であると、
その間隙と導電性遮光体70が重なっているので、走査
電極線Gと画素電極60の間を光が透過することはな
い。Although a gap also occurs between the scanning electrode line G and the pixel electrode 60, the liquid crystal display device of this embodiment has
Since the gap and the conductive light-shielding body 70 overlap, light does not pass between the scanning electrode line G and the pixel electrode 60.
【0081】よって、本実施例の液晶表示素子である
と、画素電極60の形成されていない箇所においては、
いずれも遮光性の、走査電極線G、ゲート電極12、遮
光導電体40、導電性遮光体70のいずれかが介在する
か、または遮光電極層64に制御された液晶による遮光
性が付与されていることになるので、制御されていない
液晶を光が透過することがない。したがって、本実施例
の液晶表示素子であると、第2の基板にブラックマスク
を全く設けることなく、所謂、光漏れを防止することが
できる。したがって、開口率の低下を伴うことなく、コ
ントラストの低下と表示の不具合の発生を抑えることが
できる。Therefore, in the liquid crystal display device of the present embodiment, in the portion where the pixel electrode 60 is not formed,
In any case, any one of the scanning electrode line G, the gate electrode 12, the light-shielding conductor 40, and the conductive light-shielding body 70 is interposed, or the light-shielding property of the light-shielding electrode layer 64 is given by the controlled liquid crystal. Therefore, light does not pass through uncontrolled liquid crystal. Therefore, in the case of the liquid crystal display device of this embodiment, so-called light leakage can be prevented without providing any black mask on the second substrate. Therefore, it is possible to suppress the reduction in contrast and the occurrence of display problems without lowering the aperture ratio.
【0082】尚、遮光電極層64の周部や画素電極60
の周部においては、電界の屈曲が存在し、ディスクリネ
ーションが発生するおそれがあるが、その領域では光が
透過しないので、液晶表示に不具合が生じることはな
い。The periphery of the light-shielding electrode layer 64 and the pixel electrode 60
There is a possibility that the electric field may be bent and disclination may occur in the peripheral portion, but since no light is transmitted in that region, no problem occurs in the liquid crystal display.
【0083】[0083]
【発明の効果】請求項1記載の発明であると、隣接走査
電極線から信号電極線に沿って信号電極線と画素電極と
の間の間隙を塞ぐよう同一基板上の一走査電極線まで延
び、かつ先端が一走査電極線およびこれと接続する薄膜
トランジスタに接触せずに薄膜トランジスタを囲む遮光
導電体を形成したので、信号電極線と画素電極との間の
間隙上の領域または薄膜トランジスタを囲む領域に位置
する液晶は、画素電極の制御を受けて配向しないけれど
も、その領域を透過しようとするバックライトからの光
は遮光性の遮光導電体により遮られ、液晶表示素子を透
過することがなく、ブラックマスクを第2の基板に形成
せずとも、この薄膜トランジスタの周部の間隙の箇所に
おける光漏れが防止され、コントラストが改善される。According to the first aspect of the present invention, adjacent scanning is performed.
From the electrode line to the signal electrode line and pixel electrode along the signal electrode line
Extending to one scanning electrode line on the same substrate to close the gap between
One scanning electrode line and the thin film connected to it
Light shielding around thin film transistor without touching transistor
Since the conductor was formed, the distance between the signal electrode line and the pixel electrode was
The liquid crystal located in the region above the gap or the region surrounding the thin film transistor is not aligned under the control of the pixel electrode, but light from the backlight that is going to pass through that region is blocked by the light-shielding conductive material, Even without transmitting through the display element and without forming a black mask on the second substrate, light leakage is prevented at the gap between the peripheral portions of the thin film transistor, and the contrast is improved.
【0084】請求項2記載の発明であると、薄膜トラン
ジスタと遮光導電体との間隙を少なくとも覆うように一
走査電極線からコンタクトホールを通して延びる遮光電
極層が形成されていることにより、その遮光電極層と、
第2の基板に形成されている対向電極の間には電圧が印
加されている状態となる。したがって、遮光電極層上の
液晶は配向し、電圧が印加されている部分の液晶表示が
暗部となるノーマリホワイト型液晶表示素子において
は、この遮光電極層上の液晶は、光が透過しない方向に
配向していることになり、液晶表示素子のこの領域を光
が透過することはなくなる。すなわち、画素電極上以外
の領域ではあるが、薄膜トランジスタ部分を透過しよう
とするバックライトからの光は、遮光電極層により電圧
の印加された液晶により液晶表示素子を透過することは
なく、ブラックマスクを第2の基板に形成せずとも、こ
の薄膜トランジスタの箇所での光漏れが防止され、コン
トラストが改善される。According to the invention of claim 2, the thin film transformer
Be sure to cover at least the gap between the
A light-shielding electrode extending from the scanning electrode line through the contact hole
By forming the pole layer, the light-shielding electrode layer,
A voltage is applied between the opposing electrodes formed on the second substrate.
It is in a state of being added. Therefore, on the light-shielding electrode layer
The liquid crystal aligns, and the liquid crystal display where the voltage is applied is
In a normally white liquid crystal display device that becomes a dark area
Means that the liquid crystal on the light-shielding electrode layer
The liquid crystal display element is aligned.
Is no longer transmitted. That is, the light from the backlight, which is to be transmitted through the thin film transistor portion except for the region above the pixel electrode, is not transmitted through the liquid crystal display element by the liquid crystal to which the voltage is applied by the light-shielding electrode layer, and the black mask is used. Even if the thin film transistor is not formed on the second substrate, light leakage at the place of the thin film transistor is prevented, and the contrast is improved.
【0085】請求項3記載の発明によれば、遮光導電
体、薄膜トランジスタおよび一走査電極線の間隙を少な
くとも覆うように遮光導電体からコンタクトホールを通
して延びる遮光電極層が形成されていることにより、遮
光導電体、薄膜トランジスタおよび一走査電極線の間隙
の領域において請求項2記載の発明が奏する作用効果と
同様の効果を奏することができる。 さらに、請求項2ま
たは3に記載の遮光電極層は、下部に形成されている薄
膜トランジスタに対し、ゲート電極としても機能する
が、特に請求項3記載の発明における遮光電極層は遮光
導電体を介して隣接する他の薄膜トランジスタの接続し
た隣接走査電極線に接続されていることにより、隣接す
る画素の同時駆動がなされ、フローティングが生じない
ことになる。よって、寄生容量Cgpが低減される。尚、
隣接する画素には、他の画素の信号が一時的に書き込ま
れることになるが、次のタイミングで隣接した画素の信
号が書き込まれるため、不具合は生じないことになる。 According to the third aspect of the present invention, the light-shielding conductive
Gap between the body, thin film transistor and one scanning electrode line
Pass through the contact hole from the light-shielding conductor
Forming a light-shielding electrode layer extending
Gap between photoconductor, thin film transistor and one scanning electrode line
And the effect of the invention of claim 2 in the region of
Similar effects can be obtained. Further, claim 2
Or the light-shielding electrode layer described in 3.
Also functions as a gate electrode for membrane transistors
However, the light-shielding electrode layer according to the third aspect of the invention is light-shielding.
Connection of adjacent thin film transistors via conductors
Connected to adjacent scanning electrode lines
Pixels are driven simultaneously and no floating occurs
Will be. Therefore, the parasitic capacitance Cgp is reduced. still,
Signals of other pixels are temporarily written to adjacent pixels
However, the signal of the adjacent pixel is
Since the number is written, no problem occurs.
【0086】請求項4記載の発明によれば、遮光電極層
が薄膜トランジスタと画素電極の間の間隙を塞いでいる
ことにより、この領域においても請求項2または3に記
載の発明が奏する作用効果と同様の効果を奏することが
できる。 According to the fourth aspect of the present invention, the light-shielding electrode layer
Closes the gap between the thin film transistor and the pixel electrode
Therefore, even in this area, it is described in claim 2 or 3.
The same effects as those of the invention described above can be achieved.
it can.
【0087】尚、請求項2ないし4記載の遮光電極層の
周部においては、電界の屈曲が存在し、ディスクリネー
ションが発生するおそれがあるが、その領域には、遮光
導電体、信号電極線または走査電極線のいずれかが形成
されて、バックライトからの光が透過することがないの
で、液晶表示に不具合が生じることはない。 The light-shielding electrode layer according to claims 2 to 4
In the periphery, there is a bending of the electric field,
There is a danger that the light
Either conductor, signal electrode line or scan electrode line is formed
The light from the backlight is not transmitted
Therefore, no problem occurs in the liquid crystal display.
【0088】請求項5記載の発明によれば、走査電極線
と画素電極の間の間隙を覆うように遮光性の蓄積容量用
電極が設けられていることから、走査電極線と画素電極
の間の間隙上に位置する、画素電極による制御を受けな
い液晶を透過しようとする光は、蓄積容量用電極により
遮られ、この領域を光が透過することがない。したがっ
て、寄生容量が増加することなく、この走査電極線と画
素電極の間での光漏れが防止され、コントラストが改善
される。 According to the fifth aspect of the present invention, the scanning electrode line
For light-shielding storage capacitor so as to cover the gap between
Since the electrodes are provided, the scanning electrode lines and the pixel electrodes
Is not controlled by the pixel electrode located on the gap between
The light that is going to pass through the liquid crystal is
No light is transmitted through this area. Accordingly
Therefore, this scan electrode line and image can be
Light leakage between element electrodes is prevented, improving contrast
Is done.
【0089】この構成の場合、画素電極の周部において
ディスクリネーション発生のおそれがあるが、その領域
は、下方に蓄積容量用電極が形成されているので、バッ
クライトからの光が透過することがないので、液晶表示
に不具合は生じない。 In the case of this configuration, in the peripheral portion of the pixel electrode
Disclination may occur, but the area
Since the storage capacitor electrode is formed below,
Since the light from the light is not transmitted, the liquid crystal display
No problem occurs.
【図1】 実施例1の液晶表示素子の平面図である。FIG. 1 is a plan view of a liquid crystal display device according to a first embodiment.
【図2】 実施例1での薄膜トランジスタ部分の拡大平
面図である。FIG. 2 is an enlarged plan view of a thin film transistor portion in Example 1.
【図3】 図1,2のD−D’断面図である。FIG. 3 is a sectional view taken along line D-D 'of FIGS.
【図4】 図1のE−E’断面図である。FIG. 4 is a sectional view taken along line E-E 'of FIG.
【図5】 図1のF−F’断面図である。FIG. 5 is a sectional view taken along line F-F 'of FIG.
【図6】 実施例1の液晶表示素子の等価回路図であ
る。FIG. 6 is an equivalent circuit diagram of the liquid crystal display element according to the first embodiment.
【図7】 実施例2の液晶表示素子の平面図である。FIG. 7 is a plan view of a liquid crystal display element of Example 2.
【図8】 実施例2での薄膜トランジスタ部分の拡大平
面図である。FIG. 8 is an enlarged plan view of a thin film transistor portion in Example 2.
【図9】 実施例2の液晶表示素子の等価回路図であ
る。FIG. 9 is an equivalent circuit diagram of the liquid crystal display element of Example 2.
【図10】 実施例3の液晶表示素子の平面図である。FIG. 10 is a plan view of a liquid crystal display device of Example 3.
【図11】 実施例3での薄膜トランジスタ部分の拡大
平面図である。FIG. 11 is an enlarged plan view of a thin film transistor portion according to a third embodiment.
【図12】 図10のH−H’断面図である。FIG. 12 is a sectional view taken along line H-H ′ of FIG. 10;
【図13】 図10のI−I’断面図である。13 is a sectional view taken along the line I-I 'of FIG.
【図14】 図10のJ−J’断面図である。14 is a sectional view taken along the line J-J 'of FIG.
【図15】 従来例の液晶表示素子の平面図である。FIG. 15 is a plan view of a conventional liquid crystal display device.
【図16】 図15のA−A’断面図である。16 is a sectional view taken along line A-A 'of FIG.
【図17】 図15のB−B’断面図である。17 is a sectional view taken along the line B-B 'of FIG.
【図18】 図15のC−C’断面図である。18 is a sectional view taken along line C-C 'of FIG.
【図19】 従来例の液晶表示素子の等価回路図であ
る。FIG. 19 is an equivalent circuit diagram of a conventional liquid crystal display element.
【図20】 実施例1のアクティブマトリクス液晶表示
素子の遮光導電体の他の例を示す、図1のE−E’断面
図である。20 is a cross-sectional view taken along the line EE ′ of FIG. 1, illustrating another example of the light-shielding conductor of the active matrix liquid crystal display element of Example 1.
6 基板 9 ゲート絶縁層 10 薄膜トランジスタ 12 ゲート電極 14 ソース電極 15 画素電極 16 ドレイン電極 18 液晶素子 19 対向基板 20 液晶 22 ブラックマスク 24 半導体層 28 パシベーション層 34 蓄積容量 36 薄膜トランジスタ 40 遮光導電体 42 第1端部 44 第2端部 46 遮光電極層 52 蓄積容量用電極 56 第2端部 60 画素電極 61''' 透明電極 62 ソース電極 64 遮光電極層 66 S/D導電帯 68 シグナルメタル 70 導電性遮光体 72 薄膜トランジスタ G 走査電極線 S 信号電極線 Reference Signs List 6 substrate 9 gate insulating layer 10 thin film transistor 12 gate electrode 14 source electrode 15 pixel electrode 16 drain electrode 18 liquid crystal element 19 counter substrate 20 liquid crystal 22 black mask 24 semiconductor layer 28 passivation layer 34 storage capacitor 36 thin film transistor 40 light shielding conductor 42 first end Part 44 second end part 46 light-shielding electrode layer 52 electrode for storage capacitor 56 second end part 60 pixel electrode 61 ′ ″ transparent electrode 62 source electrode 64 light-shielding electrode layer 66 S / D conductive band 68 signal metal 70 conductive light-shielding body 72 thin film transistor G scanning electrode line S signal electrode line
フロントページの続き (56)参考文献 特開 昭64−72121(JP,A) 特開 平4−233516(JP,A) 特開 昭61−3118(JP,A) 特開 昭63−276031(JP,A) 特開 平2−198430(JP,A) 特開 平2−51128(JP,A) 特開 平5−27249(JP,A) 特開 平3−15827(JP,A) 特開 平5−27266(JP,A) 特開 平6−138484(JP,A) 実開 昭61−157927(JP,U) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136 500Continuation of the front page (56) References JP-A-64-72121 (JP, A) JP-A-4-233516 (JP, A) JP-A-61-3118 (JP, A) JP-A-63-276031 (JP) JP-A-2-198430 (JP, A) JP-A-2-51128 (JP, A) JP-A-5-27249 (JP, A) JP-A-3-15827 (JP, A) 5-27266 (JP, A) JP-A-6-138484 (JP, A) JP-A-61-157927 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) G02F 1/136 500
Claims (5)
よび信号電極線と、それら走査電極線と信号電極線とで
区画された部分に形成された透光性の画素電極と、走査
電極線および信号電極線と画素電極とを接続した薄膜ト
ランジスタとが形成された第1の基板と、 前記画素電極に対向させて対向電極が形成され、前記第
1の基板と離間して配置される第2の基板と、 前記第1の基板と前記第2の基板の間に介在する液晶と
を具備し、前記薄膜トランジスタに隣接する他の薄膜トランジスタ
に接続された隣接走査電極線から前記信号電極線に沿っ
て該信号電極線と該信号電極線と並設された画素電極と
の間の間隙を塞ぐよう同一基板上の一走査電極線まで延
び、かつ先端が該一走査電極線およびこれと接続する薄
膜トランジスタに接触しないで該薄膜トランジスタを囲
む遮光導電体を、前記隣接走査電極線と一体的に形成し
た ことを特徴とするアクティブマトリクス液晶表示素
子。A plurality of scanning electrode lines and signal electrode lines arranged in a grid, a light-transmitting pixel electrode formed in a section defined by the scanning electrode lines and the signal electrode lines, A first substrate on which a thin film transistor in which an electrode line and a signal electrode line are connected to a pixel electrode is formed; and a counter electrode is formed facing the pixel electrode, and is disposed separately from the first substrate. a second substrate, comprising a liquid crystal interposed between the first substrate and the second substrate, other thin film transistors adjacent to the thin film transistor
Along the signal electrode line from the adjacent scan electrode line connected to
The signal electrode line and a pixel electrode arranged in parallel with the signal electrode line.
Extending to one scanning electrode line on the same substrate to close the gap between
And one end of which is connected to the one scanning electrode line and a thin line connected thereto.
Surrounding the thin film transistor without contacting the thin film transistor
A light-shielding conductor formed integrally with the adjacent scanning electrode line.
Active matrix liquid crystal display element characterized by the.
タおよび前記遮光導電体を覆う絶縁層に形成したコンタ
クトホールを通して前記一走査電極線から前記薄膜トラ
ンジスタおよび前記遮光導電体上に延び、かつこれら薄
膜トランジスタと遮光導電体との間隙を少なくとも覆う
遮光電極層を形成したことを特徴とする請求項1に記載
のアクティブマトリクス液晶表示素子。 2. The scanning electrode line and the thin film transistor.
And a contour formed on an insulating layer covering the light-shielding conductor.
From the one scanning electrode line through the
And extends over the transistor and the light-shielding conductor.
Cover at least the gap between the film transistor and the light-shielding conductor
The light shielding electrode layer is formed, The light shielding electrode layer was formed.
Active matrix liquid crystal display device.
タおよび前記遮光導電体を覆う絶縁層に形成したコンタ
クトホールを通して前記遮光導電体から前記薄膜トラン
ジスタを覆って前記一走査電極線まで延び、かつこれら
遮光導電体、薄膜トランジスタおよび一走査電極線の間
隙を少なくとも覆う遮光電極層を形成したことを特徴と
する請求項1に記載のアクティブマトリクス液晶表示素
子。 3. The thin film transistor according to claim 1, wherein the one scan electrode line and the thin film transistor are provided.
And a contour formed on an insulating layer covering the light-shielding conductor.
From the light-shielding conductor through the
Extending to the one scanning electrode line over the
Between the light-shielding conductor, the thin film transistor and one scanning electrode line
Characterized in that a light-shielding electrode layer covering at least the gap is formed.
The active matrix liquid crystal display element according to claim 1,
Child.
と前記画素電極の間の間隙を塞いでいることを特徴とす
る請求項2または3に記載のアクティブマトリクス液晶
表示素子。 4. The thin-film transistor according to claim 1, wherein the light-shielding electrode layer is formed of the thin-film transistor.
And a gap between the pixel electrode and the pixel electrode is closed.
4. The active matrix liquid crystal according to claim 2,
Display element.
遮光性の蓄積容量用電極を、前記走査電極線と前記画素
電極との間の間隙を塞ぐよう設けたことを特徴とする請
求項1に記載のアクティブマトリクス液晶表示素子。 5. A capacitor is formed in cooperation with the scanning electrode line.
The light-shielding storage capacitor electrode is connected to the scan electrode line and the pixel.
Characterized by being provided so as to close the gap between the electrode and
The active matrix liquid crystal display device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30122094A JP2777545B2 (en) | 1994-12-05 | 1994-12-05 | Active matrix liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30122094A JP2777545B2 (en) | 1994-12-05 | 1994-12-05 | Active matrix liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08160451A JPH08160451A (en) | 1996-06-21 |
JP2777545B2 true JP2777545B2 (en) | 1998-07-16 |
Family
ID=17894234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30122094A Expired - Lifetime JP2777545B2 (en) | 1994-12-05 | 1994-12-05 | Active matrix liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2777545B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100357215B1 (en) * | 1999-06-21 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | Multi-domain liquid crystal display device |
JP2002258320A (en) * | 2001-02-28 | 2002-09-11 | Nec Corp | Liquid crystal display device |
US6885416B2 (en) * | 2003-07-07 | 2005-04-26 | Au Optronics Corp. | Flat panel display with a non-matrix light shielding structure |
KR101030545B1 (en) * | 2004-03-30 | 2011-04-21 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device |
JP4951890B2 (en) * | 2005-07-29 | 2012-06-13 | カシオ計算機株式会社 | Liquid crystal display |
JP5137241B2 (en) | 2008-01-07 | 2013-02-06 | 株式会社ジャパンディスプレイセントラル | Liquid crystal display |
WO2009104346A1 (en) | 2008-02-21 | 2009-08-27 | シャープ株式会社 | Active matrix substrate, and liquid crystal display device |
WO2011001880A1 (en) | 2009-06-30 | 2011-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10254864B2 (en) * | 2015-12-28 | 2019-04-09 | Lg Display Co., Ltd. | Display device with light shield |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613118A (en) * | 1984-06-16 | 1986-01-09 | Canon Inc | Transistor substrate |
JPS61157927U (en) * | 1985-03-20 | 1986-09-30 | ||
JP2652786B2 (en) * | 1987-05-08 | 1997-09-10 | 株式会社日立製作所 | Liquid crystal display |
JPH07111521B2 (en) * | 1987-09-11 | 1995-11-29 | 富士通株式会社 | Active matrix liquid crystal display device |
JPH0251128A (en) * | 1988-08-12 | 1990-02-21 | Seikosha Co Ltd | Holding capacitor of silicon thin film transistor array |
JPH07119915B2 (en) * | 1989-01-27 | 1995-12-20 | 日本電気株式会社 | Thin film field effect transistor element array |
JPH0315827A (en) * | 1989-06-14 | 1991-01-24 | Matsushita Electric Ind Co Ltd | Thin-film transistor, thin-film transistor array and liquid crystal display device |
GB2245741A (en) * | 1990-06-27 | 1992-01-08 | Philips Electronic Associated | Active matrix liquid crystal devices |
JP3024661B2 (en) * | 1990-11-09 | 2000-03-21 | セイコーエプソン株式会社 | Active matrix substrate and manufacturing method thereof |
JP2702319B2 (en) * | 1991-07-25 | 1998-01-21 | シャープ株式会社 | Active matrix substrate |
JP2924506B2 (en) * | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | Pixel structure of active matrix liquid crystal display |
-
1994
- 1994-12-05 JP JP30122094A patent/JP2777545B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08160451A (en) | 1996-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9726943B2 (en) | Display panel comprising a common electrode having first and second main slits that correspond with first and second light shielding portions, respectively | |
JP3591513B2 (en) | Electro-optical device and projector | |
US6259200B1 (en) | Active-matrix display apparatus | |
JP5102848B2 (en) | Active matrix substrate and liquid crystal display device | |
US6724443B1 (en) | Active matrix type display device | |
JPH05127195A (en) | Liquid crystal display device | |
JP2006343612A (en) | Liquid crystal display device | |
KR100474529B1 (en) | Reflective liquid crystal display device and its manufacturing method | |
JPH09203908A (en) | Thin-film transistor for liquid crystal display device and liquid crystal display device | |
US20170351129A1 (en) | Liquid crystal display device | |
JP4599655B2 (en) | Electro-optical device and projector | |
KR20090023098A (en) | Electro-optical device and electronic apparatus | |
US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
JP4065645B2 (en) | Active matrix liquid crystal display device | |
US20110075086A1 (en) | Liquid crystal display and fabricating method thereof | |
KR100626576B1 (en) | Electro-optical device, electronic apparatus, and projection display apparatus | |
JP2777545B2 (en) | Active matrix liquid crystal display | |
KR20080076737A (en) | Electro-optical device substrate, method of manufacturing the same, electro-optical device and electronic apparatus | |
JP2009122256A (en) | Electro-optical device and electronic equipment | |
US10928694B2 (en) | Active matrix substrate and liquid crystal display device | |
JP4245008B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2870075B2 (en) | Thin film transistor panel and liquid crystal display | |
US20060087609A1 (en) | Liquid crystal display device | |
JP5481790B2 (en) | Electro-optic device | |
JP2784027B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |