JPH0630393A - Ｑｍｆ装置 - Google Patents
Ｑｍｆ装置Info
- Publication number
- JPH0630393A JPH0630393A JP20726892A JP20726892A JPH0630393A JP H0630393 A JPH0630393 A JP H0630393A JP 20726892 A JP20726892 A JP 20726892A JP 20726892 A JP20726892 A JP 20726892A JP H0630393 A JPH0630393 A JP H0630393A
- Authority
- JP
- Japan
- Prior art keywords
- output
- qmf
- input
- sub
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成でＱＭＦを実現することができ、
シリアルに効率よくＱＭＦの計算ができるようにする。 【構成】 ＱＭＦ装置の多重化部Iは、入力ＩＮを２つ
の時間軸方向の成分に分割する経路１１，１２と、分割
された一方の時間軸上の経路１１に設けられた入力を遅
延させるディレイ１３の出力に対しサブサンプルを実行
するサブサンプル１４と、経路１２上に設けられ分割し
た入力に対しサブサンプルを実行するサブサンプル１５
と、サブサンプル１５によりサブサンプルされた出力ｂ
に選択的に切換えるＡＢスイッチ１６と、経由する出力
ｂにマイナスゲインを与えるマイナスゲイン１７と、サ
ブサンプル１４によりサブサンプルされた出力ａに、Ａ
Ｂスイッチ１６を介して出力されるサブサンプル出力ｂ
を加算して加算出力ｃとして出力する加算器１８とを備
え、ディレイ１３を時間軸上にもっていくことによって
演算を時間軸上で多重化しながら実行するようにする。
シリアルに効率よくＱＭＦの計算ができるようにする。 【構成】 ＱＭＦ装置の多重化部Iは、入力ＩＮを２つ
の時間軸方向の成分に分割する経路１１，１２と、分割
された一方の時間軸上の経路１１に設けられた入力を遅
延させるディレイ１３の出力に対しサブサンプルを実行
するサブサンプル１４と、経路１２上に設けられ分割し
た入力に対しサブサンプルを実行するサブサンプル１５
と、サブサンプル１５によりサブサンプルされた出力ｂ
に選択的に切換えるＡＢスイッチ１６と、経由する出力
ｂにマイナスゲインを与えるマイナスゲイン１７と、サ
ブサンプル１４によりサブサンプルされた出力ａに、Ａ
Ｂスイッチ１６を介して出力されるサブサンプル出力ｂ
を加算して加算出力ｃとして出力する加算器１８とを備
え、ディレイ１３を時間軸上にもっていくことによって
演算を時間軸上で多重化しながら実行するようにする。
Description
【０００１】
【産業上の利用分野】本発明は、画像データの処理等に
用いられるＱＭＦ装置に係り、詳細には、帯域分割フィ
ルタの一種である直交ミラーフィルタＱＭＦ（quadratu
re mirror filter）を効率よく計算可能なＱＭＦ装置に
関する。
用いられるＱＭＦ装置に係り、詳細には、帯域分割フィ
ルタの一種である直交ミラーフィルタＱＭＦ（quadratu
re mirror filter）を効率よく計算可能なＱＭＦ装置に
関する。
【０００２】
【従来の技術】ＩＳＤＮやＣＤ−ＲＯＭを前提とした画
像の高能率符号化技術において、ＤＣＴ（離散コサイン
変換）が高能率符号化技術の主流になりつつある。この
ＤＣＴの長所はエネルギー集中度が高いことでありこの
長所を最大限に利用することにより圧縮を可能にしてい
る。一方、欠点としては「モスキートノイズ」の発生、
「ブロック歪」の発生など、人間の視覚特性にマッチし
ないノイズが発生することであり、このノイズを取り除
くことが必要となってきている。ブロック歪を取り除く
方法としてＬＯＴ（Lapped Orthogonal Transform：重
合直交変換）等が考察されていたが、その一般化の方法
としてＳＢＣ（sub-band coding：帯域分割符号化）が
注目されている。ＳＢＣでは、帯域分割を２分割を単位
として行うことを基本とし、折返し成分がキャンセルさ
せるＱＭＦ（quadrature mirror filter）を用いるのが
一般的である。ＱＭＦについて簡単に説明する。図５は
一次元の帯域分割を説明するための図であり、図５に示
すように、あるデータ列ｘ（ｎ）が入力された時、ｘ
（ｎ）をＨｉとＬｏの２つの帯域に分割してサブサンプ
ル（図５の↓参照）する。サブサンプルされるため、デ
ータが２つに分かれても合計のデータ数に変化はない。
次に元に戻すためオーバサンプル（図５の↑参照）して
フィルタリングすることにより出力ｙ（ｎ）を得る。上
記の方法を数回繰り返すことにより、帯域を分割するこ
とができる。このように、ＱＭＦは図５において入力Ｘ
（ｎ）を２つの帯域に分割するためプリフィルタ
（Ｈ0，Ｈ1）を掛けた後、サブサンプルを実行する。ま
た、逆に変換する場合には、オーバーサンプルした後に
ポストフィルタ（Ｇ0，Ｇ1）を掛けることによって得ら
れる。ところで、ＱＭＦの場合、そのフィルタＨ0，Ｈ1
の係数に次のような特徴がある。すなわち、Ｈ0の係数
をａ0，ａ1，…，ａ9とするときＨ1の係数はａ0，−
ａ1，…，ａ2，−ａ3，…，ａ8，−ａ9となり、さらに
ａ0＝ａ9，ａ1＝ａ8，ａ2＝ａ7，…，ａ4＝ａ5となって
いる。このため、従来よりその分割装置として図６に示
すようなバタフライ演算を行うものが考察されてきた。
このように、図５に示すＱＭＦは図６のようなバタフラ
イ演算を含むアダマール変換により演算されることが考
えられる。
像の高能率符号化技術において、ＤＣＴ（離散コサイン
変換）が高能率符号化技術の主流になりつつある。この
ＤＣＴの長所はエネルギー集中度が高いことでありこの
長所を最大限に利用することにより圧縮を可能にしてい
る。一方、欠点としては「モスキートノイズ」の発生、
「ブロック歪」の発生など、人間の視覚特性にマッチし
ないノイズが発生することであり、このノイズを取り除
くことが必要となってきている。ブロック歪を取り除く
方法としてＬＯＴ（Lapped Orthogonal Transform：重
合直交変換）等が考察されていたが、その一般化の方法
としてＳＢＣ（sub-band coding：帯域分割符号化）が
注目されている。ＳＢＣでは、帯域分割を２分割を単位
として行うことを基本とし、折返し成分がキャンセルさ
せるＱＭＦ（quadrature mirror filter）を用いるのが
一般的である。ＱＭＦについて簡単に説明する。図５は
一次元の帯域分割を説明するための図であり、図５に示
すように、あるデータ列ｘ（ｎ）が入力された時、ｘ
（ｎ）をＨｉとＬｏの２つの帯域に分割してサブサンプ
ル（図５の↓参照）する。サブサンプルされるため、デ
ータが２つに分かれても合計のデータ数に変化はない。
次に元に戻すためオーバサンプル（図５の↑参照）して
フィルタリングすることにより出力ｙ（ｎ）を得る。上
記の方法を数回繰り返すことにより、帯域を分割するこ
とができる。このように、ＱＭＦは図５において入力Ｘ
（ｎ）を２つの帯域に分割するためプリフィルタ
（Ｈ0，Ｈ1）を掛けた後、サブサンプルを実行する。ま
た、逆に変換する場合には、オーバーサンプルした後に
ポストフィルタ（Ｇ0，Ｇ1）を掛けることによって得ら
れる。ところで、ＱＭＦの場合、そのフィルタＨ0，Ｈ1
の係数に次のような特徴がある。すなわち、Ｈ0の係数
をａ0，ａ1，…，ａ9とするときＨ1の係数はａ0，−
ａ1，…，ａ2，−ａ3，…，ａ8，−ａ9となり、さらに
ａ0＝ａ9，ａ1＝ａ8，ａ2＝ａ7，…，ａ4＝ａ5となって
いる。このため、従来よりその分割装置として図６に示
すようなバタフライ演算を行うものが考察されてきた。
このように、図５に示すＱＭＦは図６のようなバタフラ
イ演算を含むアダマール変換により演算されることが考
えられる。
【０００３】
【発明が解決しようとする課題】ところで、ＱＭＦのフ
ィルタ係数として図７に示すフィルタ係数を用いると実
験により画像圧縮に非常に良い結果が得られたので以後
このフィルタ係数について考える。図６において、図７
のフィルタ係数を用いるとＡ0（Ｚ），Ａ1（Ｚ）は（式
１）、（式２）で示される。 Ａ0（Ｚ）＝３２−５１２Ｚ-1＋４０３２Ｚ-1＋５１２Ｚ-3＋３２-4…（式１） Ａ1（Ｚ）＝３２＋５１２Ｚ-1＋４０３２Ｚ-1−５１２Ｚ-3＋３２-4…（式２） また、Ａ0（Ｚ2）＋Ａ1（Ｚ2）Ｚ-1＝Ｈ0（Ｚ），Ａ
0（Ｚ2）＋Ａ1（Ｚ2）Ｚ- 1＝Ｈ1（Ｚ）であることに着
目すれば図６で計算できることは明らかである。しか
し、この程度の簡単化だけでは実際に回路装置を構成す
る際に十分とは言えずその出力の多重化なども含めて問
題点があった。特に多重化する場合、図６に示すバタフ
ライ演算回路が複数必要となりＱＭＦ構成が非常に複雑
になるという欠点があった。多重化の方法を図８を用い
て簡単に説明する。図８はフィルタとして係数Ａ0，Ａ1
が夫々「１」の場合のアダマール変換によるＱＭＦの構
成を示す図であり、このアダマール変換のときが最も簡
単な構成になる。図８において、○印はディレイを、↓
印はサブサンプルを、・はマイナスをそれぞれ表わすも
のとする。この図に示すように、入力データをディレイ
（○）を介して２つに分割するとともに、夫々サブサン
プル（↓）を行い、サブサンプル出力をバタフライ演算
して出力を得ている。従って、入力に対し出力は８個も
あり（データレートは１／８である）、８個の出力をバ
スなどにまとめて整理しなければならないという欠点が
あった。そこで本発明は、簡単な構成でＱＭＦを実現す
ることができ、シリアルに効率よくＱＭＦの計算が可能
なＱＭＦ装置を提供することを目的とする。
ィルタ係数として図７に示すフィルタ係数を用いると実
験により画像圧縮に非常に良い結果が得られたので以後
このフィルタ係数について考える。図６において、図７
のフィルタ係数を用いるとＡ0（Ｚ），Ａ1（Ｚ）は（式
１）、（式２）で示される。 Ａ0（Ｚ）＝３２−５１２Ｚ-1＋４０３２Ｚ-1＋５１２Ｚ-3＋３２-4…（式１） Ａ1（Ｚ）＝３２＋５１２Ｚ-1＋４０３２Ｚ-1−５１２Ｚ-3＋３２-4…（式２） また、Ａ0（Ｚ2）＋Ａ1（Ｚ2）Ｚ-1＝Ｈ0（Ｚ），Ａ
0（Ｚ2）＋Ａ1（Ｚ2）Ｚ- 1＝Ｈ1（Ｚ）であることに着
目すれば図６で計算できることは明らかである。しか
し、この程度の簡単化だけでは実際に回路装置を構成す
る際に十分とは言えずその出力の多重化なども含めて問
題点があった。特に多重化する場合、図６に示すバタフ
ライ演算回路が複数必要となりＱＭＦ構成が非常に複雑
になるという欠点があった。多重化の方法を図８を用い
て簡単に説明する。図８はフィルタとして係数Ａ0，Ａ1
が夫々「１」の場合のアダマール変換によるＱＭＦの構
成を示す図であり、このアダマール変換のときが最も簡
単な構成になる。図８において、○印はディレイを、↓
印はサブサンプルを、・はマイナスをそれぞれ表わすも
のとする。この図に示すように、入力データをディレイ
（○）を介して２つに分割するとともに、夫々サブサン
プル（↓）を行い、サブサンプル出力をバタフライ演算
して出力を得ている。従って、入力に対し出力は８個も
あり（データレートは１／８である）、８個の出力をバ
スなどにまとめて整理しなければならないという欠点が
あった。そこで本発明は、簡単な構成でＱＭＦを実現す
ることができ、シリアルに効率よくＱＭＦの計算が可能
なＱＭＦ装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】請求項１記載の発明は、
上記目的達成のため、アダマール変換によりＱＭＦ計算
を実現するＱＭＦ装置であって、入力を時間軸上で遅延
させる遅延手段と、前記遅延手段により時間軸上で遅延
された出力に対し所定のサンプル処理を実行するサンプ
ル手段とを備えている。請求項２記載の発明は、アダマ
ール変換によりＱＭＦ計算を実現するＱＭＦ装置であっ
て、入力を複数の時間軸上に分割し、分割された一方の
時間軸上の入力を遅延させる遅延手段と、前記遅延手段
により時間軸上で遅延された出力に対し所定のサンプル
処理を実行する第１のサンプル手段と、前記分割された
他方の時間軸上の入力に対し所定のサンプル処理を実行
する第２のサンプル手段と、前記第２のサンプル手段の
出力に所定タイミングでマイナスゲインを付加するマイ
ナス付加手段と、前記第１のサンプル手段の出力と前記
マイナス付加手段を通して出力される前記第２のサンプ
ル手段の出力とを加算する加算手段とを備えている。前
記遅延手段は、例えば請求項３に記載されているよう
に、入力を所定軸上で順次遅延させる複数の遅延成分に
より構成されるものでもよく、また、例えば請求項４に
記載されているように、入力されたデータを順次シフト
させるシフトレジスタにより構成されるものであっても
よい。また、前記サンプル手段は、例えば請求項５に記
載されているように、サブサンプルを実現するサブサン
プル処理であってもよい。また、前記遅延手段により遅
延される時間は、請求項７に記載されているように、前
記サンプル手段によるサンプル処理が実行可能なタイミ
ングに基づいて設定されるものであってもよく、前記マ
イナスゲイン手段は、例えば請求項８に記載されている
ように、端子切換えによりマイナスゲインを付加するス
イッチであってもよい。
上記目的達成のため、アダマール変換によりＱＭＦ計算
を実現するＱＭＦ装置であって、入力を時間軸上で遅延
させる遅延手段と、前記遅延手段により時間軸上で遅延
された出力に対し所定のサンプル処理を実行するサンプ
ル手段とを備えている。請求項２記載の発明は、アダマ
ール変換によりＱＭＦ計算を実現するＱＭＦ装置であっ
て、入力を複数の時間軸上に分割し、分割された一方の
時間軸上の入力を遅延させる遅延手段と、前記遅延手段
により時間軸上で遅延された出力に対し所定のサンプル
処理を実行する第１のサンプル手段と、前記分割された
他方の時間軸上の入力に対し所定のサンプル処理を実行
する第２のサンプル手段と、前記第２のサンプル手段の
出力に所定タイミングでマイナスゲインを付加するマイ
ナス付加手段と、前記第１のサンプル手段の出力と前記
マイナス付加手段を通して出力される前記第２のサンプ
ル手段の出力とを加算する加算手段とを備えている。前
記遅延手段は、例えば請求項３に記載されているよう
に、入力を所定軸上で順次遅延させる複数の遅延成分に
より構成されるものでもよく、また、例えば請求項４に
記載されているように、入力されたデータを順次シフト
させるシフトレジスタにより構成されるものであっても
よい。また、前記サンプル手段は、例えば請求項５に記
載されているように、サブサンプルを実現するサブサン
プル処理であってもよい。また、前記遅延手段により遅
延される時間は、請求項７に記載されているように、前
記サンプル手段によるサンプル処理が実行可能なタイミ
ングに基づいて設定されるものであってもよく、前記マ
イナスゲイン手段は、例えば請求項８に記載されている
ように、端子切換えによりマイナスゲインを付加するス
イッチであってもよい。
【０００５】
【作用】本発明の手段の作用は次の通りである。請求項
１、２、３、４、５、６、７、８記載の発明では、先
ず、時間軸方向の経路が複数に分割され、その一方の時
間軸上に遅延手段が設けられているものとする。この状
態で、例えば画像データが入力されると遅延手段により
一方の時間軸上の入力が遅延されるとともに、時間軸上
で遅延された出力に対し第１のサンプル手段により所定
のサンプル処理が実現される。一方、分割された他方の
時間軸上の入力に対しては第２のサンプル手段により所
定のサンプル処理が実行され、この出力に対して所定の
タイミングでマイナスが付加される。そして、加算手段
によって第１のサンプル手段の出力とサンプル手段の出
力とが加算されて出力される。従って、簡単な構成でＱ
ＭＦを実現することができ、シリアルに効率よくＱＭＦ
の計算ができる。
１、２、３、４、５、６、７、８記載の発明では、先
ず、時間軸方向の経路が複数に分割され、その一方の時
間軸上に遅延手段が設けられているものとする。この状
態で、例えば画像データが入力されると遅延手段により
一方の時間軸上の入力が遅延されるとともに、時間軸上
で遅延された出力に対し第１のサンプル手段により所定
のサンプル処理が実現される。一方、分割された他方の
時間軸上の入力に対しては第２のサンプル手段により所
定のサンプル処理が実行され、この出力に対して所定の
タイミングでマイナスが付加される。そして、加算手段
によって第１のサンプル手段の出力とサンプル手段の出
力とが加算されて出力される。従って、簡単な構成でＱ
ＭＦを実現することができ、シリアルに効率よくＱＭＦ
の計算ができる。
【０００６】
【実施例】以下、図２〜図４を参照して実施例を説明す
る。第１実施例 図１及び図２は本発明に係るＱＭＦ装置の第１実施例を
示す図である。先ず、基本的な考え方を説明する。従来
はフィルタＨ0，Ｈ1を構成するために入力を分割した周
波数軸上にディレイ（図８の○参照）を設け、分割され
た入力夫々にサブサンプル（図８↓参照）を行った後、
バタフライ演算を行ってＱＭＦを実現していた。本発明
のＱＭＦ装置は演算を時間軸方向上にもっていくことに
よって多重化を同時に達成するものである。具体的に
は、ディレイ成分を時間軸上にもっていき多重化に使用
するようにする。
る。第１実施例 図１及び図２は本発明に係るＱＭＦ装置の第１実施例を
示す図である。先ず、基本的な考え方を説明する。従来
はフィルタＨ0，Ｈ1を構成するために入力を分割した周
波数軸上にディレイ（図８の○参照）を設け、分割され
た入力夫々にサブサンプル（図８↓参照）を行った後、
バタフライ演算を行ってＱＭＦを実現していた。本発明
のＱＭＦ装置は演算を時間軸方向上にもっていくことに
よって多重化を同時に達成するものである。具体的に
は、ディレイ成分を時間軸上にもっていき多重化に使用
するようにする。
【０００７】図１は上記考え方に基づいて作成されたＱ
ＭＦの回路構成を示す図であり、前記図８の多重化した
ＱＭＦの構成に適用したものである。図１において、Ｑ
ＭＦ装置は第１の多重化部I、第２の多重化部II、第３
の多重化部IIIから構成されており、図１Iの部分は図８
Iの部分に、図１IIの部分は図８IIの部分に、図１IIIの
部分は図８IIIの部分に夫々対応している。
ＭＦの回路構成を示す図であり、前記図８の多重化した
ＱＭＦの構成に適用したものである。図１において、Ｑ
ＭＦ装置は第１の多重化部I、第２の多重化部II、第３
の多重化部IIIから構成されており、図１Iの部分は図８
Iの部分に、図１IIの部分は図８IIの部分に、図１IIIの
部分は図８IIIの部分に夫々対応している。
【０００８】図１において、ＱＭＦ装置の多重化部I
は、入力ＩＮを２つの時間軸方向の成分に分割する経路
１１，１２と、分割された一方の時間軸上の経路１１に
設けられた入力を遅延させるディレイ１３の出力に対し
サブサンプルを実行するサブサンプル１４と、経路１２
上に設けられ分割した入力に対しサブサンプルを実行す
るサブサンプル１５と、サブサンプル１５によりサブサ
ンプルされた出力ｂをＡ端子又はＢ端子に選択的に切換
えるＡＢスイッチ１６と、Ｂ端子を経由する出力ｂにマ
イナスゲインを与えるマイナスゲイン１７と、サブサン
プル１４によりサブサンプルされた出力ａに、ＡＢスイ
ッチ１６を介して出力されるサブサンプル出力ｂを加算
して加算出力ｃとして出力する加算器１８とにより構成
されている。上記ディレイ１３としては、例えばシフト
レジスタが使用される。このように、ディレイ１３を時
間軸上の経路１３に設け、このディレイ１３を多重化に
使うことによって前記図８Iに示すようなバタフライ演
算部を不要にすることができ、かつ、シリアルなデータ
出力ｃを得ることができる。
は、入力ＩＮを２つの時間軸方向の成分に分割する経路
１１，１２と、分割された一方の時間軸上の経路１１に
設けられた入力を遅延させるディレイ１３の出力に対し
サブサンプルを実行するサブサンプル１４と、経路１２
上に設けられ分割した入力に対しサブサンプルを実行す
るサブサンプル１５と、サブサンプル１５によりサブサ
ンプルされた出力ｂをＡ端子又はＢ端子に選択的に切換
えるＡＢスイッチ１６と、Ｂ端子を経由する出力ｂにマ
イナスゲインを与えるマイナスゲイン１７と、サブサン
プル１４によりサブサンプルされた出力ａに、ＡＢスイ
ッチ１６を介して出力されるサブサンプル出力ｂを加算
して加算出力ｃとして出力する加算器１８とにより構成
されている。上記ディレイ１３としては、例えばシフト
レジスタが使用される。このように、ディレイ１３を時
間軸上の経路１３に設け、このディレイ１３を多重化に
使うことによって前記図８Iに示すようなバタフライ演
算部を不要にすることができ、かつ、シリアルなデータ
出力ｃを得ることができる。
【０００９】また、ＱＭＦ装置の多重化部IIは、時間軸
上の経路２０に設けられ多重化部Iにより多重化された
入力Ｃを順次遅延させるディレイ２１，２２，２３と、
ディレイ２１，２２，２３に入力される前の入力を分割
する経路２４，２５，２６と、ディレイ２２の出力を分
割した経路２６の出力が入力される端子Ｒとを選択的に
切換えるＲＳスイッチ２７と、ディレイ２１の出力を分
割した経路２５の出力が入力される端子Ｓとディレイ２
１に入力される前の入力を分割した経路２４の出力が入
力される端子Ｒとを選択的に切換えるＲＳスイッチ２８
と、ＲＳスイッチ２７により切換えられたディレイ２３
又はディレイ２２の出力に対しサブサンプルを実行する
サブサンプル２９と、ＲＳスイッチ２８により切換えら
れたディレイ２１の出力又は分割した入力に対しサブサ
ンプルを実行するサブサンプル３０と、サブサンプル３
０によりサブサンプルされた出力ｅをＣ端子又はＤ端子
に選択的に切換えるＣＤスイッチ３１と、Ｄ端子を経由
する出力ｅにマイナスゲインを与えるマイナスゲイン３
２と、サブサンプル２９によりサブサンプルされた出力
ｄに、ＣＤスイッチ３１を介して出力されるサブサンプ
ル出力ｅを加算して出力する加算器３３とにより構成さ
れている。
上の経路２０に設けられ多重化部Iにより多重化された
入力Ｃを順次遅延させるディレイ２１，２２，２３と、
ディレイ２１，２２，２３に入力される前の入力を分割
する経路２４，２５，２６と、ディレイ２２の出力を分
割した経路２６の出力が入力される端子Ｒとを選択的に
切換えるＲＳスイッチ２７と、ディレイ２１の出力を分
割した経路２５の出力が入力される端子Ｓとディレイ２
１に入力される前の入力を分割した経路２４の出力が入
力される端子Ｒとを選択的に切換えるＲＳスイッチ２８
と、ＲＳスイッチ２７により切換えられたディレイ２３
又はディレイ２２の出力に対しサブサンプルを実行する
サブサンプル２９と、ＲＳスイッチ２８により切換えら
れたディレイ２１の出力又は分割した入力に対しサブサ
ンプルを実行するサブサンプル３０と、サブサンプル３
０によりサブサンプルされた出力ｅをＣ端子又はＤ端子
に選択的に切換えるＣＤスイッチ３１と、Ｄ端子を経由
する出力ｅにマイナスゲインを与えるマイナスゲイン３
２と、サブサンプル２９によりサブサンプルされた出力
ｄに、ＣＤスイッチ３１を介して出力されるサブサンプ
ル出力ｅを加算して出力する加算器３３とにより構成さ
れている。
【００１０】また、ＱＭＦ装置の多重化部IIIは、時間
軸上の経路４０に設けられ多重化部IIにより多重化され
た入力Ｃを順次遅延させるディレイ４１，４２，４３，
４４，４５，４６，４７と、ディレイ４１，４２，４
３，４４，４５，４６，４７に対応して設けられ、各デ
ィレイ４１，４２，４３，４４，４５，４６，４７に入
力される前の入力を分割する経路４８，４９，５０，５
１，５２，５３，５４と、ディレイ４７の出力が入力さ
れる端子Ｗとディレイ４６の出力を分割した経路５４の
出力が入力される端子Ｖとディレイ４５の出力を分割し
た経路５３の出力が入力される端子Ｕとディレイ４４の
出力を分割した経路５２の出力が入力される端子Ｔとを
選択的に切換えるＷＶＵＴスイッチ５５と、ディレイ４
３の出力を分割した経路５１の出力が入力される端子Ｗ
とディレイ４２の出力を分割した経路５０の出力が入力
される端子Ｖと、ディレイ４５の出力を分割した経路４
９の出力が入力される端子ＳＵと、ディレイ４１に入力
される前の入力を分割した経路４８の出力が入力される
端子Ｔとを選択的に切換えるＷＶＵＴスイッチ５６と、
ＷＶＵＴスイッチ５５により切換えられたディレイ４４
〜４７の出力に対しサブサンプルを実行するサブサンプ
ル５７と、ＷＶＵＴスイッチ５６により切換えられたデ
ィレイ４１〜４３の出力又は分割した入力に対しサブサ
ンプルを実行するサブサンプル５８と、サブサンプル５
８によりサブサンプルされた出力ｅをＥ端子又はＦ端子
に選択的に切換えるＥＦスイッチ５９と、Ｆ端子を経由
する出力ｂにマイナスゲインを与えるマイナスゲイン６
０と、サブサンプル５７によりサブサンプルされた出力
に、ＥＦスイッチ５９を介して出力されるサブサンプル
出力を加算して出力する加算器６１とにより構成されて
いる。
軸上の経路４０に設けられ多重化部IIにより多重化され
た入力Ｃを順次遅延させるディレイ４１，４２，４３，
４４，４５，４６，４７と、ディレイ４１，４２，４
３，４４，４５，４６，４７に対応して設けられ、各デ
ィレイ４１，４２，４３，４４，４５，４６，４７に入
力される前の入力を分割する経路４８，４９，５０，５
１，５２，５３，５４と、ディレイ４７の出力が入力さ
れる端子Ｗとディレイ４６の出力を分割した経路５４の
出力が入力される端子Ｖとディレイ４５の出力を分割し
た経路５３の出力が入力される端子Ｕとディレイ４４の
出力を分割した経路５２の出力が入力される端子Ｔとを
選択的に切換えるＷＶＵＴスイッチ５５と、ディレイ４
３の出力を分割した経路５１の出力が入力される端子Ｗ
とディレイ４２の出力を分割した経路５０の出力が入力
される端子Ｖと、ディレイ４５の出力を分割した経路４
９の出力が入力される端子ＳＵと、ディレイ４１に入力
される前の入力を分割した経路４８の出力が入力される
端子Ｔとを選択的に切換えるＷＶＵＴスイッチ５６と、
ＷＶＵＴスイッチ５５により切換えられたディレイ４４
〜４７の出力に対しサブサンプルを実行するサブサンプ
ル５７と、ＷＶＵＴスイッチ５６により切換えられたデ
ィレイ４１〜４３の出力又は分割した入力に対しサブサ
ンプルを実行するサブサンプル５８と、サブサンプル５
８によりサブサンプルされた出力ｅをＥ端子又はＦ端子
に選択的に切換えるＥＦスイッチ５９と、Ｆ端子を経由
する出力ｂにマイナスゲインを与えるマイナスゲイン６
０と、サブサンプル５７によりサブサンプルされた出力
に、ＥＦスイッチ５９を介して出力されるサブサンプル
出力を加算して出力する加算器６１とにより構成されて
いる。
【００１１】次に、本実施例の動作を説明する。本ＱＭ
Ｆ装置は、時間軸上に設けられたディレイ、加算器及び
スイッチを使用することにより多重化しながら計算する
ものである。以下、図２のタイミングチャートを参照し
ながらＱＭＦ装置の第２段までの動作を述べる。図２は
前記図１のＱＭＦ装置の入力ＩＮ（１，２，３，…）が
入力されたときの多重化部I,IIの各部の出力を示すタイ
ミングチャートである。多重化部Iに図２に示す入力Ｉ
Ｎ（１，２，３…）が入力されると、入力ＩＮは時間軸
上の経路１１上に設けられたディレイ１３により所定パ
ルス遅れたタイミングで（本実施例では、次の入力タイ
ミングで）サブサンプル１４に出力される。サブサンプ
ル１４は遅延された入力ＩＮ（１，２，３…）に対して
１つおきにデータを間引いて出力するサブサンプルを実
行して出力ａ（１，３，５，…）として加算器１８に出
力する。一方、分割された入力ＩＮは経路１２を通して
遅延されることなくサブサンプル１５に入力され、サブ
サンプル１５で入力ＩＮ（１，２，３…）に対してサブ
サンプルを実行して出力ｂ（２，４，６，…）をＡＢス
イッチ１６を介して加算器１８に出力する。ここで、Ａ
Ｂスイッチ１６の切換タイミング図２のＡＢＳＷに示す
ようにこのタイミングでＡＢスイッチ１６を切換えて出
力ｂ（２，４，６，…）とその出力ｂにマイナスを付し
た出力（−２，−４，−６，…）を交互に加算器１８に
出力するようにする。加算器１８はサブサンプル出力ａ
とＡＢスイッチ１６を介して出力されたサブサンプル出
力ｂとを順次加算して加算出力Ｃ（１＋２，１−２，３
＋４，３−４，５＋６，５−６，…）を出力する。以上
により、ＱＭＦ装置の第１段の多重化部Iからは多重化
されたＣがシリアルに出力される。
Ｆ装置は、時間軸上に設けられたディレイ、加算器及び
スイッチを使用することにより多重化しながら計算する
ものである。以下、図２のタイミングチャートを参照し
ながらＱＭＦ装置の第２段までの動作を述べる。図２は
前記図１のＱＭＦ装置の入力ＩＮ（１，２，３，…）が
入力されたときの多重化部I,IIの各部の出力を示すタイ
ミングチャートである。多重化部Iに図２に示す入力Ｉ
Ｎ（１，２，３…）が入力されると、入力ＩＮは時間軸
上の経路１１上に設けられたディレイ１３により所定パ
ルス遅れたタイミングで（本実施例では、次の入力タイ
ミングで）サブサンプル１４に出力される。サブサンプ
ル１４は遅延された入力ＩＮ（１，２，３…）に対して
１つおきにデータを間引いて出力するサブサンプルを実
行して出力ａ（１，３，５，…）として加算器１８に出
力する。一方、分割された入力ＩＮは経路１２を通して
遅延されることなくサブサンプル１５に入力され、サブ
サンプル１５で入力ＩＮ（１，２，３…）に対してサブ
サンプルを実行して出力ｂ（２，４，６，…）をＡＢス
イッチ１６を介して加算器１８に出力する。ここで、Ａ
Ｂスイッチ１６の切換タイミング図２のＡＢＳＷに示す
ようにこのタイミングでＡＢスイッチ１６を切換えて出
力ｂ（２，４，６，…）とその出力ｂにマイナスを付し
た出力（−２，−４，−６，…）を交互に加算器１８に
出力するようにする。加算器１８はサブサンプル出力ａ
とＡＢスイッチ１６を介して出力されたサブサンプル出
力ｂとを順次加算して加算出力Ｃ（１＋２，１−２，３
＋４，３−４，５＋６，５−６，…）を出力する。以上
により、ＱＭＦ装置の第１段の多重化部Iからは多重化
されたＣがシリアルに出力される。
【００１２】次に、多重化部IIに多重化部Iで多重化さ
れたデータＣが入力されると、入力Ｃは時間軸上の経路
２０上に設けられたディレイ２１，２２，２３により順
次遅延されるとともに、各ディレイ２１〜２３により遅
延された値は図２のＲＳＳＷに示す切換タイミングでサ
ブサンプル２９，３０に出力される。すなわち、サブサ
ンプル２９，３０に出力された値のタイミングを揃える
ために図２のＲＳＳＷに示す切換タイミングの立下り立
上がりでＲＳスイッチ２７，２８を切り換えるようにし
ている。サブサンプル２９はディレイ２１〜２３又はデ
ィレイ２１，２２により遅延された入力Ｃ（１＋２，１
−２，３＋４，３−４，…）に対してデータを間引いて
出力するサブサンプルを実行して出力ｄ（１＋２，１−
２，５＋６，５−６，…）として加算器３３に出力する
（図２ｉ，ｊ参照）。また、サブサンプル３０はディレ
イ２１により遅延された入力Ｃ又は経路２０上で遅延さ
れることなく入力された入力Ｃ（１＋２，１−２，３＋
４，３−４，…）に対してサブサンプルを実行して出力
ｅ（３＋４，３−４，７＋８，７−８，…）をＣＤスイ
ッチ３１を介して加算器３３に出力する（図２ｋ，ｌ参
照）。すなわち、前記多重化部Iにおいて、入力ＩＮ
（１，２，３，…）に対してサブサンプルを実行して出
力ａ（１，３，５，…）及び出力ｂ（２，４，３，…）
を得たのと同様の方法により多重化部IIの入力となる多
重化部Iの出力ｃ（１＋２，１−２，３＋４，３−４，
…）に対してサブサンプルを実行して出力ｄ（１＋２，
１−２，…）及び出力ｅ（３＋４，３−４，…）を得て
いる。また、ＣＤスイッチ３１の切換タイミング図２の
ＣＤＳＷに示すようにこのタイミングでＣＤスイッチ３
１を切換えて出力ｅ（３＋４，３−４，７＋８，７−
８，…）とその出力ｅにマイナスを付した出力（−（３
＋４），−（３−４），−（７＋８），−（７−８），
…）を交互に加算器３３に出力するようにする。加算器
３３はサブサンプル出力ｄとＣＤスイッチ３１を介して
出力されたサブサンプル出力ｅとを順次加算して加算出
力（１＋２＋３＋４，１＋２−（３＋４），１−２＋３
−４，１−２−（３−４），…）を出力する。このよう
にして、ＱＭＦ装置の第２段の多重化部IIからは多重化
部Iで多重化された出力Ｃを更に多重化した出力がシリ
アルに出力される。また、多重化部IIIも上述した多重
化部IIと同様に動作し、ＱＭＦ装置の第３段の多重化部
IIIからは多重化部IIで多重化された出力を更に多重化
した出力がシリアルに出力される。
れたデータＣが入力されると、入力Ｃは時間軸上の経路
２０上に設けられたディレイ２１，２２，２３により順
次遅延されるとともに、各ディレイ２１〜２３により遅
延された値は図２のＲＳＳＷに示す切換タイミングでサ
ブサンプル２９，３０に出力される。すなわち、サブサ
ンプル２９，３０に出力された値のタイミングを揃える
ために図２のＲＳＳＷに示す切換タイミングの立下り立
上がりでＲＳスイッチ２７，２８を切り換えるようにし
ている。サブサンプル２９はディレイ２１〜２３又はデ
ィレイ２１，２２により遅延された入力Ｃ（１＋２，１
−２，３＋４，３−４，…）に対してデータを間引いて
出力するサブサンプルを実行して出力ｄ（１＋２，１−
２，５＋６，５−６，…）として加算器３３に出力する
（図２ｉ，ｊ参照）。また、サブサンプル３０はディレ
イ２１により遅延された入力Ｃ又は経路２０上で遅延さ
れることなく入力された入力Ｃ（１＋２，１−２，３＋
４，３−４，…）に対してサブサンプルを実行して出力
ｅ（３＋４，３−４，７＋８，７−８，…）をＣＤスイ
ッチ３１を介して加算器３３に出力する（図２ｋ，ｌ参
照）。すなわち、前記多重化部Iにおいて、入力ＩＮ
（１，２，３，…）に対してサブサンプルを実行して出
力ａ（１，３，５，…）及び出力ｂ（２，４，３，…）
を得たのと同様の方法により多重化部IIの入力となる多
重化部Iの出力ｃ（１＋２，１−２，３＋４，３−４，
…）に対してサブサンプルを実行して出力ｄ（１＋２，
１−２，…）及び出力ｅ（３＋４，３−４，…）を得て
いる。また、ＣＤスイッチ３１の切換タイミング図２の
ＣＤＳＷに示すようにこのタイミングでＣＤスイッチ３
１を切換えて出力ｅ（３＋４，３−４，７＋８，７−
８，…）とその出力ｅにマイナスを付した出力（−（３
＋４），−（３−４），−（７＋８），−（７−８），
…）を交互に加算器３３に出力するようにする。加算器
３３はサブサンプル出力ｄとＣＤスイッチ３１を介して
出力されたサブサンプル出力ｅとを順次加算して加算出
力（１＋２＋３＋４，１＋２−（３＋４），１−２＋３
−４，１−２−（３−４），…）を出力する。このよう
にして、ＱＭＦ装置の第２段の多重化部IIからは多重化
部Iで多重化された出力Ｃを更に多重化した出力がシリ
アルに出力される。また、多重化部IIIも上述した多重
化部IIと同様に動作し、ＱＭＦ装置の第３段の多重化部
IIIからは多重化部IIで多重化された出力を更に多重化
した出力がシリアルに出力される。
【００１３】以上説明したように、本実施例に係るＱＭ
Ｆ装置の例えば多重化部Iは、入力ＩＮを２つの時間軸
方向の成分に分割する経路１１，１２と、分割された一
方の時間軸上の経路１１に設けられた入力を遅延させる
ディレイ１３の出力に対しサブサンプルを実行するサブ
サンプル１４と、経路１２上に設けられ分割した入力に
対しサブサンプルを実行するサブサンプル１５と、サブ
サンプル１５によりサブサンプルされた出力ｂに選択的
に切換えるＡＢスイッチ１６と、経由する出力ｂにマイ
ナスゲインを与えるマイナスゲイン１７と、サブサンプ
ル１４によりサブサンプルされた出力ａに、ＡＢスイッ
チ１６を介して出力されるサブサンプル出力ｂを加算し
て加算出力ｃとして出力する加算器１８とを備え、ディ
レイ１３を時間軸上にもっていくことによって演算を時
間軸上で多重化しながら実行するようにしているので、
シフトレジスタや加算器のみの非常に簡単な構成により
ＱＭＦを実現することができる。また、シリアルに効率
よくＱＭＦの計算ができるので複雑なバスタイミング回
路等を不要にすることができシリアルなデータ処理が可
能になる。
Ｆ装置の例えば多重化部Iは、入力ＩＮを２つの時間軸
方向の成分に分割する経路１１，１２と、分割された一
方の時間軸上の経路１１に設けられた入力を遅延させる
ディレイ１３の出力に対しサブサンプルを実行するサブ
サンプル１４と、経路１２上に設けられ分割した入力に
対しサブサンプルを実行するサブサンプル１５と、サブ
サンプル１５によりサブサンプルされた出力ｂに選択的
に切換えるＡＢスイッチ１６と、経由する出力ｂにマイ
ナスゲインを与えるマイナスゲイン１７と、サブサンプ
ル１４によりサブサンプルされた出力ａに、ＡＢスイッ
チ１６を介して出力されるサブサンプル出力ｂを加算し
て加算出力ｃとして出力する加算器１８とを備え、ディ
レイ１３を時間軸上にもっていくことによって演算を時
間軸上で多重化しながら実行するようにしているので、
シフトレジスタや加算器のみの非常に簡単な構成により
ＱＭＦを実現することができる。また、シリアルに効率
よくＱＭＦの計算ができるので複雑なバスタイミング回
路等を不要にすることができシリアルなデータ処理が可
能になる。
【００１４】第２実施例 図３及び図４は本発明に係るＱＭＦ装置の第２実施例を
示す図であり、前記図８の第１段のIの部分に前記図７
のフィルタ係数を与えた場合の多重化の例を示したもの
である。本実施例の説明に当り第１実施例と同一構成部
分には同一符号を付している。先ず、図８のIの部分に
図７のフィルタ係数を単純に適用すると図３のような構
成となる。図３中、・はマイナス、↓はサブサンプル、
○はディレイ、□は下印（数字はその係数）を示す。図
７のフィルタ係数を用いると画像圧縮に非常に良い結果
が得られるが、係数４０３２の乗算があるため図３に示
すように回路構成が複雑になる。すなわち、フィルタ係
数が２のべき（２n）のときは前記図１と同様なシフト
レジスタ、加算器及びスイッチを使用した簡単な構成に
することが可能であるが、上記図３のフィルタ係数の中
に２のべきで表されない係数４０３２が存在するため前
記図１に示したディレイ成分を時間軸上にもっていく構
成をとることができず図３のような複雑な構成となる。
この欠点をなくすため、上記係数４０３２は４０３２＝
４０９６−３２−３２で表されることに着目し、このよ
うにして４０３２を２のべきで表される４０９６，３２
として表現すると前記図３は図４に示すような大幅に簡
略化された回路構成となる。図４に示すように図８のＩ
の部分は、２のべきの乗算（シフトonly）と加算装置及
びスイッチのみによって構成されることになりＱＭＦの
構成を非常に簡単にすることができ、シリアルにデータ
処理が可能となる。
示す図であり、前記図８の第１段のIの部分に前記図７
のフィルタ係数を与えた場合の多重化の例を示したもの
である。本実施例の説明に当り第１実施例と同一構成部
分には同一符号を付している。先ず、図８のIの部分に
図７のフィルタ係数を単純に適用すると図３のような構
成となる。図３中、・はマイナス、↓はサブサンプル、
○はディレイ、□は下印（数字はその係数）を示す。図
７のフィルタ係数を用いると画像圧縮に非常に良い結果
が得られるが、係数４０３２の乗算があるため図３に示
すように回路構成が複雑になる。すなわち、フィルタ係
数が２のべき（２n）のときは前記図１と同様なシフト
レジスタ、加算器及びスイッチを使用した簡単な構成に
することが可能であるが、上記図３のフィルタ係数の中
に２のべきで表されない係数４０３２が存在するため前
記図１に示したディレイ成分を時間軸上にもっていく構
成をとることができず図３のような複雑な構成となる。
この欠点をなくすため、上記係数４０３２は４０３２＝
４０９６−３２−３２で表されることに着目し、このよ
うにして４０３２を２のべきで表される４０９６，３２
として表現すると前記図３は図４に示すような大幅に簡
略化された回路構成となる。図４に示すように図８のＩ
の部分は、２のべきの乗算（シフトonly）と加算装置及
びスイッチのみによって構成されることになりＱＭＦの
構成を非常に簡単にすることができ、シリアルにデータ
処理が可能となる。
【００１５】なお、上記ＱＭＦ装置やフィルタ係数を構
成する回路や部材の数、種類などは前述した実施例に限
られないことは言うまでもない。
成する回路や部材の数、種類などは前述した実施例に限
られないことは言うまでもない。
【００１６】
【発明の効果】請求項１，２，３，４，５，６，７及び
８記載の発明によれば、アダマール変換によりＱＭＦ計
算を実現するＱＭＦ装置であって、入力を時間軸上で遅
延させる遅延手段と、前記遅延手段により時間軸上で遅
延された出力に対し所定のサンプル処理を実行するサン
プル手段とを備えているので、簡単構成でＱＭＦを実現
することができ、シリアルに効率よくＱＭＦの計算がで
きる。
８記載の発明によれば、アダマール変換によりＱＭＦ計
算を実現するＱＭＦ装置であって、入力を時間軸上で遅
延させる遅延手段と、前記遅延手段により時間軸上で遅
延された出力に対し所定のサンプル処理を実行するサン
プル手段とを備えているので、簡単構成でＱＭＦを実現
することができ、シリアルに効率よくＱＭＦの計算がで
きる。
【図１】ＱＭＦ装置の回路構成図である。
【図２】ＱＭＦ装置のタイミングチャートである。
【図３】ＱＭＦ装置の回路構成部である。
【図４】ＱＭＦ装置の回路構成図である。
【図５】ＱＭＦ装置のブロック構成図である。
【図６】ＱＭＦ装置の分割装置を示す回路構成図であ
る。
る。
【図７】ＱＭＦ装置のフィルタ係数を示す図である。
【図８】アダマール変換によるＱＭＦ装置の回路構成図
である。
である。
１１，１２，２０，２４〜２６，４０，４８〜５４ 時
間軸上の経路 １３，２１〜２３，４１〜４７ ディレイ １４，１５，２９，３０，５７，５８ サブサンプル １６，２７，２８，３１，５５，５６，５９ スイッチ １７，３２，６０ マイナスゲイン １８，３３，６１ 加算器
間軸上の経路 １３，２１〜２３，４１〜４７ ディレイ １４，１５，２９，３０，５７，５８ サブサンプル １６，２７，２８，３１，５５，５６，５９ スイッチ １７，３２，６０ マイナスゲイン １８，３３，６１ 加算器
Claims (8)
- 【請求項１】 アダマール変換によりＱＭＦ計算を実現
するＱＭＦ装置であって、 入力を時間軸上で遅延させる遅延手段と、 前記遅延手段により時間軸上で遅延された出力に対し所
定のサンプル処理を実行するサンプル手段と、 を具備したことを特徴とするＱＭＦ装置。 - 【請求項２】 アダマール変換によりＱＭＦ計算を実現
するＱＭＦ装置であって、 入力を複数の時間軸上に分割し、分割された一方の時間
軸上の入力を遅延させる遅延手段と、 前記遅延手段により時間軸上で遅延された出力に対し所
定のサンプル処理を実行する第１のサンプル手段と、 前記分割された他方の時間軸上の入力に対し所定のサン
プル処理を実行する第２のサンプル手段と、 前記第２のサンプル手段の出力に所定タイミングでマイ
ナスゲインを付加するマイナス付加手段と、 前記第１のサンプル手段の出力と前記マイナス付加手段
を通して出力される前記第２のサンプル手段の出力とを
加算する加算手段と、 を具備したことを特徴とするＱＭＦ装置。 - 【請求項３】 前記遅延手段は、入力を所定軸上で順次
遅延させる複数の遅延成分により構成されることを特徴
とする請求項１又は請求項２の何れかに記載のＱＭＦ装
置。 - 【請求項４】 前記遅延手段は、入力されたデータを順
次シフトさせるシフトレジスタにより構成されることを
特徴とする請求項１、請求項２又は請求項３の何れかに
記載のＱＭＦ装置。 - 【請求項５】 前記サンプル手段は、サブサンプルを実
行するサブサンプル処理であることを特徴とする請求項
１又は請求項２の何れかに記載のＱＭＦ装置。 - 【請求項６】 前記サンプル手段は、サブサンプルを実
行するサブサンプル処理であることを特徴とする請求項
１又は請求項２の何れかに記載のＱＭＦ装置。 - 【請求項７】 前記遅延手段により遅延される時間は、
前記サンプル手段によるサンプル処理が実行可能なタイ
ミングに基づいて設定されることを特徴とする請求項
１、請求項２、請求項３、請求項４、請求項５、請求項
６の何れかに記載のＱＭＦ装置。 - 【請求項８】 前記マイナスゲイン手段は、端子切換え
によりマイナスゲインを付加するスイッチであることを
特徴とする請求項２に記載のＱＭＦ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20726892A JPH0630393A (ja) | 1992-07-10 | 1992-07-10 | Ｑｍｆ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20726892A JPH0630393A (ja) | 1992-07-10 | 1992-07-10 | Ｑｍｆ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0630393A true JPH0630393A (ja) | 1994-02-04 |
Family
ID=16536986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20726892A Pending JPH0630393A (ja) | 1992-07-10 | 1992-07-10 | Ｑｍｆ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630393A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005519361A (ja) * | 2002-02-27 | 2005-06-30 | シー・デイ・エム・オプテイクス・インコーポレイテツド | 波面符号化イメージングシステムの最適化された画像処理 |
-
1992
- 1992-07-10 JP JP20726892A patent/JPH0630393A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005519361A (ja) * | 2002-02-27 | 2005-06-30 | シー・デイ・エム・オプテイクス・インコーポレイテツド | 波面符号化イメージングシステムの最適化された画像処理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2139511C (en) | Digital filter having high accuracy and efficiency | |
| JP3223188B2 (ja) | 積の数を減らすことによりディジタルフィルタバンクの電力消費を減らす方法 | |
| US20160079960A1 (en) | Fast FIR Filtering Technique for Multirate Filters | |
| US7010557B2 (en) | Low power decimation system and method of deriving same | |
| WO1996037953A1 (en) | Multi-rate iir decimation and interpolation filters | |
| Wu et al. | Design of discrete Fourier transform modulated filter bank with sharp transition band | |
| JPH0630393A (ja) | Ｑｍｆ装置 | |
| Ramstad et al. | Multistage, multirate FIR filter structures for narrow transition-band filters | |
| EP1415277B1 (en) | Pyramid filter | |
| EP0791242B1 (en) | Improved digital filter | |
| DE19940926A1 (de) | Filtereinrichtung mit Kernfilter, Dezimator und Interpolator | |
| JP2003158445A (ja) | Ｎ次デジタルｆｉｒフィルタ及びフィルタリング方法 | |
| US7693923B2 (en) | Digital filter system whose stopband roots lie on unit circle of complex plane and associated method | |
| JP2558846B2 (ja) | デジタルフィルタバンク | |
| JP2938655B2 (ja) | サブバンド分割フィルタとサブバンド合成フィルタ | |
| Fettweis et al. | Realization of filter banks by means of wave digital filters | |
| JP2526990B2 (ja) | 非巡回形ダウンサンプリングフィルタ | |
| JP3619534B2 (ja) | サブバンド分離及び結合方式 | |
| JP2864827B2 (ja) | ウエーブレット変換装置 | |
| Karp et al. | Processing arbitrary-length signals with MDFT filter banks | |
| Rault et al. | Symmetrie delay factorization: A generalized theory for paraunitary filter banks | |
| JPH07131295A (ja) | デジタルフィルタ | |
| JPH0993134A (ja) | ウェーブレット変換方法 | |
| KR930009147B1 (ko) | 효율적인 쿼어드 러쳐 미러 필터 | |
| Damjanović et al. | The ECG signal decomposition using IIR wavelet filter banks |