JPH06303145A - キャリアリーク抑圧回路 - Google Patents
キャリアリーク抑圧回路Info
- Publication number
- JPH06303145A JPH06303145A JP8498893A JP8498893A JPH06303145A JP H06303145 A JPH06303145 A JP H06303145A JP 8498893 A JP8498893 A JP 8498893A JP 8498893 A JP8498893 A JP 8498893A JP H06303145 A JPH06303145 A JP H06303145A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- component
- carrier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ４相ＰＳＫ等の直交変調器の入力の２系統の
Ich, Qch のディジタル信号を各アナログ信号に変換す
る D/A変換の際に必然的に生じる DC 成分により出力の
直交変調信号に生ずるキャリア漏洩を抑圧するキャリア
リーク抑圧回路に関し、入力の Ich, Qchのベースバン
ド信号と直交位相のキャリアとの積を求める直交変調器
である各ミキサも、入力のディジタル信号をアナログ信
号に変換する各D/A 変換器の出力の各 DC 分を無くする
為の各フィードバックのループ内に入った正確なループ
制御のキャリアリーク抑圧回路の実現を目的とする。 【構成】 直交変調部(10)の出力の直交変調信号を各Ｉ
ch, Ｑchのベースバンド信号に戻す簡易復調部(1)を設
け、該簡易復調部(1) で復調した各ベースバンド信号
(I,Q)のなかの各 DC 成分を前記直交変調部(10)の各オ
ペアンプ(12,22)の入力側にフィードバックし其の出力
側で該 DC 成分が無くなる様にループ制御するように構
成する。
Ich, Qch のディジタル信号を各アナログ信号に変換す
る D/A変換の際に必然的に生じる DC 成分により出力の
直交変調信号に生ずるキャリア漏洩を抑圧するキャリア
リーク抑圧回路に関し、入力の Ich, Qchのベースバン
ド信号と直交位相のキャリアとの積を求める直交変調器
である各ミキサも、入力のディジタル信号をアナログ信
号に変換する各D/A 変換器の出力の各 DC 分を無くする
為の各フィードバックのループ内に入った正確なループ
制御のキャリアリーク抑圧回路の実現を目的とする。 【構成】 直交変調部(10)の出力の直交変調信号を各Ｉ
ch, Ｑchのベースバンド信号に戻す簡易復調部(1)を設
け、該簡易復調部(1) で復調した各ベースバンド信号
(I,Q)のなかの各 DC 成分を前記直交変調部(10)の各オ
ペアンプ(12,22)の入力側にフィードバックし其の出力
側で該 DC 成分が無くなる様にループ制御するように構
成する。
Description
【０００１】
【産業上の利用分野】本発明は２相ＰＳＫ，４相ＰＳ
Ｋ，多値ＱＡＭ等の直交変調部に係り、特に其の中心の
直交変調器の入力の２系統のＩch, Ｑchのディジタル信
号を各アナログ信号に変換する D/A変換の際に必然的に
生じる DC成分により直交変調部の出力の直交変調信号
に生ずるキャリアの漏洩分を抑圧するキャリアリーク抑
圧回路に関する。
Ｋ，多値ＱＡＭ等の直交変調部に係り、特に其の中心の
直交変調器の入力の２系統のＩch, Ｑchのディジタル信
号を各アナログ信号に変換する D/A変換の際に必然的に
生じる DC成分により直交変調部の出力の直交変調信号
に生ずるキャリアの漏洩分を抑圧するキャリアリーク抑
圧回路に関する。
【０００２】
【従来の技術】従来の４相ＰＳＫ等の直交変調部の構成
を図６に示す。入力の２系列のベースバンドＩch, Ｑch
の各ディジタル信号を, アナログ信号に変換する各 D/A
変換器11,21の各変換出力には、出力のアナログ信号の
真の中心値（例えば８ビットの十進値 0〜255 の中心値
127.5)に相当する入力のディジタル信号が存在しない
(最も近いものとして、値127 に相当する01111111と値1
28 に相当する10000000とがあるのみ)為に必然的に生じ
る出力側の各アナログ信号のなかの DC 成分は、次段の
各オペアンプAMP12,22にて其のオフセット調整部を調整
する事によりキャンセルされて、DC分の無い Ich, Qch
のアナログの出力信号を得て、其のアナログ出力信号
が、各ロールオフ・フィルタ13, 23にて整形され、変調
用の各ミキサ14,24 にて、キャリアを発生するローカル
発振器OSC 20の出力の２分岐ハイブリッドH 21による直
交２分岐出力のキャリア 0゜,90 ゜と掛算され、その出
力の２つの乗算出力が合成ハイブリッドH 30にて合成さ
れ、その出力の合成信号の周波数帯域が帯域フィルタ40
にて制限されて、所定帯域で其の帯域中心に不要なキャ
リアリークLoの無い直交変調信号を出力する様にしてい
た。然し、この出力の直交変調信号の中の不要なキャリ
アリークLoを抑圧する事は、上記オペアンプAMP12,22に
おけるオフセット調整部の調整電圧のバラツキ, 周囲温
度の変動による該調整電圧の変動等により、完全に抑圧
する事は困難である。その為、図７の従来のキャリアリ
ーク抑圧回路に示す如く、各オペアンプAMP12,22の出力
の各アナログ信号全体に対する各ロールオフ・フィルタ
13,23 の出力に更にその中の各DC分のみを通す各ローパ
ス・フィルタ13f 23f を設けて各DC分のみを検出し、該
ローパス・フィルタ13f 23f の出力の各DC電圧を、各増
幅器13a 23aを介し前記各オペアンプAMP12,22の入力に
単にフィードバックする方法が考えられる。然し、この
方法は、ベースバンド入力の Ich, Qch のディジタル信
号から変換されたアナログ信号と,キャリア発生のロー
カル発振器OSC 20の出力の直交２分岐出力のキャリアと
を掛算する変調用各ミキサ14,24 が、前記各 DC分を無
くする為の各フィードバックのループに入っていないの
で、各ミキサ14,24 の出力の合成出力である直交変調信
号の中の不要なキャリアリークLoを抑圧する正確なルー
プ制御が出来ないという問題が残る。
を図６に示す。入力の２系列のベースバンドＩch, Ｑch
の各ディジタル信号を, アナログ信号に変換する各 D/A
変換器11,21の各変換出力には、出力のアナログ信号の
真の中心値（例えば８ビットの十進値 0〜255 の中心値
127.5)に相当する入力のディジタル信号が存在しない
(最も近いものとして、値127 に相当する01111111と値1
28 に相当する10000000とがあるのみ)為に必然的に生じ
る出力側の各アナログ信号のなかの DC 成分は、次段の
各オペアンプAMP12,22にて其のオフセット調整部を調整
する事によりキャンセルされて、DC分の無い Ich, Qch
のアナログの出力信号を得て、其のアナログ出力信号
が、各ロールオフ・フィルタ13, 23にて整形され、変調
用の各ミキサ14,24 にて、キャリアを発生するローカル
発振器OSC 20の出力の２分岐ハイブリッドH 21による直
交２分岐出力のキャリア 0゜,90 ゜と掛算され、その出
力の２つの乗算出力が合成ハイブリッドH 30にて合成さ
れ、その出力の合成信号の周波数帯域が帯域フィルタ40
にて制限されて、所定帯域で其の帯域中心に不要なキャ
リアリークLoの無い直交変調信号を出力する様にしてい
た。然し、この出力の直交変調信号の中の不要なキャリ
アリークLoを抑圧する事は、上記オペアンプAMP12,22に
おけるオフセット調整部の調整電圧のバラツキ, 周囲温
度の変動による該調整電圧の変動等により、完全に抑圧
する事は困難である。その為、図７の従来のキャリアリ
ーク抑圧回路に示す如く、各オペアンプAMP12,22の出力
の各アナログ信号全体に対する各ロールオフ・フィルタ
13,23 の出力に更にその中の各DC分のみを通す各ローパ
ス・フィルタ13f 23f を設けて各DC分のみを検出し、該
ローパス・フィルタ13f 23f の出力の各DC電圧を、各増
幅器13a 23aを介し前記各オペアンプAMP12,22の入力に
単にフィードバックする方法が考えられる。然し、この
方法は、ベースバンド入力の Ich, Qch のディジタル信
号から変換されたアナログ信号と,キャリア発生のロー
カル発振器OSC 20の出力の直交２分岐出力のキャリアと
を掛算する変調用各ミキサ14,24 が、前記各 DC分を無
くする為の各フィードバックのループに入っていないの
で、各ミキサ14,24 の出力の合成出力である直交変調信
号の中の不要なキャリアリークLoを抑圧する正確なルー
プ制御が出来ないという問題が残る。
【０００３】
【発明が解決しようとする課題】本発明の目的は、２系
統Ich, Qchのベースバンド入力のアナログ信号と直交位
相のキャリアとの積を求める直交変調器である各ミキサ
も、入力のディジタル信号をアナログ信号に変換する各
D/A 変換器の出力の各DC分を無くする為の各フィードバ
ックのループ内に入った正確なループ制御のキャリアリ
ーク抑圧回路を実現することにある。
統Ich, Qchのベースバンド入力のアナログ信号と直交位
相のキャリアとの積を求める直交変調器である各ミキサ
も、入力のディジタル信号をアナログ信号に変換する各
D/A 変換器の出力の各DC分を無くする為の各フィードバ
ックのループ内に入った正確なループ制御のキャリアリ
ーク抑圧回路を実現することにある。
【０００４】
【課題を解決するための手段】この目的達成のための本
発明の基本構成は、図１の原理図に示す如く、従来の直
交変調部10の出力の直交変調信号を各ベースバンド信号
I,Qに戻す簡易復調部1を設け、該簡易復調部1 で復調し
た各ベースバンド信号I,Qの中の各DC成分を前記直交変
調部10の各オペアンプAMP12,22の入力側にフィードバッ
クし各オペアンプAMP12,22の出力側で該DC成分が無くな
る様にループ制御する構成とする。
発明の基本構成は、図１の原理図に示す如く、従来の直
交変調部10の出力の直交変調信号を各ベースバンド信号
I,Qに戻す簡易復調部1を設け、該簡易復調部1 で復調し
た各ベースバンド信号I,Qの中の各DC成分を前記直交変
調部10の各オペアンプAMP12,22の入力側にフィードバッ
クし各オペアンプAMP12,22の出力側で該DC成分が無くな
る様にループ制御する構成とする。
【０００５】
【作用】本発明では、入力のIch, Qchディジタルのデー
タをD/A変換した各出力のアナログのベースバンド信号
とローカル発振器20の出力の直交位相のキャリアとの積
を求める直交変調器を構成する各ミキサ14,24 も、入力
のディジタル信号のD/A変換の各出力のアナログ信号の
中の不要なDC分を無くする為の各フィードバックのルー
プ内に入っているので、各オペアンプAMP12,22の入力の
不要な各DC成分は其の出力側でキャンセルされて無くな
り、直交変調部10の出力の直交変調信号の中のキャリア
リークLoが零に抑圧されるループ制御が正確に行われ
る。
タをD/A変換した各出力のアナログのベースバンド信号
とローカル発振器20の出力の直交位相のキャリアとの積
を求める直交変調器を構成する各ミキサ14,24 も、入力
のディジタル信号のD/A変換の各出力のアナログ信号の
中の不要なDC分を無くする為の各フィードバックのルー
プ内に入っているので、各オペアンプAMP12,22の入力の
不要な各DC成分は其の出力側でキャンセルされて無くな
り、直交変調部10の出力の直交変調信号の中のキャリア
リークLoが零に抑圧されるループ制御が正確に行われ
る。
【０００６】
【実施例】図２は本発明の第１実施例のキャリアリーク
抑圧回路の構成を示す。ここで、簡易復調部1 の1A,2A
は、Ich信号, Qch信号入力の各変調用のミクサ14, 24の
出力の振幅変調された各出力信号から其の信号帯域の中
心付近のローカルキャリア成分を切り出す狭帯域バンド
パスフィルタBPF である。Ich, Qchの各変調用ミクサ1
4,24 では、ローカル発振器20の出力の直交位相のキャ
リア 0゜,90 ゜と,入力のアナログIch信号, Qch信号と
を掛算して振幅変調し、其の各出力の変調信号の一部
を、1A,2A の狭帯域フィルタBPF を通してDC分を抽出
し, 1L,2Lの遅延素子を通して変調側のキャリアのタイ
ミングと同期させ、1X,2X の復調用ミクサにて、変調用
ミクサ14,24 へのローカルキャリアと同じローカルキャ
リア 0゜,90 ゜と掛算して復調する事により、直交変調
部10の D/A変換器11,21 からオペアンプAMP12,22, ロー
ルオフ・フィルタ13,23,ミクサ14,24 迄で発生する不要
なDC成分を検出する。此の復調用ミクサ1X,2X の出力の
復調された Ich信号,Qch信号の中の各 DC成分を更に、
ローパスフィルタ1F,2F にて積分し、其の各積分出力の
各DC電圧を、各増幅器1a,2a を介し前記各オペアンプAM
P12,22の入力としてフィードバックし、該オペアンプAM
P12,22の出力側で該DC成分がキャンセルされ無くなる様
にループ制御する。
抑圧回路の構成を示す。ここで、簡易復調部1 の1A,2A
は、Ich信号, Qch信号入力の各変調用のミクサ14, 24の
出力の振幅変調された各出力信号から其の信号帯域の中
心付近のローカルキャリア成分を切り出す狭帯域バンド
パスフィルタBPF である。Ich, Qchの各変調用ミクサ1
4,24 では、ローカル発振器20の出力の直交位相のキャ
リア 0゜,90 ゜と,入力のアナログIch信号, Qch信号と
を掛算して振幅変調し、其の各出力の変調信号の一部
を、1A,2A の狭帯域フィルタBPF を通してDC分を抽出
し, 1L,2Lの遅延素子を通して変調側のキャリアのタイ
ミングと同期させ、1X,2X の復調用ミクサにて、変調用
ミクサ14,24 へのローカルキャリアと同じローカルキャ
リア 0゜,90 ゜と掛算して復調する事により、直交変調
部10の D/A変換器11,21 からオペアンプAMP12,22, ロー
ルオフ・フィルタ13,23,ミクサ14,24 迄で発生する不要
なDC成分を検出する。此の復調用ミクサ1X,2X の出力の
復調された Ich信号,Qch信号の中の各 DC成分を更に、
ローパスフィルタ1F,2F にて積分し、其の各積分出力の
各DC電圧を、各増幅器1a,2a を介し前記各オペアンプAM
P12,22の入力としてフィードバックし、該オペアンプAM
P12,22の出力側で該DC成分がキャンセルされ無くなる様
にループ制御する。
【０００７】図３は本発明の第２実施例のキャリアリー
ク抑圧回路の構成を示す。Ich信号,Qch 信号の各変調用
ミクサ14,24 の各出力信号を, ハイブリッドH 30にて加
算合成し, 帯域フィルタBPF 40を通し所定帯域に制限し
た後に直交変調信号として外部へ出力するが、其の出力
の直交変調信号から其の信号帯域の中心付近のローカル
キャリア成分を切り出す一個の狭帯域バンドパスフィル
タBPF 1A、遅延素子1L、分岐ハイブリッド1H、復調用ミ
クサ1X, 2X、ローパスフィルタ1F,2F 、増幅器1a,2a か
ら成る簡易復調部１に入力する。この図３の第２実施例
の簡易復調部１では、狭帯域バンドパスフィルタBPF 1
A、遅延素子1Lが各１個で実現できるので、図２の第１
実施例の構成よりも簡易復調部１が簡略化される。
ク抑圧回路の構成を示す。Ich信号,Qch 信号の各変調用
ミクサ14,24 の各出力信号を, ハイブリッドH 30にて加
算合成し, 帯域フィルタBPF 40を通し所定帯域に制限し
た後に直交変調信号として外部へ出力するが、其の出力
の直交変調信号から其の信号帯域の中心付近のローカル
キャリア成分を切り出す一個の狭帯域バンドパスフィル
タBPF 1A、遅延素子1L、分岐ハイブリッド1H、復調用ミ
クサ1X, 2X、ローパスフィルタ1F,2F 、増幅器1a,2a か
ら成る簡易復調部１に入力する。この図３の第２実施例
の簡易復調部１では、狭帯域バンドパスフィルタBPF 1
A、遅延素子1Lが各１個で実現できるので、図２の第１
実施例の構成よりも簡易復調部１が簡略化される。
【０００８】本発明の実施例として、上記の図２，図３
の第１，第２実施例と別の構成の図４の第３実施例が考
えられる。図４の第３実施例では、直交変調部10の各 D
/A変換器11,21 の出力の DC 分の補正は、該 D/A変換器
11,21 の前段のディジタルの加算器1add,2addにて、以
下の様に行われる。この第３実施例の簡易復調部１で
は、第１，第２実施例の簡易復調部１の復調用ミクサ1
X, 2Xの代りに A/D変換器1AD,2ADを使用し、また、遅延
素子1Lは、信号側に入れる代りにローカル発振器30の出
力Lo側に、図５の回路例の如く、２分岐ハイブリッド1H
の入力側に入れる。図４の第３実施例で、簡易復調部１
の復調用ミクサ1X, 2Xの代りに A/D変換器1AD,2ADを使
用できる理由は、直交変調とは、そもそも90゜位相の異
なるローカルキャリアが、入力の Ich,Qch信号レベルに
応じて重畳され掛算されるものであるから、このローカ
ルキャリアを、 A/D変換器 1AD,2AD用のクロックとすれ
ば、変調時の入力信号が逆に得られて復調された事とな
る。特に、ここでは、出力の直交変調信号の中のDC成分
のみを復調すればよい簡易復調部1であるから、A/D変換
器 1AD,2ADを充分に使用可能である。また、DC成分の正
負極性は、A/D変換器 1AD,2ADの各出力の最上位ビット
(MSB) により検出する事が出来る。また、UD（アップダ
ウン）カウンタ 1UD,2UDは、ローパスフィルタ1F,2F と
等価の動作を行う。また、 D/A変換器11,21 の前段の加
算器1add,2add は、入力の複数ビットのディジタル加算
を行う。以上の様にして、アナログ回路をディジタル回
路化すれば、回路のＬＳＩ化が容易となる。
の第１，第２実施例と別の構成の図４の第３実施例が考
えられる。図４の第３実施例では、直交変調部10の各 D
/A変換器11,21 の出力の DC 分の補正は、該 D/A変換器
11,21 の前段のディジタルの加算器1add,2addにて、以
下の様に行われる。この第３実施例の簡易復調部１で
は、第１，第２実施例の簡易復調部１の復調用ミクサ1
X, 2Xの代りに A/D変換器1AD,2ADを使用し、また、遅延
素子1Lは、信号側に入れる代りにローカル発振器30の出
力Lo側に、図５の回路例の如く、２分岐ハイブリッド1H
の入力側に入れる。図４の第３実施例で、簡易復調部１
の復調用ミクサ1X, 2Xの代りに A/D変換器1AD,2ADを使
用できる理由は、直交変調とは、そもそも90゜位相の異
なるローカルキャリアが、入力の Ich,Qch信号レベルに
応じて重畳され掛算されるものであるから、このローカ
ルキャリアを、 A/D変換器 1AD,2AD用のクロックとすれ
ば、変調時の入力信号が逆に得られて復調された事とな
る。特に、ここでは、出力の直交変調信号の中のDC成分
のみを復調すればよい簡易復調部1であるから、A/D変換
器 1AD,2ADを充分に使用可能である。また、DC成分の正
負極性は、A/D変換器 1AD,2ADの各出力の最上位ビット
(MSB) により検出する事が出来る。また、UD（アップダ
ウン）カウンタ 1UD,2UDは、ローパスフィルタ1F,2F と
等価の動作を行う。また、 D/A変換器11,21 の前段の加
算器1add,2add は、入力の複数ビットのディジタル加算
を行う。以上の様にして、アナログ回路をディジタル回
路化すれば、回路のＬＳＩ化が容易となる。
【０００９】
【発明の効果】以上説明した如く、本発明によれば、直
交変調器の出力の直交変調信号から入力のベースバンド
信号の D/A変換に伴う DC 成分を抽出して其の入力側に
フィードバックし該 DC 成分をキャンセルするので、直
交変調器における正確なキャリアリーク抑圧のループ制
御が行われる効果が得られる。
交変調器の出力の直交変調信号から入力のベースバンド
信号の D/A変換に伴う DC 成分を抽出して其の入力側に
フィードバックし該 DC 成分をキャンセルするので、直
交変調器における正確なキャリアリーク抑圧のループ制
御が行われる効果が得られる。
【図１】 本発明のキャリアリーク抑圧回路の基本構成
を示す原理図
を示す原理図
【図２】 本発明の第１実施例の構成図
【図３】 本発明の第２実施例の構成図
【図４】 本発明の第３実施例の構成図
【図５】 第３実施例で遅延素子をローカル発振器の出
力側に入れる例の図
力側に入れる例の図
【図６】 従来の直交変調部の構成図
【図７】 従来のキャリアリーク抑圧回路の構成図
１は簡易復調部、1A,2A は狭帯域バンドパスフィルタBP
F 、1L,2L は遅延素子、1X,2X は復調用ミクサ、1F,2F
はローパスフィルタ、1a,2a は増幅器、 1AD,2ADは A/D
変換器、 1UD,2UDは UD（アップダウン）カウンタ、1ad
d,2add は加算器、10は直交変調部、11,21 は D/A変換
器、12,22 はオペアンプ、13,23 はロールオフ・フィル
タ、14,24 は変調用ミクサ、20はローカル発振器OSC 、
21は２分岐ハイブリッドH 、30は合成ハイブリッドH 、
40は帯域フィルタである。
F 、1L,2L は遅延素子、1X,2X は復調用ミクサ、1F,2F
はローパスフィルタ、1a,2a は増幅器、 1AD,2ADは A/D
変換器、 1UD,2UDは UD（アップダウン）カウンタ、1ad
d,2add は加算器、10は直交変調部、11,21 は D/A変換
器、12,22 はオペアンプ、13,23 はロールオフ・フィル
タ、14,24 は変調用ミクサ、20はローカル発振器OSC 、
21は２分岐ハイブリッドH 、30は合成ハイブリッドH 、
40は帯域フィルタである。
Claims (4)
- 【請求項１】 入力の２系統 Ich, Qch のベースバンド
のディジタル信号を各アナログ信号に変換する D/A変換
器(11,21) と、其の各出力のアナログ信号を増幅するオ
ペアンプ(12,22) と、其の各出力の信号を整形するロー
ルオフ・フィルタ(13,23) と、其の各出力とローカル発
振器(20)の出力のキャリアを直交位相で２分岐(21)した
各キャリア(0゜,90 ゜) との積を求める変調用ミクサ(1
4,24)と、其の各出力の変調信号を合成するハイブリッ
ド(30)と、其の出力の合成信号の帯域を定める帯域フィ
ルタ(40)とから成り所定の直交変調信号を出力する直交
変調部(10)の入力の２系統の Ich, Qch のベースバンド
のディジタル信号を各アナログ信号に変換する D/A変換
(11,21)の際に必然的に生じる DC 成分により, 出力の直交変調信号に漏洩的に生ずるキャリア分を抑圧
するキャリアリーク抑圧回路において、該直交変調部(1
0)の出力の直交変調信号を Ich, Qch の各ベースバンド
信号に戻す簡易復調部(1)を設け、該簡易復調部(1) で
復調した各ベースバンド信号(I,Q)の各DC成分を前記直
交変調部(10)の各オペアンプ(12,22)の入力側にフィー
ドバックし其の出力側で該 DC 成分が無くなる様にルー
プ制御することを特徴としたキャリアリーク抑圧回路。 - 【請求項２】 前記簡易復調部(1) が、前記直交変調部
(10)の Ich, Qch の各変調用ミクサ(14,24) の各出力の
変調信号から其のDC分のみを抽出する狭帯域フィルタ(1
A,2A) と,其の各出力を一定時間だけ遅延させ前記変調
用各キャリア(0゜,90 ゜) との同期をとる遅延素子(1L,
2L) と, その各出力と前記変調用キャリアと同じキャリ
ア(0゜,90 ゜) との積をとる復調用ミクサ(1X,2X) と,
其の各出力の復調信号を積分してDC電圧を得るローパス
・フィルタ(1F,2F) と, 其の各出力のDC電圧を所定レベ
ルに増幅する増幅器(1a,2a) とから成ることを特徴とし
た請求項１記載のキャリアリーク抑圧回路。 - 【請求項３】 前記簡易復調部(1) が、前記直交変調部
(10)の帯域フィルタ(40)の出力の所定の直交変調信号か
ら其のDC分のみを抽出する１個の狭帯域フィルタ(1A)
と,其の出力を一定時間だけ遅延させ２分岐した後に前
記変調用各キャリア(0゜,90 ゜) と同期させる一個の遅
延素子(1L ）と，其の出力を２分岐するハイブリッド(1
H)と、その各出力と前記変調用キャリアと同じキャリア
(0゜,90゜) との積をとる復調用ミクサ(1X,2X) と, 其
の各出力の復調信号を積分しDC電圧を得るローパス・フ
ィルタ(1F,2F) と, 其の各出力のDC電圧を所定レベルに
増幅する増幅器(1a,2a) とから成ることを特徴とした請
求項１記載のキャリアリーク抑圧回路。 - 【請求項４】 前記直交変調部(10)の D/A変換器(11,2
1) の前段に２入力信号をディジタル的に加算する加算
器(1add,2add) を設け、前記簡易復調部(1) の復調用ミ
クサ(1X,2X)の代りに前記ローカル発振器(20)の出力(L
o)をクロックとする A/D変換器(1AD,2AD)を使用し、遅
延素子(1L)を信号側に入れる代りにローカル発振器(20)
の出力(Lo)の２分岐ハイブリッド(1H)の入力側に入れ、
D/A変換器(11,21) の出力に生じるDC成分の正負極性は
該A/D変換器(1AD,2AD)の各出力の最上位ビット(MSB) に
より検出し、ローパスフィルタ(1F,2F) の代りに該最上
位ビット(MSB) で駆動されるアップダウンカウンタ
(1UD,2UD) を使用し該アップダウンカウンタ(1UD,2UD)
の各出力を前記 D/A変換器(11,21) の前段に設けた加算
器(1add,2add) の一方の入力とし本来の入力の Ich, Qc
h のディジタル信号を他方の入力としてディジタル的に
加算して前記 DC成分が無くなる様にループ制御するこ
とを特徴とした請求項１記載のキャリアリーク抑圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8498893A JPH06303145A (ja) | 1993-04-13 | 1993-04-13 | キャリアリーク抑圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8498893A JPH06303145A (ja) | 1993-04-13 | 1993-04-13 | キャリアリーク抑圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303145A true JPH06303145A (ja) | 1994-10-28 |
Family
ID=13846011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8498893A Withdrawn JPH06303145A (ja) | 1993-04-13 | 1993-04-13 | キャリアリーク抑圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303145A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057545A1 (en) * | 1999-03-24 | 2000-09-28 | Koninklijke Philips Electronics N.V. | Quadrature modulator with carrier leakage compensation |
| US6359523B1 (en) | 1999-07-02 | 2002-03-19 | Nec Corporation | Orthogonal modulator, mobile terminal and communication system |
| US7555272B2 (en) | 2001-12-21 | 2009-06-30 | Infineon Technologies Ag | Transmission arrangement for transmitting data continuously in the time domain |
-
1993
- 1993-04-13 JP JP8498893A patent/JPH06303145A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057545A1 (en) * | 1999-03-24 | 2000-09-28 | Koninklijke Philips Electronics N.V. | Quadrature modulator with carrier leakage compensation |
| US6359523B1 (en) | 1999-07-02 | 2002-03-19 | Nec Corporation | Orthogonal modulator, mobile terminal and communication system |
| US7555272B2 (en) | 2001-12-21 | 2009-06-30 | Infineon Technologies Ag | Transmission arrangement for transmitting data continuously in the time domain |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015277B1 (ko) | 이중 브랜치 수신기 | |
| US6067329A (en) | VSB demodulator | |
| EP0540195B1 (en) | Digital quadrature radio receiver with two-step processing | |
| US7881401B2 (en) | Transmitter arrangement and signal processing method | |
| KR100715126B1 (ko) | 방송 신호용 수신기 | |
| KR20060024309A (ko) | 직교 검출기 및 그것을 이용한 직교 복조기 및 샘플링직교 복조기 | |
| US5548244A (en) | Method and apparatus for eliminating DC offset for digital I/Q demodulators | |
| JP3058870B1 (ja) | Ａｆｃ回路 | |
| FI87960B (fi) | Frekvensskillnadsdetektor (fdd) och en baervaogsmodulerad mottagare innehaollande en dylik fdd | |
| JPH11317716A (ja) | デジタルｍｐｘ信号復調器用の搬送波発生装置 | |
| JP2001008118A (ja) | デジタルテレビジョンチューナ | |
| JP3185872B2 (ja) | 自動利得制御回路 | |
| JP3540204B2 (ja) | 直交変調器及びそれを備える移動体通信機、通信システム | |
| US5267260A (en) | Spread spectrum receiver using the code division multiple access mode | |
| JPH06303145A (ja) | キャリアリーク抑圧回路 | |
| JP4597315B2 (ja) | ダウンコンバータ、復調装置、移動通信装置、ダウンコンバート方法及び復調方法 | |
| JP2002290254A (ja) | ダイレクトコンバージョン受信機 | |
| US7224748B2 (en) | Method for reducing out-of-band and spurious emissions of AM transmitters in digital operation | |
| JP4214635B2 (ja) | ディジタル無線装置 | |
| JPH04275746A (ja) | 直交変調器 | |
| US20050046478A1 (en) | Signal processing device and class D amplifier that can reduce radiation noise even if the number of channels of a digital audio signal inputted thereto increases | |
| JPH09168037A (ja) | ダイレクトコンバージョン受信機 | |
| JP2004193724A (ja) | ダイレクトコンバージョン受信機 | |
| JP2003273947A (ja) | ダイレクトコンバージョン受信機 | |
| JPH07202572A (ja) | 放送受信機用の振幅復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |