JPH06303142A - D/a converter - Google Patents
D/a converterInfo
- Publication number
- JPH06303142A JPH06303142A JP8329493A JP8329493A JPH06303142A JP H06303142 A JPH06303142 A JP H06303142A JP 8329493 A JP8329493 A JP 8329493A JP 8329493 A JP8329493 A JP 8329493A JP H06303142 A JPH06303142 A JP H06303142A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- output
- voltage
- analog signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は容量負荷など定常電流の
流れない負荷に接続する低消費電力のデジタル−アナロ
グ変換装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low power consumption digital-analog converter connected to a load such as a capacitive load in which a steady current does not flow.
【０００２】[0002]
【従来の技術】以下に、従来のデジタル−アナログ変換
装置について説明する。図５は従来のデジタル−アナロ
グ変換装置の構成図である。図５において、１は差動増
幅回路、２、３はそれぞれ差動増幅回路１の反転入力、
非反転入力、４は外部出力端子Ｖoutに接続される容量
負荷である。ＳＷ−Ｑ、ＳＷ−ＮＱはそれぞれ一端を基
準電位入力端子ＶＱ、ＶＮＱに接続されたアナログ信号
スイッチであり、両アナログ信号スイッチＳＷ−Ｑ、Ｓ
Ｗ−ＮＱをオン・オフを制御する共通データが’１’の
時、アナログ信号スイッチＳＷ−Ｑがオン状態となり、
データが’０’の時、アナログ信号スイッチＳＷ−ＮＱ
がオン状態となる。ＳＷ−Ｃ１はアナログ信号スイッチ
ＳＷ−Ｑ、ＳＷ−ＮＱの他端を共通接続した点とターミ
ナルＶ３間に設けられ、外部出力端子Ｖoutからアナロ
グ電圧を出力する時にオン状態となるアナログ信号スイ
ッチ、ＳＷ−Ｃ２はターミナルＶ１、Ｖ４間に設けら
れ、外部出力端子Ｖoutからアナログ電圧を出力する時
にオン状態となるアナログ信号スイッチ、ＳＷ−ＮＣは
電源端子ＶＤＤとターミナルＶ４間に設けられ、外部出
力端子Ｖoutからアナログ電圧を出力する時にオフ状態
となるアナログ信号スイッチ、ＳＷ−Ａ、ＳＷ−Ｂはそ
れぞれターミナルＶ１、Ｖ２間、基準電位入力端子ＶＯ
ＰとターミナルＶ３間に設けられ、差動増幅回路１がヌ
ルアンプ（ゲイン０ｄＢのアンプ）状態の時、オン状態
となるアナログ信号スイッチ、Ｃ０はターミナルＶ１、
Ｖ２間に設けられ、ターミナルＶ１にアナログ出力電圧
を生成する容量、Ｃ１はターミナルＶ２、Ｖ３間に設け
られ、アナログ出力電圧のゲインを制御する容量、Ｃ２
はＣ１と同様の接続をされたアナログ出力電圧のゲイン
を制御する容量である。2. Description of the Related Art A conventional digital-analog converter will be described below. FIG. 5 is a block diagram of a conventional digital-analog converter. In FIG. 5, 1 is a differential amplifier circuit, 2 and 3 are inverting inputs of the differential amplifier circuit 1,
Non-inverting input 4 is a capacitive load connected to the external output terminal V out . SW-Q and SW-NQ are analog signal switches each having one end connected to the reference potential input terminals VQ and VNQ, and both analog signal switches SW-Q and S-Q.
When the common data for controlling ON / OFF of W-NQ is "1", the analog signal switch SW-Q is turned on,
When data is '0', analog signal switch SW-NQ
Turns on. SW-C1 is provided between the point where the other ends of the analog signal switches SW-Q and SW-NQ are commonly connected to the terminal V3, and is turned on when an analog voltage is output from the external output terminal V out . SW-C2 is provided between the terminals V1 and V4, and is an analog signal switch that is turned on when an analog voltage is output from the external output terminal V out , and SW-NC is provided between the power supply terminal VDD and the terminal V4, and the external output is provided. An analog signal switch, SW-A, SW-B, which is turned off when an analog voltage is output from the terminal V out, is between the terminals V1 and V2, and the reference potential input terminal VO.
An analog signal switch provided between P and the terminal V3 and turned on when the differential amplifier circuit 1 is in the null amplifier (amplifier with gain 0 dB) state, C0 is the terminal V1,
A capacitor provided between V2 and for generating an analog output voltage at the terminal V1, a capacitor C1 provided between terminals V2 and V3 for controlling the gain of the analog output voltage, C2
Is a capacitor for controlling the gain of the analog output voltage connected in the same manner as C1.
【０００３】以上のように構成されたデジタル−アナロ
グ変換装置について、以下その動作を説明する 。図６
は従来のデジタル−アナログ変換装置の動作タイミング
図であり、各波形はそれぞれアナログ信号スイッチＳＷ
−Ａ、ＳＷ−ＢおよびＳＷ−Ｃ１（ＳＷ−Ｃ２）に印加
される制御信号である。図に示すように、このデジタル
−アナログ変換装置の動作には、ディスチャージモード
とアウトプットモードの２つのモードがある。The operation of the digital-analog converter having the above structure will be described below. Figure 6
Is an operation timing chart of the conventional digital-analog converter, and each waveform is an analog signal switch SW.
Control signals applied to -A, SW-B and SW-C1 (SW-C2). As shown in the figure, the operation of this digital-analog converter has two modes, a discharge mode and an output mode.
【０００４】まず、ディスチャージモードでは、アナロ
グ信号スイッチＳＷ−Ａ、ＳＷ−Ｂが共にオン状態とな
り、差動増幅回路１がヌルアンプ状態になる。アナログ
信号スイッチＳＷ−Ｃ１、ＳＷ−Ｃ２はオフ状態であ
り、外部出力端子Ｖoutとは切り放されている。このと
き、差動増幅回路１の出力電圧Ｖ1は非反転入力３の電
位に等しくなる。さらに、アナログ信号スイッチＳＷ−
ＮＣがオン状態となり、外部出力端子Ｖoutは電源電位
ＶDDになる。First, in the discharge mode, both the analog signal switches SW-A and SW-B are turned on, and the differential amplifier circuit 1 is set to the null amplifier state. The analog signal switches SW-C1 and SW-C2 are in the off state, and are disconnected from the external output terminal V out . At this time, the output voltage V 1 of the differential amplifier circuit 1 becomes equal to the potential of the non-inverting input 3. Furthermore, analog signal switch SW-
NC is turned on, and the external output terminal V out becomes the power supply potential V DD .
【０００５】次に、アウトプットモードでは、アナログ
信号スイッチＳＷ−Ａ、ＳＷ−Ｂ、アナログ信号スイッ
チＳＷ−ＮＣがオフ状態となり、アナログ信号スイッチ
ＳＷ−Ｃ１、ＳＷ−Ｃ２がオン状態になることにより、
差動増幅回路１は容量Ｃ１、Ｃ２と容量Ｃ０で反転アン
プとして動作し、外部出力端子Ｖoutはアナログ電圧を
出力する。Next, in the output mode, the analog signal switches SW-A, SW-B and the analog signal switch SW-NC are turned off, and the analog signal switches SW-C1 and SW-C2 are turned on. ,
The differential amplifier circuit 1 operates as an inverting amplifier with the capacitors C1 and C2 and the capacitor C0, and the external output terminal V out outputs an analog voltage.
【０００６】[0006]
【発明が解決しようとする課題】出力電流の少ない差動
増幅回路１を使用している場合、外部出力端子Ｖoutに
接続された容量負荷４では一旦出力電圧が下がってしま
うと出力電圧が上がるまでに時間がかかるという課題を
有していた。本発明は、上記課題を解決するもので、出
力電流供給能力の異なる複数の電流供給源を持つことに
より、一旦出力電圧が下がってしまっても、より短い時
間で出力電圧を上げることができるデジタル−アナログ
変換装置を提供することを目的とする。When the differential amplifier circuit 1 having a small output current is used, the output voltage of the capacitive load 4 connected to the external output terminal V out increases once the output voltage decreases. It had a problem that it took time to get there. The present invention is to solve the above problems, and by having a plurality of current supply sources having different output current supply capabilities, even if the output voltage once drops, it is possible to increase the output voltage in a shorter time -To provide an analog converter.
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
に、本発明のデジタル−アナログ変換装置は、デジタル
−アナログ変換回路の出力側に出力電流供給能力の異な
る複数の電流供給源を持たせた構成になっている。In order to achieve this object, the digital-analog conversion device of the present invention has a plurality of current supply sources having different output current supply capabilities on the output side of the digital-analog conversion circuit. It has been configured.
【０００８】[0008]
【作用】この構成によれば、出力電流供給能力の異なる
複数の電流供給源から容量負荷に対し、大きな電流供給
を行うため、一旦出力電圧が下がってしまっても、より
短い時間で出力電圧を上げることができる。According to this structure, a large current is supplied from a plurality of current supply sources having different output current supply capacities to a capacitive load. Therefore, even if the output voltage drops once, the output voltage can be supplied in a shorter time. Can be raised.
【０００９】[0009]
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は本発明の一実施例におけるデ
ジタル−アナログ変換装置の構成図である。図１におい
て、１は差動増幅回路、２、３はそれぞれ差動増幅回路
１の反転入力、非反転入力、４は外部出力端子Ｖoutに
接続される容量負荷である。ＳＷ−Ｑ、ＳＷ−ＮＱはそ
れぞれ一端を基準電位入力端子ＶＱ、ＶＮＱに接続され
たアナログ信号スイッチであり、両アナログ信号スイッ
チＳＷ−Ｑ、ＳＷ−ＮＱをオン・オフを制御する共通デ
ータが’１’の時、アナログ信号スイッチＳＷ−Ｑがオ
ン状態となり、基準電位入力端子ＶＱにおける基準電位
をターミナルＶ３に伝達し、データが’０’の時、アナ
ログ信号スイッチＳＷ−ＮＱがオン状態となり、基準電
位入力端子ＶＮＱにおける基準電位をターミナルＶ３に
伝達する。ＳＷ−Ｃ１はアナログ信号スイッチＳＷ−
Ｑ、ＳＷ−ＮＱの他端を共通接続した点とターミナルＶ
３間に設けられ、外部出力端子Ｖoutからアナログ電圧
を出力する時にオン状態となり、基準電位入力端子ＶＱ
またはＶＮＱにおける基準電位を通すアナログ信号スイ
ッチ、ＳＷ−Ｃ２はターミナルＶ１、Ｖ４間に設けら
れ、外部出力端子Ｖoutからアナログ電圧を出力する時
にオン状態となり、差動増幅回路１の出力信号をターミ
ナルＶ４に伝達するアナログ信号スイッチ、ＳＷ−ＮＣ
は電源端子ＶＤＤとターミナルＶ４間に設けられ、外部
出力端子Ｖoutからアナログ電圧を出力する時にオフ状
態となるアナログ信号スイッチ、ＳＷ−Ｄは電源端子Ｖ
ＤＤとターミナルＶ４間に設けられ、外部出力端子Ｖ
outからアナログ電圧を出力する時に一定時間オン状態
となるアナログ信号スイッチ、ＳＷ−Ａ、ＳＷ−Ｂはそ
れぞれターミナルＶ１、Ｖ２間、基準電位入力端子ＶＯ
ＰとターミナルＶ３間に設けられ、差動増幅回路１がヌ
ルアンプ（ゲイン０ｄＢのアンプ）状態の時、オン状態
となるアナログ信号スイッチである。Ｃ０はターミナル
Ｖ１、Ｖ２間に設けられ、ターミナルＶ１にアナログ出
力電圧を生成する容量、Ｃ１はターミナルＶ２、Ｖ３間
に設けられ、アナログ出力電圧のゲインを制御する容
量、Ｃ２は容量Ｃ１とは異なる基準電位が供給されるた
めに、Ｃ１と同様の接続をされたアナログ出力電圧のゲ
インを制御する容量である。ここで、デジタル−アナロ
グ変換回路は基準電位入力端子ＶＱ、ＶＮＱからターミ
ナルＶ１までの構成を言う。また、すべてのアナログ信
号スイッチはトランジスタで構成されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a digital-analog converter according to an embodiment of the present invention. In FIG. 1, 1 is a differential amplifier circuit, 2 and 3 are inverting and non-inverting inputs of the differential amplifier circuit 1, and 4 is a capacitive load connected to an external output terminal V out . SW-Q and SW-NQ are analog signal switches each having one end connected to the reference potential input terminals VQ and VNQ, and common data for controlling ON / OFF of both analog signal switches SW-Q and SW-NQ is' When it is 1 ', the analog signal switch SW-Q is turned on, the reference potential at the reference potential input terminal VQ is transmitted to the terminal V3, and when the data is'0', the analog signal switch SW-NQ is turned on, The reference potential at the reference potential input terminal VNQ is transmitted to the terminal V3. SW-C1 is an analog signal switch SW-
A point where the other ends of Q and SW-NQ are commonly connected and terminal V
3 is provided between the external output terminal V out and the analog output terminal V out to turn on, and the reference potential input terminal VQ.
Alternatively, SW-C2, an analog signal switch for passing the reference potential in VNQ, is provided between terminals V1 and V4, and is turned on when an analog voltage is output from the external output terminal V out , and the output signal of the differential amplifier circuit 1 is output to the terminal. Analog signal switch for transmitting to V4, SW-NC
Is an analog signal switch that is provided between the power supply terminal VDD and the terminal V4 and is turned off when an analog voltage is output from the external output terminal V out , and SW-D is a power supply terminal V
External output terminal V provided between DD and terminal V4
The analog signal switches, SW-A and SW-B, which are turned on for a certain period of time when the analog voltage is output from out, are between terminals V1 and V2, respectively, and the reference potential input terminal VO.
An analog signal switch which is provided between P and the terminal V3 and is turned on when the differential amplifier circuit 1 is in a null amplifier (amplifier having a gain of 0 dB) state. C0 is provided between the terminals V1 and V2, and is a capacitance that generates an analog output voltage at the terminal V1, C1 is provided between the terminals V2 and V3, and is a capacitance that controls the gain of the analog output voltage, and C2 is different from the capacitance C1. It is a capacitor for controlling the gain of the analog output voltage, which is connected in the same manner as C1 because the reference potential is supplied. Here, the digital-analog conversion circuit has a configuration from the reference potential input terminals VQ and VNQ to the terminal V1. All analog signal switches are composed of transistors.
【００１０】以上のように構成された本実施例のデジタ
ル−アナログ変換装置について、以下、その動作を説明
する。図２は本実施例のデジタル−アナログ変換装置の
動作タイミング図であり、各波形はそれぞれアナログ信
号スイッチＳＷ−Ａ、ＳＷ−Ｂ、ＳＷ−Ｃ１（ＳＷ−Ｃ
２）およびＳＷ−Ｄに印加される制御信号である。図に
示すように、このデジタル−アナログ変換装置の動作に
は、ディスチャージモードとアウトプットモードの２つ
のモードがある。The operation of the digital-analog converter of the present embodiment constructed as above will be described below. FIG. 2 is an operation timing chart of the digital-analog converter of the present embodiment. Each waveform has an analog signal switch SW-A, SW-B, SW-C1 (SW-C).
2) and a control signal applied to SW-D. As shown in the figure, the operation of this digital-analog converter has two modes, a discharge mode and an output mode.
【００１１】まず、ディスチャージモードでは、アナロ
グ信号スイッチＳＷ−Ａ、ＳＷ−Ｂが共にオン状態とな
り、差動増幅回路１がヌルアンプ状態になる。アナログ
信号スイッチＳＷ−Ｃ１、ＳＷ−Ｃ２はオフ状態であ
り、外部出力端子Ｖoutとは切り放されている。このと
き、差動増幅回路１の出力電圧Ｖ1は基準電位入力端子
ＶＯＰからの動作点基準電位が伝達された非反転入力３
の電位に等しくなる。さらに、アナログ信号スイッチＳ
Ｗ−Ｄはオフ状態、アナログ信号スイッチＳＷ−ＮＣは
オン状態となり、外部出力端子Ｖoutは電源電位ＶDDに
なる。アナログ信号スイッチＳＷ−Ｄがオフ状態である
ため、ディスチャージモードでは、従来例と同じ動作を
する。First, in the discharge mode, the analog signal switches SW-A and SW-B are both turned on, and the differential amplifier circuit 1 is set to the null amplifier state. The analog signal switches SW-C1 and SW-C2 are in the off state, and are disconnected from the external output terminal V out . At this time, the output voltage V 1 was a non-inverting input 3 of the operating point reference potential from the reference potential input terminal VOP is transmitted in the differential amplifier circuit 1
Becomes equal to the potential of. Furthermore, the analog signal switch S
WD is turned off, the analog signal switch SW-NC is turned on, and the external output terminal V out becomes the power supply potential V DD . Since the analog signal switch SW-D is in the off state, the same operation as in the conventional example is performed in the discharge mode.
【００１２】次に、アウトプットモードでは、アナログ
信号スイッチＳＷ−Ａ、ＳＷ−Ｂ、アナログ信号スイッ
チＳＷ−ＮＣがオフ状態となり、アナログ信号スイッチ
ＳＷ−Ｃ１、ＳＷ−Ｃ２がオン状態になることにより、
差動増幅回路１は容量Ｃ１、Ｃ２と容量Ｃ０で反転アン
プとして動作し、基準電位入力端子ＶＱまたはＶＮＱに
おける基準電位を基に、外部出力端子Ｖoutはアナログ
電圧を出力する。このとき、アナログ信号スイッチＳＷ
−Ｄはタイミング的に一定期間、オン状態となり、デジ
タル−アナログ変換回路のアナログ出力電圧より高める
出力電流能力が大きくなる期間が作られる。これによ
り、従来に比べ、容量負荷４に対しての電流供給能力が
大きくなり、出力電圧の立ち上げ速度は速くなる。Next, in the output mode, the analog signal switches SW-A, SW-B and the analog signal switch SW-NC are turned off, and the analog signal switches SW-C1 and SW-C2 are turned on. ,
The differential amplifier circuit 1 operates as an inverting amplifier with the capacitors C1 and C2 and the capacitor C0, and the external output terminal V out outputs an analog voltage based on the reference potential at the reference potential input terminal VQ or VNQ. At this time, the analog signal switch SW
-D is turned on for a certain period in terms of timing, and a period in which the output current capability of increasing the analog output voltage of the digital-analog conversion circuit is large is created. As a result, the current supply capability to the capacitive load 4 is increased and the output voltage rising speed is increased as compared with the conventional case.
【００１３】以上のように、本実施例のデジタル−アナ
ログ変換装置によれば、一旦、外部出力端子Ｖoutの出
力電圧が下がってしまっても、従来より短い時間で出力
電圧を上げることができる。図３は本発明の他の実施例
におけるデジタル−アナログ変換装置の構成図である。
図３において、基準電位入力端子ＶＱ、ＶＮＱからター
ミナルＶ１までの構成は図１に示す実施例と同様であ
り、説明を省略する。ＳＷ−Ｄは電源端子ＶＤＤとター
ミナルＶ１間に設けられ、差動増幅回路１が反転アンプ
構成になって後、外部出力端子Ｖoutからアナログ電圧
を出力するまでの間の一定期間オン状態となるアナログ
信号スイッチ、ＳＷ−ＥはターミナルＶ１、Ｖ２間に設
けられ、外部出力端子Ｖoutからアナログ電圧を出力す
る時にオン状態となるアナログ信号スイッチ、ＳＷ−Ｎ
Ｅは電源端子ＶＤＤとターミナルＶ４間に設けられ、外
部出力端子Ｖoutからアナログ電圧を出力する時にオフ
状態となるアナログ信号スイッチである。ここで、デジ
タル−アナログ変換回路は基準電位入力端子ＶＱ、ＶＮ
ＱからターミナルＶ１までの構成を言う。As described above, according to the digital-analog converter of this embodiment, even if the output voltage of the external output terminal V out drops once, the output voltage can be increased in a shorter time than before. . FIG. 3 is a block diagram of a digital-analog converter according to another embodiment of the present invention.
In FIG. 3, the configuration from the reference potential input terminals VQ and VNQ to the terminal V1 is the same as that of the embodiment shown in FIG. SW-D is provided between the power supply terminal VDD and the terminal V1 and is in an ON state for a certain period after the differential amplifier circuit 1 has an inverting amplifier configuration and before an analog voltage is output from the external output terminal V out. The analog signal switch SW-E is provided between the terminals V1 and V2, and is turned on when the analog voltage is output from the external output terminal V out , SW-N.
E is an analog signal switch provided between the power supply terminal VDD and the terminal V4 and turned off when an analog voltage is output from the external output terminal V out . Here, the digital-analog converter circuit has reference potential input terminals VQ and VN.
The configuration from Q to terminal V1.
【００１４】以上のように構成された本実施例のデジタ
ル−アナログ変換装置について、以下その動作を説明す
る。図４は本実施例のデジタル−アナログ変換装置の動
作タイミング図であり、各波形はそれぞれアナログ信号
スイッチＳＷ−Ａ、ＳＷ−Ｂ、ＳＷ−Ｃ１、ＳＷ−Ｄお
よびＳＷ−Ｅに印加される制御信号である。図に示すよ
うに、このデジタル−アナログ変換装置の動作には、デ
ィスチャージモードとアウトプットモードの２つのモー
ドがある。The operation of the digital-analog converter of the present embodiment constructed as above will be described below. FIG. 4 is an operation timing chart of the digital-analog converter of this embodiment. Each waveform is applied to the analog signal switches SW-A, SW-B, SW-C1, SW-D and SW-E. It is a signal. As shown in the figure, the operation of this digital-analog converter has two modes, a discharge mode and an output mode.
【００１５】まず、ディスチャージモードでは、アナロ
グ信号スイッチＳＷ−Ａ、ＳＷ−Ｂが共にオン状態とな
り、差動増幅回路１がヌルアンプ状態になる。アナログ
信号スイッチＳＷ−Ｃ１、ＳＷ−Ｄ、ＳＷ−Ｅはオフ状
態であり、外部出力端子Ｖou tとは切り放されている。
このとき、差動増幅回路１の出力電圧Ｖ1は基準電位入
力端子ＶＯＰからの動作点基準電位が伝達された非反転
入力３の電位に等しくなる。さらに、アナログ信号スイ
ッチＳＷ−ＮＥはオン状態となり、外部出力端子Ｖout
は電源電位ＶDDになる。First, in the discharge mode, the analog signal switches SW-A and SW-B are both turned on, and the differential amplifier circuit 1 is set to the null amplifier state. Analog signal switches SW-C1, SW-D, SW-E is off, has been split off from the external output terminal V ou t.
At this time, the output voltage V 1 of the differential amplifier circuit 1 is equal to the non-inverting input 3 of the voltage operating point reference potential is transmitted from the reference potential input terminal VOP. Further, the analog signal switch SW-NE is turned on, and the external output terminal V out
Becomes the power supply potential V DD .
【００１６】次に、アウトプットモードでは、アナログ
信号スイッチＳＷ−Ａ、ＳＷ−Ｂ、がオフ状態となり、
アナログ信号スイッチＳＷ−Ｃ１がオン状態になること
により、差動増幅回路１は容量Ｃ１、Ｃ２と容量Ｃ０で
反転アンプとして動作し、基準電位入力端子ＶＱまたは
ＶＮＱにおける基準電位を基に、ターミナルＶ１にアナ
ログ電圧を出力する。このとき、アナログ信号スイッチ
ＳＷ−Ｅは、まだオフ状態のままのため、容量負荷４は
切り放されている。アナログ信号スイッチＳＷ−Ｄはタ
イミング的に一定期間、オン状態となり、デジタル−ア
ナログ変換回路のアナログ出力電圧より高める出力電流
能力が大きくなる期間が作られ、差動増幅回路１のアナ
ログ出力電圧Ｖ1を高速に立ち上げる。その後、アナロ
グ信号スイッチＳＷ−Ｅがオン状態になるタイミングで
アナログ信号スイッチＳＷ−Ｄ、ＳＷ−ＮＥは共にオフ
状態となり、アナログ信号スイッチＳＷ−Ｅはオン状態
になることにより、外部出力端子Ｖoutよりアナログ電
圧を出力する。Next, in the output mode, the analog signal switches SW-A and SW-B are turned off,
When the analog signal switch SW-C1 is turned on, the differential amplifier circuit 1 operates as an inverting amplifier with the capacitors C1 and C2 and the capacitor C0, and based on the reference potential at the reference potential input terminal VQ or VNQ, the terminal V1 Output analog voltage to. At this time, since the analog signal switch SW-E is still in the off state, the capacitive load 4 is cut off. The analog signal switch SW-D is turned on for a certain period in terms of timing, and a period in which the output current capability to be higher than the analog output voltage of the digital-analog conversion circuit becomes large is created, and the analog output voltage V 1 of the differential amplifier circuit 1 Start up at high speed. After that, at the timing when the analog signal switch SW-E is turned on, both the analog signal switches SW-D and SW-NE are turned off, and the analog signal switch SW-E is turned on, so that the external output terminal V out More analog voltage is output.
【００１７】以上のように本実施例のデジタル−アナロ
グ変換装置によれば、一旦、外部出力端子Ｖoutの出力
電圧が下がってしまっても、従来より短い時間で、且
つ、容量負荷４を一時切り放すため、少ない電流で出力
電圧を上げることができる。As described above, according to the digital-analog converter of this embodiment, even if the output voltage of the external output terminal V out drops once, the capacitive load 4 can be temporarily operated in a shorter time than before. Since it is cut off, the output voltage can be increased with a small current.
【００１８】[0018]
【発明の効果】本発明のデジタル−アナログ変換装置
は、デジタル−アナログ変換回路の出力側に出力電流供
給能力の異なる複数の電流供給源を具備することによ
り、一旦出力電圧が下がってしまっても、より短い時間
で出力電圧を上げることができる。According to the digital-analog converter of the present invention, the output side of the digital-analog converter circuit is provided with a plurality of current supply sources having different output current supply capacities, so that the output voltage once decreases. The output voltage can be increased in a shorter time.
【図１】本発明の一実施例におけるデジタル−アナログ
変換装置の構成図FIG. 1 is a block diagram of a digital-analog converter according to an embodiment of the present invention.
【図２】図１に示すデジタル−アナログ変換装置の動作
タイミング図FIG. 2 is an operation timing chart of the digital-analog converter shown in FIG.
【図３】本発明の他の実施例におけるデジタル−アナロ
グ変換装置の構成図FIG. 3 is a block diagram of a digital-analog converter according to another embodiment of the present invention.
【図４】図３に示すデジタル−アナログ変換装置の動作
タイミング図FIG. 4 is an operation timing chart of the digital-analog converter shown in FIG.
【図５】従来のデジタル−アナログ変換装置の構成図FIG. 5 is a block diagram of a conventional digital-analog converter.
【図６】従来のデジタル−アナログ変換装置の動作タイ
ミング図FIG. 6 is an operation timing chart of a conventional digital-analog converter.
１ 差動増幅回路 ２ 反転入力 ３ 非反転入力 ４ 容量負荷 ＳＷ−Ａ、ＳＷ−Ｂ、ＳＷ−Ｃ１、ＳＷ−Ｃ２
アナログ信号スイッチ ＳＷ−Ｄ、ＳＷ−Ｅ、ＳＷ−ＮＥ
アナログ信号スイッチ ＳＷ−Ｑ、ＳＷ−ＮＱ
アナログ信号スイッチ Ｃ０、Ｃ１、Ｃ２ 容量1 differential amplifier circuit 2 inverting input 3 non-inverting input 4 capacitive load SW-A, SW-B, SW-C1, SW-C2
Analog signal switch SW-D, SW-E, SW-NE
Analog signal switch SW-Q, SW-NQ
Analog signal switch C0, C1, C2 capacity
Claims (2)
力端子と外部出力端子を切り放すためのアナログ信号ス
イッチと、前記外部出力端子に接続され、前記外部出力
端子の出力電圧を前記デジタル−アナログ変換回路のア
ナログ出力電圧より高める出力電流供給能力の異なる複
数個の電流供給源とを備えたデジタル−アナログ変換装
置。1. An analog signal switch for disconnecting an analog output terminal and an external output terminal of a digital-analog conversion circuit, and an output voltage of the external output terminal which is connected to the external output terminal. Digital-analog conversion device comprising a plurality of current supply sources having different output current supply capacities that are higher than the analog output voltage of.
力端子と外部出力端子を切り放すためのアナログ信号ス
イッチと、前記外部出力端子に接続され、前記外部出力
端子の出力電圧を前記デジタル−アナログ変換回路のア
ナログ出力電圧より高める第１の電流供給源と、前記デ
ジタル−アナログ変換回路のアナログ出力端子に接続さ
れ、前記デジタル−アナログ変換回路のアナログ出力電
圧の出力電流能力を可変するための第２の電流供給源を
備えたデジタル−アナログ変換装置。2. An analog signal switch for disconnecting an analog output terminal and an external output terminal of a digital-analog conversion circuit, and an output voltage of the external output terminal which is connected to the external output terminal. Connected to the analog output terminal of the digital-analog converter circuit, and a second current source for varying the output current capability of the analog output voltage of the digital-analog converter circuit. Digital-to-analog converter with current source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05083294A JP3120624B2 (en) | 1993-04-09 | 1993-04-09 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05083294A JP3120624B2 (en) | 1993-04-09 | 1993-04-09 | Digital-to-analog converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303142A true JPH06303142A (en) | 1994-10-28 |
| JP3120624B2 JP3120624B2 (en) | 2000-12-25 |
Family
ID=13798383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05083294A Expired - Fee Related JP3120624B2 (en) | 1993-04-09 | 1993-04-09 | Digital-to-analog converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120624B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008125090A (en) * | 2007-11-22 | 2008-05-29 | Mitsubishi Electric Corp | Display device |
| US7688298B2 (en) | 2003-05-28 | 2010-03-30 | Mitsubishi Denki Kabushiki Kaisha | Digital/analog conversion device and display device having the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421119U (en) * | 1990-06-11 | 1992-02-21 |
-
1993
- 1993-04-09 JP JP05083294A patent/JP3120624B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7688298B2 (en) | 2003-05-28 | 2010-03-30 | Mitsubishi Denki Kabushiki Kaisha | Digital/analog conversion device and display device having the same |
| JP2008125090A (en) * | 2007-11-22 | 2008-05-29 | Mitsubishi Electric Corp | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3120624B2 (en) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113090A (en) | Voltage comparator | |
| JP2708007B2 (en) | Sample and hold circuit | |
| JPH06112779A (en) | Voltage comparing circuit | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| KR20010089447A (en) | Multi-reference, high-accuracy switching amplifier | |
| US6097248A (en) | Switched capacitor amplifier with one-clock delay | |
| JPH06303142A (en) | D/a converter | |
| JPH06232706A (en) | Comparator | |
| JP2001111419A (en) | Charge pump circuit | |
| US4943784A (en) | Frequency stable digitally controlled driver circuit | |
| JPH10112654A (en) | Current segment system d/a converter | |
| US7321245B2 (en) | Pipelined AD converter capable of switching current driving capabilities | |
| JP2002076780A (en) | Method for adjusting output power of power amplifier circuit, and power amplifier circuit | |
| JP2000151404A (en) | D/a conversion circuit | |
| KR20010015332A (en) | Phase adjusting circuit and semiconductor memory incorporating the same | |
| JPS61129916A (en) | Delay circuit | |
| KR100462119B1 (en) | offset voltage blanking circuit | |
| JP3209181B2 (en) | Slow on / off signal generation circuit | |
| GB2356303A (en) | Switched current D/A converter with minimized current drain | |
| JPH0514203A (en) | Digital/analog conversion circuit | |
| JPH0520890A (en) | Mos type sample holding driver | |
| US6940439B2 (en) | Multi-track speech synthesizer | |
| KR100915938B1 (en) | Adaptive control circuit for current cell control of digital-analog converter and digital analog converter including the same | |
| KR20000019815A (en) | Analog/digital converter | |
| KR0157114B1 (en) | 2-phase continuation comparator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |