JPH10112654A - Current segment system d/a converter - Google Patents

Current segment system d/a converter

Info

Publication number
JPH10112654A
JPH10112654A JP26605596A JP26605596A JPH10112654A JP H10112654 A JPH10112654 A JP H10112654A JP 26605596 A JP26605596 A JP 26605596A JP 26605596 A JP26605596 A JP 26605596A JP H10112654 A JPH10112654 A JP H10112654A
Authority
JP
Japan
Prior art keywords
current
output terminal
value output
current value
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26605596A
Other languages
Japanese (ja)
Inventor
Kazuhiro Oda
和宏 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26605596A priority Critical patent/JPH10112654A/en
Publication of JPH10112654A publication Critical patent/JPH10112654A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To attain high speed by providing a regulator circuit between a current output terminal and a current summing point and outputting the level of the current summing point to a current output terminal to reduce the circuit scale of the converter. SOLUTION: Levels Voutpx, Voutnx of wires 5, 6 of current cells 1 connected in parallel are given to 1st and 2nd input terminals of a regulator circuit 9. Output terminals 7, 8 are connected to 1st and 2nd output terminals of the circuit 9, and Voutp, Voutn are outputted. The circuit 9 keeps the levels of the wires 5, 6 the same and currents given to the 1st and 2nd input terminals are outputted as they are to the 1st and 2nd output terminals. As a result, currents in response to digital signals are outputted to the 1st and 2nd output terminals of the circuit 9. Moreover, output terminals 7, 8 are connected to a point of a power supply voltage Vdd via a resistor R to convert an output current of the circuit 9 into a voltage. As a result, each level is made stable by adding the circuit 9 to the D/A converter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル・アナ
ログ変換器に関するもので、特に高速化を必要とする分
野に使用される電流セグメント方式ディジタル・アナロ
グ変換器に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital-to-analog converter, and more particularly to a current segment type digital-to-analog converter used in a field requiring high speed.

【0002】[0002]

【従来の技術】電流セグメント方式ディジタル・アナロ
グ変換器は、ビデオ用など高速なディジタル・アナログ
変換によく使用される。図6は、従来の電流セグメント
方式ディジタル・アナログ変換器を示す。図6におい
て、例えばnビットの信号φ1〜φnからなるディジタ
ル信号が電流セル1群に入力される。
2. Description of the Related Art Current segment type digital-to-analog converters are often used for high-speed digital-to-analog conversion such as for video. FIG. 6 shows a conventional current segment type digital-to-analog converter. In FIG. 6, a digital signal composed of, for example, n-bit signals φ1 to φn is input to one group of current cells.

【0003】電流セル1は、電流源2、スイッチ3、4
及び配線5、6により構成される。電流源2の一端は接
地され、他端すなわち出力端子はスイッチ3、4の一端
に接続される。この接続点を点Aと呼ぶことにする。ス
イッチ3の他端及びスイッチ4の他端は、それぞれ配線
5及び配線6に接続される。スイッチ3は信号φ1によ
り制御され、例えばφ1がハイレベルのとき導通し、ロ
ーレベルのとき遮断される。スイッチ4は信号φの反転
信号/φ1(以下、/は反転信号を表すものとする)に
より制御され、例えば/φ1がハイレベルのとき導通
し、ローレベルのとき遮断される。以下、このような構
成の電流セルを差動動作型の電流セルと呼ぶことにす
る。
A current cell 1 comprises a current source 2, switches 3, 4
And wirings 5 and 6. One end of the current source 2 is grounded, and the other end, that is, the output terminal is connected to one end of the switches 3 and 4. This connection point will be referred to as point A. The other end of the switch 3 and the other end of the switch 4 are connected to a wiring 5 and a wiring 6, respectively. The switch 3 is controlled by a signal φ1. For example, the switch 3 is turned on when φ1 is at a high level, and is cut off when it is at a low level. The switch 4 is controlled by an inverted signal / φ1 of the signal φ (hereinafter, / represents an inverted signal). For example, the switch 4 is turned on when / φ1 is at a high level and cut off when / φ1 is at a low level. Hereinafter, the current cell having such a configuration will be referred to as a differential operation type current cell.

【0004】このような電流セル1が配線5、6を共用
してn個並列に接続される。配線5、6は電流加算点と
なる。各電流セルの一方のスイッチはそれぞれ信号φ
1、φ2…、φnのいずれかにより開閉し、他方のスイ
ッチはそれらの反転信号により開閉する。配線5、6の
端部は、それぞれ出力端子7、8に接続され、出力端子
7、8はそれぞれ抵抗Rを介して電源電位Vddに接続
される。また、電流源の出力電流値は例えばいずれの電
流セルでも同一である。出力端子7、8における出力電
位をそれぞれVoutp,Voutnと表す。
[0006] The n current cells 1 are connected in parallel by sharing the wirings 5 and 6. The wirings 5 and 6 are current addition points. One switch of each current cell has a signal φ
, Φn, and the other switch is opened and closed by their inverted signals. The ends of the wirings 5 and 6 are connected to output terminals 7 and 8, respectively, and the output terminals 7 and 8 are connected to the power supply potential Vdd via the resistors R, respectively. The output current value of the current source is the same in any of the current cells, for example. Output potentials at the output terminals 7 and 8 are represented as Voutp and Voutn, respectively.

【0005】このディジタル・アナログ変換回路では、
入力ディジタル信号によりスイッチ3が開閉し、配線5
に供給される電流が変化する。その結果、ΣIを配線5
に接続された電流源の電流値の総和とすると、出力電位
Voutpは、 Voutp=Vdd−R×ΣI と表される。このようにして、ディジタル・アナログ変
換される。一方、配線5に接続されていない電流源は、
オープン状態にしておくと電流が流れないため、スイッ
チ4を閉じることにより反転出力電位Voutpに接続
するか、あるいはVddに接続する。
In this digital / analog conversion circuit,
The switch 3 opens and closes according to the input digital signal, and the wiring 5
The current supplied to is changed. As a result, ΔI is
, The output potential Voutp is expressed as follows: Voutp = Vdd-R × ΣI In this way, digital-to-analog conversion is performed. On the other hand, the current source not connected to the wiring 5
Since no current flows when the circuit is kept open, the switch 4 is closed to connect to the inverted output potential Voutp or to Vdd.

【0006】[0006]

【発明が解決しようとする課題】図6に示したディジタ
ル・アナログ変換器において、ディジタル入力信号の変
化により、スイッチ3がオンでスイッチ4がオフの状態
から、スイッチ3がオフでスイッチ4がオンの状態に切
り替わる場合、点Aの電位は、(Voutn−Voun
p)の電圧だけ変化する。
In the digital-to-analog converter shown in FIG. 6, the switch 3 is turned on and the switch 4 is turned off, and the switch 3 is turned off and the switch 4 is turned on, due to a change in the digital input signal. When the state is switched to the state of (A), the potential of the point A becomes (Voutn−Vunn).
It changes by the voltage of p).

【0007】このようにスイッチング時に電流源2の出
力端子の電位が変動するため、電流源2の出力端子にお
ける電流値が安定するまでに時間を要することになる。
また、図6に示したディジタル・アナログ変換器では、
電流源2の出力端子に出力電圧VoutpあるいはVo
utnが直接加わる。そのため、ディジタル・アナログ
変換器における変換の直線性を良くするためには、電流
源2の出力インピーダンスを高くしなければならない。
[0007] Since the potential of the output terminal of the current source 2 fluctuates during switching as described above, it takes time for the current value at the output terminal of the current source 2 to stabilize.
In the digital-to-analog converter shown in FIG.
The output voltage Voutp or Vo is applied to the output terminal of the current source 2.
utn is added directly. Therefore, in order to improve the linearity of conversion in the digital-to-analog converter, the output impedance of the current source 2 must be increased.

【0008】図7は、MOSトランジスタを用いた電流
源回路とその等価回路の一例を示す。図7(a)は、ト
ランジスタ1段で構成した電流源とその等価回路を示
す。この電流源は、ソースが接地され、ドレインが出力
端子に接続された例えばnチャネルトランジスタ23よ
りなる。トランジスタ23のベースには、トランジスタ
23をオンさせるような電圧が印加される。この構成で
は、等価回路に示したように、rds分の出力インピー
ダンスしか取ることができない。ここで、rdsは、ソ
ース・ドレイン間の電圧の変化をΔVds、ドレイン電
流の変化をΔIdとすると、rds=ΔVds/ΔId
で定義される値である。
FIG. 7 shows an example of a current source circuit using MOS transistors and an equivalent circuit thereof. FIG. 7A shows a current source configured with one transistor and an equivalent circuit thereof. This current source comprises, for example, an n-channel transistor 23 whose source is grounded and whose drain is connected to the output terminal. A voltage that turns on the transistor 23 is applied to the base of the transistor 23. In this configuration, as shown in the equivalent circuit, only the output impedance of rds can be obtained. Here, rds is rds = ΔVds / ΔId, where ΔVds is a change in voltage between the source and the drain, and ΔId is a change in drain current.
Is the value defined by

【0009】そのため、一般には図7(b)に示すよう
にトランジスタ2段もしくはそれ以上にして電流源を構
成し、出力インピーダンスを高くしなければならない。
例えば、2段のトランジスタ24、25で電流源を構成
する場合、出力インピーダンスは、rds×(gm×r
ds+1)と高くなる。ここで、gmはトランスコンダ
クタンスであり、通常、gm×rds>>1である。
Therefore, generally, as shown in FIG. 7B, it is necessary to form a current source with two or more transistors to increase the output impedance.
For example, when a current source is composed of the two-stage transistors 24 and 25, the output impedance is rds × (gm × r
ds + 1). Here, gm is transconductance, and is usually gm × rds >> 1.

【0010】しかし、出力インピーダンスを高くする
と、電流源の回路が複雑になり、この方式のディジタル
・アナログ変換器では電流源は複数個必要となるため、
回路規模が大きくなるという問題が生じる。
However, if the output impedance is increased, the circuit of the current source becomes complicated, and a plurality of current sources are required in the digital-to-analog converter of this type.
The problem that a circuit scale becomes large arises.

【0011】また、図6に示した回路では、出力端子
7、8に配線5、6の負荷容量CLが付加される。電流
セグメント方式のディジタル・アナログ変換器のセトリ
ング・タイムすなわち出力電位が目標の電圧に達するま
での時間は、電流源が理想的なものであるとするとR×
CLの時定数に比例する。そのため、CLが大きくなる
とセトリング・タイムは長くなってしまう。このよう
に、出力端子に負荷容量がつきやすく、高速化に適さな
いという問題が生じる。
In the circuit shown in FIG. 6, load capacitances CL of the wirings 5 and 6 are added to the output terminals 7 and 8. The settling time of the current segment type digital-to-analog converter, that is, the time required for the output potential to reach the target voltage, is calculated by R ×
It is proportional to the time constant of CL. Therefore, as the CL increases, the settling time increases. As described above, there is a problem that a load capacitance is easily attached to the output terminal, which is not suitable for high-speed operation.

【0012】本発明は、上記課題に鑑みてなされたもの
で、電流セグメント方式ディジタル・アナログ変換器に
おいて、電流源を簡略にし、かつ高速動作を可能にする
ことを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and has as its object to simplify a current source and enable high-speed operation in a current segment type digital-to-analog converter.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するた
め、本発明の電流セグメント方式ディジタル・アナログ
変換器は、一端が定電位に接続された電流源と、一端が
電流源の他端に接続され、他端が電流加算点に接続さ
れ、ディジタル入力信号により開閉されるスイッチとを
有する少なくとも1つの電流セルと、電流値出力端子
と、電流加算点と電流値出力端子間に設けられ、電流加
算点の電位を電流値出力端子における電位によらないよ
うに安定化させ、電流加算点の電流をそのまま電流値出
力端子に出力するレギュレータ回路とを具備する。
To solve the above problems, a current segment type digital-to-analog converter according to the present invention comprises a current source having one end connected to a constant potential and one end connected to the other end of the current source. A current cell having at least one current cell having a switch connected at the other end to the current summing point and opened and closed by a digital input signal, a current value output terminal, and a current value provided between the current summing point and the current value output terminal; A regulator circuit for stabilizing the potential at the addition point so as not to depend on the potential at the current value output terminal, and outputting the current at the current addition point to the current value output terminal as it is.

【0014】また、上記課題を解決するため、本発明の
電流セグメント方式ディジタル・アナログ変換器は、一
端が定電位に接続された電流源と、一端が電流源の他端
に接続され、他端が第1の電流加算点に接続され、ディ
ジタル入力信号により開閉される第1のスイッチと、一
端が電流源の他端に接続され、他端が第2の電流加算点
に接続され、ディジタル入力信号の反転信号により開閉
される第2のスイッチとを有する少なくとも1つの電流
セルと、第1及び第2の電流値出力端子と、第1及び第
2の電流加算点と第1及び第2の電流値出力端子間に設
けられ、第1及び第2の電流加算点の電位を第1及び第
2の電流値出力端子における電位によらずかつ同一の電
位になるように安定化させ、第1及び第2の電流加算点
の電流をそのままそれぞれ第1及び第2の電流値出力端
子に出力するレギュレータ回路とを具備する。
According to another aspect of the present invention, there is provided a current segment type digital-to-analog converter having one end connected to a constant potential and one end connected to the other end of the current source. Is connected to a first current summing point and is opened and closed by a digital input signal; one end is connected to the other end of the current source; the other end is connected to the second current summing point; At least one current cell having a second switch that is opened and closed by an inverted signal of the signal, first and second current value output terminals, first and second current summing points, and first and second current summing points; The first and second current summing points are provided between the current value output terminals and stabilized at the same potential regardless of the potentials at the first and second current value output terminals; And the current at the second current addition point Comprising a regulator circuit to be output to the respectively first and second current value output terminal.

【0015】さらに、上記課題を解決するため、本発明
の電流セグメント方式ディジタル・アナログ変換器は、
電流値出力端子と、一端が定電位に接続された電流源
と、一端が電流源の他端に接続され、他端が第1の電流
加算点に接続され、ディジタル入力信号により開閉され
るスイッチとを有する少なくとも1つの電流セルと、第
1の電流加算点と電流値出力端子間に設けられ、第1の
電流加算点の電位を電流値出力端子における電位によら
ないように安定化させ、第1の電流加算点の電流をその
まま電流値出力端子に出力する第1のレギュレータ回路
とよりなる第1のディジタル・アナログ変換回路と、一
端が前記定電位に接続された電流源と、一端が電流源の
他端に接続され、他端が第2の電流加算点に接続され、
ディジタル入力信号により開閉されるスイッチとを有す
る少なくとも1つの電流セルと、第2の電流加算点と電
流値出力端子間に設けられ、第2の電流加算点の電位を
電流値出力端子における電位によらないように第1の電
流加算点の安定化された電位と異なる電位に安定化さ
せ、第2の電流加算点の電流をそのまま電流値出力端子
に出力する第2のレギュレータ回路とよりなる第2のデ
ィジタル・アナログ変換回路とを具備する。
Further, in order to solve the above problems, a current segment type digital-to-analog converter according to the present invention comprises:
A current value output terminal, a current source having one end connected to a constant potential, one end connected to the other end of the current source, the other end connected to a first current addition point, and a switch opened / closed by a digital input signal And at least one current cell having: a first current addition point provided between the first current addition point and the current value output terminal; stabilizing the potential of the first current addition point so as not to depend on the potential at the current value output terminal; A first digital-to-analog conversion circuit comprising a first regulator circuit for directly outputting the current at the first current addition point to the current value output terminal; a current source having one end connected to the constant potential; The other end of the current source is connected, the other end is connected to the second current summing point,
At least one current cell having a switch which is opened and closed by a digital input signal, provided between the second current addition point and the current value output terminal, and the potential of the second current addition point is set to the potential at the current value output terminal. A second regulator circuit that stabilizes the potential at the first current addition point to a potential different from the stabilized potential at the first current addition point and outputs the current at the second current addition point to the current value output terminal as it is. And two digital / analog conversion circuits.

【0016】[0016]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は、本発明の実施例を示す。
図6と同一の構成要素には同一の符号を付し、説明を省
略する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of the present invention.
The same components as those in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted.

【0017】図1において、並列に接続された電流セル
1の配線5及び配線6は、レギュレータ回路9の第1及
び第2の入力端子にそれぞれ接続される。配線5、6の
電位をそれぞれVoutpx,Voutnxと表すこと
にする。レギュレータ回路9の第1及び第2の出力端子
は、それぞれ出力端子7、8に接続される。出力端子
7、8における電位をそれぞれVoutp,Voutn
と表す。このレギュレータ回路9は、配線5、6の電位
を各々同一に保ち(以下、第1の条件と呼ぶ)、かつ第
1及び第2の入力端子に入力される電流をそれぞれその
まま第1及び第2の出力端子に出力する(以下、第2の
条件と呼ぶ)という特徴を有する。
In FIG. 1, the wiring 5 and the wiring 6 of the current cell 1 connected in parallel are connected to the first and second input terminals of the regulator circuit 9, respectively. The potentials of the wirings 5 and 6 are represented as Voutpx and Voutnx, respectively. First and second output terminals of the regulator circuit 9 are connected to output terminals 7 and 8, respectively. The potentials at the output terminals 7 and 8 are Voutp and Voutn, respectively.
It expresses. The regulator circuit 9 keeps the potentials of the wirings 5 and 6 the same (hereinafter, referred to as a first condition), and outputs the currents input to the first and second input terminals to the first and second input terminals as they are, respectively. (Hereinafter, referred to as a second condition).

【0018】したがって、レギュレータ回路の第1及び
第2の出力端子にはディジタル信号に応じた電流値が出
力される。さらに、出力端子7、8はそれぞれ抵抗Rを
介して電源電位Vddに接続され、レギュレータ回路9
の出力電流値を電圧値に変換する。
Therefore, a current value corresponding to the digital signal is output to the first and second output terminals of the regulator circuit. Further, the output terminals 7 and 8 are connected to the power supply potential Vdd via the resistors R, respectively.
Is converted to a voltage value.

【0019】図2は、レギュレータ回路9の具体的な回
路例を示す。図2(a)は、レギュレータ回路9の第1
の回路例を示す。この回路は、トランジスタ11、12
により構成される。トランジスタ11のソースに配線5
が接続され、ドレインに出力端子7が接続され、ゲート
にトランジスタ11を飽和状態で動作させるような一定
の電圧VBが供給される。同様に、トランジスタ12の
ソースに配線6が接続され、ドレインに出力端子8が接
続され、ゲートに電圧VBが供給される。
FIG. 2 shows a specific circuit example of the regulator circuit 9. FIG. 2A shows the first circuit of the regulator circuit 9.
The following shows an example of the circuit. This circuit comprises transistors 11, 12
It consists of. Wiring 5 to the source of transistor 11
Is connected, the output terminal 7 is connected to the drain, and a constant voltage VB for operating the transistor 11 in a saturated state is supplied to the gate. Similarly, the wiring 6 is connected to the source of the transistor 12, the output terminal 8 is connected to the drain, and the voltage VB is supplied to the gate.

【0020】図2(a)に示すレギュレータ回路におい
て、トランジスタ11、12のソース電流がそのままド
レインに流れるので、上述の第2の条件を満足してい
る。また、トランジスタ11の出力電流の変化をΔIと
し、トランジスタ11のトランスコンダクタンスをgm
とし、Voutpxの電圧変化をΔVとすると、 ΔV=ΔI/gm となる。従来例における出力電圧の変化をΔVconv
とすると、 ΔVconv=ΔI×R である。よって、 1/gm<R の場合、従来例よりも電圧の変動を小さくすることがで
き、第1の条件が成り立つ。トランジスタ12について
も同様のことが言える。
In the regulator circuit shown in FIG. 2A, since the source currents of the transistors 11 and 12 flow directly to the drains, the above-described second condition is satisfied. The change in the output current of the transistor 11 is represented by ΔI, and the transconductance of the transistor 11 is represented by gm.
Assuming that the voltage change of Voutpx is ΔV, ΔV = ΔI / gm. The change in the output voltage in the conventional example is ΔVconv
Then, ΔVconv = ΔI × R. Therefore, when 1 / gm <R, the voltage fluctuation can be made smaller than in the conventional example, and the first condition is satisfied. The same can be said for the transistor 12.

【0021】このレギュレータ回路を付加することによ
り、VoutpxあるいはVoutnxの電位は、Vo
utpあるいはVoutnの電位の変化の影響を受け
ず、安定化することができる。そのため、電流源の出力
端子における電位の変化が小さくなり、電流源の出力イ
ンピーダンスを高くする必要がなくなる。よって、電流
源を簡易にすることができる。例えば、図7(a)に示
した電流源のように1段のトランジスタで済むようにな
る。その結果、ディジタル・アナログ変換器の規模を小
さくすることが可能になる。
By adding this regulator circuit, the potential of Voutpx or Voutnx becomes Vo
Stabilization can be achieved without being affected by changes in the potential of outp or Voutn. Therefore, the change in potential at the output terminal of the current source is reduced, and it is not necessary to increase the output impedance of the current source. Therefore, the current source can be simplified. For example, a single-stage transistor like the current source shown in FIG. As a result, the size of the digital-to-analog converter can be reduced.

【0022】また、レギュレータ回路9が介在するた
め、出力端子7、8からは配線5、6に付いている容量
が見えなくなる。そのため、出力端子7、8において浮
遊容量を大幅に減らすことができ、高速化が可能とな
る。
Further, since the regulator circuit 9 is interposed, the capacitances of the wirings 5 and 6 cannot be seen from the output terminals 7 and 8. Therefore, the stray capacitance at the output terminals 7 and 8 can be greatly reduced, and the speed can be increased.

【0023】さらに、レギュレータ回路を適切に設定す
ることにより、VoutpxとVoutnxとの電位差
を小さくすると、電流源のスイッチング時に電流源の出
力電圧すなわちA点での電圧の変動が小さくなり、スイ
ッチングを高速化することができる。
Furthermore, when the potential difference between Voutpx and Voutnx is reduced by appropriately setting the regulator circuit, the fluctuation of the output voltage of the current source, that is, the voltage at the point A during the switching of the current source is reduced, and the switching is performed at high speed. Can be

【0024】また、本実施例ではレギュレータ回路9の
出力電流値を電圧値に変換するために抵抗Rを用いてい
るので、電流値から電圧値への高速に変換できる。な
お、上述の実施例において、差動動作型の電流セルでは
なく、一端が接地された電流源2と、一端が電流源2の
他端に接続され、他端が配線5に接続され、ディジタル
入力信号φにより制御されるスイッチ3とにより電流セ
ル1を構成し、スイッチ4、配線6、トランジスタ1
2、出力端子8を省いてもよい。
In this embodiment, since the resistor R is used to convert the output current value of the regulator circuit 9 into a voltage value, the current value can be converted into a voltage value at high speed. In the above-described embodiment, instead of the differential operation type current cell, a current source 2 having one end grounded, one end connected to the other end of the current source 2, the other end connected to the wiring 5, and a digital A current cell 1 is constituted by a switch 3 controlled by an input signal φ, and a switch 4, a wiring 6, a transistor 1
2. The output terminal 8 may be omitted.

【0025】この場合、スイッチング時に電流源2の出
力電圧の変動が小さくなるという効果は得られないもの
の、上述の実施例と同様に、レギュレータ回路9により
電流源2の出力電位の変化が小さくなるため、簡易な電
流源を用いることが可能となる。また、上述の実施例と
同様に、出力端子7に配線5に基づく浮遊容量が付かな
くなるため、高速動作が可能となる。
In this case, the effect of reducing the fluctuation of the output voltage of the current source 2 at the time of switching cannot be obtained, but the change in the output potential of the current source 2 is reduced by the regulator circuit 9 as in the above-described embodiment. Therefore, a simple current source can be used. Further, similarly to the above-described embodiment, the output terminal 7 does not have the stray capacitance based on the wiring 5, so that high-speed operation is possible.

【0026】図2(b)は、レギュレータ回路の第2の
回路例を示す。この回路では、トランジスタ14のソー
スに配線5が接続され、トランジスタ14のドレインが
出力端子7に接続される。また、ゲインがAである反転
増幅器13の反転入力端子にVoutpxが供給され、
反転増幅器13の非反転入力端子に基準電位VRが供給
され、反転増幅器13の出力端子がトランジスタ14の
ゲートに接続される。同様に、トランジスタ15のソー
スにVoutnxが供給され、トランジスタ15のドレ
インが出力端子Voutnに接続される。また、ゲイン
がAである反転増幅器16の反転入力端子にVoutn
xが供給され、非反転入力端子に基準電位VRが供給さ
れ、出力端子がトランジスタ15のゲートに接続され
る。
FIG. 2B shows a second example of the regulator circuit. In this circuit, the wiring 5 is connected to the source of the transistor 14, and the drain of the transistor 14 is connected to the output terminal 7. Further, Voutpx is supplied to the inverting input terminal of the inverting amplifier 13 having a gain of A,
The reference potential VR is supplied to the non-inverting input terminal of the inverting amplifier 13, and the output terminal of the inverting amplifier 13 is connected to the gate of the transistor 14. Similarly, Voutnx is supplied to the source of the transistor 15, and the drain of the transistor 15 is connected to the output terminal Voutn. Further, Voutn is connected to the inverting input terminal of the inverting amplifier 16 having a gain of A.
x is supplied, the reference potential VR is supplied to the non-inverting input terminal, and the output terminal is connected to the gate of the transistor 15.

【0027】図2(b)に示す回路においては、トラン
ジスタ14、15のソース電流がそのままドレイン電流
となるので、第2の条件を満足することは明らかであ
る。また、レギュレータ回路の出力電流の変化をΔIと
し、トランジスタ14のトランスコンダクタンスをgm
とし、Voutpxの電圧変化をΔVとすると、 ΔV=ΔI/gm/(A+1) となるので、 1/gm/(A+1)<R であれば、前述の第1の条件を満たすことができる。
In the circuit shown in FIG. 2B, since the source currents of the transistors 14 and 15 become drain currents as they are, it is clear that the second condition is satisfied. The change in the output current of the regulator circuit is represented by ΔI, and the transconductance of the transistor 14 is represented by gm.
Assuming that the voltage change of Voutpx is ΔV, ΔV = ΔI / gm / (A + 1). Thus, if 1 / gm / (A + 1) <R, the above first condition can be satisfied.

【0028】この回路では、図2(a)に示した回路と
同様の効果を得ることができ、図2(a)に示した回路
よりも反転増幅器のゲインAの分だけ電圧変化を小さく
することが可能になる。また、基準電位VRを調整する
ことで、VoutpxやVoutnxを所望の値に容易
に設定することができる。
In this circuit, the same effect as that of the circuit shown in FIG. 2A can be obtained, and the voltage change is made smaller by the gain A of the inverting amplifier than in the circuit shown in FIG. 2A. It becomes possible. Further, by adjusting the reference potential VR, Voutpx and Voutnx can be easily set to desired values.

【0029】また、図2(c)は、レギュレータ回路の
第3の回路例を示す。この回路は、トランジスタ18、
19、20、22と電流源17、21より構成される。
トランジスタ19のソースに配線5が接続され、トラン
ジスタ19のドレインが出力端子7に接続される。トラ
ンジスタ18のゲートはトランジスタ19のソースに接
続され、トランジスタ18のソースは接地され、トラン
ジスタ18のドレインは電流源17の一端及びトランジ
スタ19のゲートに接続される。電流源17の他端は、
電源電位に接続される。
FIG. 2C shows a third example of the regulator circuit. This circuit comprises a transistor 18,
19, 20, and 22, and current sources 17 and 21.
The wiring 5 is connected to the source of the transistor 19, and the drain of the transistor 19 is connected to the output terminal 7. The gate of the transistor 18 is connected to the source of the transistor 19, the source of the transistor 18 is grounded, and the drain of the transistor 18 is connected to one end of the current source 17 and the gate of the transistor 19. The other end of the current source 17
Connected to power supply potential.

【0030】同様にして、トランジスタ20のソースに
配線6が接続され、ドレインは出力端子8に接続され
る。また、トランジスタ20のソースはトランジスタ2
2のゲートに接続される。トランジスタ22のソースは
接地され、ドレインは電流源21の一端及びトランジス
タ20のゲートに接続される。電流源21の他端は、電
源電位に接続される。
Similarly, the wiring 6 is connected to the source of the transistor 20, and the drain is connected to the output terminal 8. The source of the transistor 20 is the transistor 2
2 is connected to the second gate. The source of the transistor 22 is grounded, and the drain is connected to one end of the current source 21 and the gate of the transistor 20. The other end of the current source 21 is connected to a power supply potential.

【0031】この回路において、トランジスタ19、2
0のソース電流がそのままドレイン電流となるので、第
2の条件を満足することができる。また、電流源17及
びトランジスタ18で構成される増幅回路のゲインをA
とし、レギュレータ回路の出力電流すなわちトランジス
タ19のドレインでの出力電流の変化をΔIとし、トラ
ンジスタ19のトランスコンダクタンスをgmとし、V
outpxの電圧変化をΔVとすると、 ΔV=ΔI/gm/(A+1) となるので、 1/gm/(A+1)<<R であれば、前述の第1の条件を満たすことができる。
In this circuit, transistors 19, 2
Since the source current of 0 becomes the drain current as it is, the second condition can be satisfied. Further, the gain of the amplifier circuit composed of the current source 17 and the transistor 18 is set to A
The change in the output current of the regulator circuit, that is, the change in the output current at the drain of the transistor 19 is ΔI, the transconductance of the transistor 19 is gm, and V
Assuming that the voltage change of outpx is ΔV, ΔV = ΔI / gm / (A + 1). Therefore, if 1 / gm / (A + 1) << R, the first condition described above can be satisfied.

【0032】このように、この回路を用いることにより
図2(a)に示した回路と同様の効果を得ることがで
き、図2(a)に示した回路よりも、上述のゲインAの
分だけさらに電圧変化を小さくすることが可能になる。
さらに、反転増幅器ではなく1個のトランジスタと電流
源を用いるため、図2(b)に示したレギュレータ回路
よりも規模を小さくすることができる。
As described above, by using this circuit, the same effect as that of the circuit shown in FIG. 2A can be obtained, and the gain A is smaller than that of the circuit shown in FIG. It is possible to further reduce the voltage change.
Further, since one transistor and a current source are used instead of the inverting amplifier, the scale can be made smaller than that of the regulator circuit shown in FIG.

【0033】なお、図1に示した実施例において、電流
源の代わりに図3に示すように抵抗を用いてもよい。図
3(a)では、電流源2に代えて抵抗Rを用いている。
この場合、いずれの電流セルも同一の電流値を出力す
る。図3(b)では、抵抗値R及び2Rを有する抵抗を
ラダー状に配置している。この場合、各々の電流セルは
左隣の電流セルの出力電流値の半分の電流を出力する。
In the embodiment shown in FIG. 1, a resistor may be used instead of the current source as shown in FIG. In FIG. 3A, a resistor R is used in place of the current source 2.
In this case, all the current cells output the same current value. In FIG. 3B, resistors having resistance values R and 2R are arranged in a ladder shape. In this case, each current cell outputs half the current of the output current value of the current cell on the left.

【0034】図4は、本発明の第2の実施例を示す。本
実施例は、第1の実施例に示した電流セグメント方式デ
ィジタル・アナログ変換器を2個以上用意し、それぞれ
のレギュレータ回路の出力端子を共通の出力端子に接続
したのものである。
FIG. 4 shows a second embodiment of the present invention. In this embodiment, two or more current segment type digital-to-analog converters shown in the first embodiment are prepared, and the output terminals of the respective regulator circuits are connected to a common output terminal.

【0035】図4に示したように、第1の電流セグメン
ト方式ディジタル・アナログ変換器31は、図1に示し
た実施例と同様に、スイッチ3a,4a及び電流源2a
よりなり、配線5a,6aを介して並列に接続された複
数の電流セルとレギュレータ回路9aとにより構成され
る。このディジタル・アナログ変換器31のディジタル
入力信号は、a1、a2…である。
As shown in FIG. 4, the first current segment type digital-to-analog converter 31 includes switches 3a and 4a and a current source 2a as in the embodiment shown in FIG.
And a plurality of current cells connected in parallel via wirings 5a and 6a and a regulator circuit 9a. The digital input signals of the digital / analog converter 31 are a1, a2,.

【0036】また、第2の電流セグメント方式ディジタ
ル・アナログ変換器32も同様に、配線5b、6bを介
して並列に接続された、スイッチ3b、4b及び電流源
2bよりなる複数の電流セルと、レギュレータ回路9b
とにより構成される。この変換器32のディジタル入力
信号は、b1、b2…である。第1及び第2のディジタ
ル・アナログ変換器31、32に用いられる電流セル
は、同一であるとする。
Similarly, the second current segment type digital-to-analog converter 32 also includes a plurality of current cells including switches 3b, 4b and a current source 2b, which are connected in parallel via wires 5b, 6b. Regulator circuit 9b
It is composed of The digital input signals of the converter 32 are b1, b2,. It is assumed that the current cells used in the first and second digital-to-analog converters 31 and 32 are the same.

【0037】さらに、レギュレータ回路9a、9bの第
1の出力端子はいずれも第1の電流値出力端子7に接続
され、レギュレータ回路9a,9bの第2の出力端子
は、いずれも第2の電流値出力端子8に接続される。第
1及び第2の電流値出力端子7、8における出力電流を
それぞれIout、/Ioutと表すことにする。
Further, the first output terminals of the regulator circuits 9a and 9b are both connected to the first current value output terminal 7, and the second output terminals of the regulator circuits 9a and 9b are both connected to the second current value. It is connected to the value output terminal 8. Output currents at the first and second current value output terminals 7 and 8 are represented as Iout and / Iout, respectively.

【0038】本実施例において、レギュレータ回路9
a、9bを適切に設定することで、配線5a,6aの電
位をいずれもVaに、配線5b、6bの電位をいずれも
Vbに保たせるようにする。第1及び第2のディジタル
・アナログ変換器31、32での電流源2a,2bが図
7に示したようにトランジスタにより構成されていると
すると、電流源2a,2bの出力端子における印加電圧
と出力電流との関係は図5(a)に示すグラフで表され
る。第1及び第2のディジタル・アナログ変換器31、
32における電流源2a、2bの出力電流がそれぞれI
a、Ibであるとすると、 Iout=(a1+a2+…)×Ia+(b1+b2+
…)×Ib となる。
In this embodiment, the regulator circuit 9
By appropriately setting a and 9b, the potentials of the wirings 5a and 6a are maintained at Va, and the potentials of the wirings 5b and 6b are maintained at Vb. Assuming that the current sources 2a and 2b in the first and second digital / analog converters 31 and 32 are constituted by transistors as shown in FIG. 7, the voltage applied to the output terminals of the current sources 2a and 2b and The relationship with the output current is represented by a graph shown in FIG. First and second digital-to-analog converters 31,
32, the output currents of the current sources 2a and 2b are I
Assuming that a and Ib, Iout = (a1 + a2 +...) × Ia + (b1 + b2 +
...) × Ib.

【0039】このように、レギュレータの出力電圧V
a,Vbを制御して電流Ia,Ibを変えることにより
ディジタル入力信号の重み付け加算を容易に行うことが
できる。
Thus, the output voltage V of the regulator
By controlling a and Vb to change the currents Ia and Ib, weighted addition of digital input signals can be easily performed.

【0040】また、電流セルの電流源2を図3(a)に
示すように抵抗Rに置き換えてもよい。この場合、抵抗
に印加される電圧と電流セルの出力電流は、図5(b)
に示すように比例する。そのため、Ia,Ibの制御が
容易になしえ、前述の重み付けの制御が簡単になる。
The current source 2 of the current cell may be replaced with a resistor R as shown in FIG. In this case, the voltage applied to the resistor and the output current of the current cell are as shown in FIG.
Is proportional as shown. Therefore, the control of Ia and Ib can be easily performed, and the control of the weighting described above can be simplified.

【0041】また、出力端子7、8と電源電位間にそれ
ぞれ抵抗を設け、ディジタル信号をアナログ変換した結
果を電流値ではなく電圧値で出力端子7、8に出力する
ようにしてもよい。
A resistor may be provided between each of the output terminals 7 and 8 and the power supply potential, and the result of converting the digital signal into analog may be output to the output terminals 7 and 8 as a voltage value instead of a current value.

【0042】なお、上述の実施例では、差動信号Vou
tp、Voutnを出力する場合を示しているが、レギ
ュレータ回路の出力端子の一方を電源電位Vddに接続
しても同様の効果を得ることができる。
In the above-described embodiment, the differential signal Vou
Although the case where tp and Voutn are output is shown, the same effect can be obtained by connecting one of the output terminals of the regulator circuit to the power supply potential Vdd.

【0043】また、上述の実施例では電流セル中の電流
源の一端はVssに接続されているが、これをVddに
接続してもよい。この場合、抵抗Rは出力端子7、8と
Vss間に設けることになる。
In the above embodiment, one end of the current source in the current cell is connected to Vss, but this may be connected to Vdd. In this case, the resistor R is provided between the output terminals 7 and 8 and Vss.

【0044】さらに電流源、レギュレータ回路に関して
MOSトランジスタを用いた場合のみを示したが、これ
に限られるものではなく、MOSトランジスタに代えて
バイポーラトランジスタを用いてもよい。
Further, only the case where MOS transistors are used for the current source and the regulator circuit has been described. However, the present invention is not limited to this, and bipolar transistors may be used instead of MOS transistors.

【0045】[0045]

【発明の効果】以上説明したように、本発明によれば、
レギュレータ回路を付加することで電流加算点の電位の
変動が小さくなるため、電流源の出力インピーダンスは
低くてもよくなり、ディジタル・アナログ変換器の回路
規模を小さくできる。
As described above, according to the present invention,
The addition of the regulator circuit reduces the fluctuation of the potential at the current addition point, so that the output impedance of the current source may be low, and the circuit scale of the digital-to-analog converter can be reduced.

【0046】また、本発明によれば、レギュレータ回路
が介在することにより配線の容量が電流値出力端子に付
加されなくなるため、電流値出力端子に付く付加容量を
減らして、ディジタル・アナログ変換器の動作を高速化
できる。
Further, according to the present invention, the capacity of the wiring is not added to the current value output terminal due to the interposition of the regulator circuit. Operation can be accelerated.

【0047】さらに、本発明によれば、差動動作型の電
流セルにおいて、スイッチング時に電流源の出力端子に
おける電位の変化が少なくなるため、より高速に動作さ
せることが可能になる。
Further, according to the present invention, in the differential operation type current cell, the change in the potential at the output terminal of the current source during switching is reduced, so that the operation can be performed at a higher speed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す図。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】本発明に用いられるレギュレータ回路を示す
図。
FIG. 2 is a diagram showing a regulator circuit used in the present invention.

【図3】電流源に抵抗を用いた本発明の実施例を示す
図。
FIG. 3 is a diagram showing an embodiment of the present invention using a resistor as a current source.

【図4】本発明の第2の実施例を示す図。FIG. 4 is a diagram showing a second embodiment of the present invention.

【図5】電流源の出力端子に加えられる電圧と出力電流
との関係を示す図。
FIG. 5 is a diagram showing a relationship between a voltage applied to an output terminal of a current source and an output current.

【図6】従来例を示す図。FIG. 6 is a diagram showing a conventional example.

【図7】電流源を示す図。FIG. 7 shows a current source.

【符号の説明】[Explanation of symbols]

1…電流セル、 2…電流源、 3、4…スイッチ、 5、6…配線、 7、8…出力端子、 9…レギュレータ回路、 11、12、14、15、18、19、20、22…M
OSトランジスタ、 13、16…反転増幅器、 17、20…電流源。
DESCRIPTION OF SYMBOLS 1 ... Current cell, 2 ... Current source, 3, 4 ... Switch, 5, 6 ... Wiring, 7, 8 ... Output terminal, 9 ... Regulator circuit, 11, 12, 14, 15, 18, 19, 20, 22 ... M
OS transistor, 13, 16 ... inverting amplifier, 17, 20 ... current source.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 一端が定電位に接続された電流源と、一
端が前記電流源の他端に接続され、他端が電流加算点に
接続され、ディジタル入力信号により開閉されるスイッ
チとを有する少なくとも1つの電流セルと、 電流値出力端子と、 前記電流加算点と前記電流値出力端子間に設けられ、前
記電流加算点の電位を前記電流値出力端子における電位
によらないように安定化させ、前記電流加算点の電流を
そのまま前記電流値出力端子に出力するレギュレータ回
路とを具備することを特徴とする電流セグメント方式デ
ィジタル・アナログ変換器。
1. A current source having one end connected to a constant potential, and a switch having one end connected to the other end of the current source, the other end connected to a current addition point, and opened and closed by a digital input signal. At least one current cell, a current value output terminal, and a current value output terminal; provided between the current addition point and the current value output terminal, for stabilizing the potential of the current addition point so as not to depend on the potential at the current value output terminal. And a regulator circuit for outputting the current at the current addition point to the current value output terminal as it is.
【請求項2】 前記レギュレータ回路は、ソースが前記
電流加算点に接続され、ドレインが前記電流値出力端子
に接続され、ゲートにしきい値電圧を越える電圧が供給
されたトランジスタよりなることを特徴とする請求項1
記載の電流セグメント方式ディジタル・アナログ変換
器。
2. The regulator circuit according to claim 1, wherein a source is connected to the current summing point, a drain is connected to the current output terminal, and a gate is supplied with a voltage exceeding a threshold voltage. Claim 1
A current-segment digital-to-analog converter as described.
【請求項3】 一端が前記電流値出力端子に接続され、
他端が前記定電位と異なる定電位に接続された抵抗をさ
らに具備することを特徴とする請求項1記載の電流セグ
メント方式ディジタル・アナログ変換器。
3. One end is connected to the current value output terminal,
2. The current segment type digital-to-analog converter according to claim 1, further comprising a resistor having the other end connected to a constant potential different from the constant potential.
【請求項4】 前記電流源に代えて抵抗を具備すること
を特徴とする請求項1記載の電流セグメント方式ディジ
タル・アナログ変換器。
4. The current segment type digital-to-analog converter according to claim 1, further comprising a resistor in place of said current source.
【請求項5】 一端が定電位に接続された電流源と、一
端が前記電流源の他端に接続され、他端が第1の電流加
算点に接続され、ディジタル入力信号により開閉される
第1のスイッチと、一端が前記電流源の他端に接続さ
れ、他端が第2の電流加算点に接続され、前記ディジタ
ル入力信号の反転信号により開閉される第2のスイッチ
とを有する少なくとも1つの電流セルと、 第1及び第2の電流値出力端子と、 前記第1及び第2の電流加算点と前記第1及び第2の電
流値出力端子間に設けられ、前記第1及び第2の電流加
算点の電位をそれぞれ前記第1及び第2の電流値出力端
子における電位によらずかつ互いに同一の電位に安定化
させ、前記第1及び第2の電流加算点の電流をそれぞれ
そのまま前記第1及び第2の電流値出力端子に出力する
レギュレータ回路とを具備することを特徴とする電流セ
グメント方式ディジタル・アナログ変換器。
5. A current source having one end connected to a constant potential, one end connected to the other end of the current source, the other end connected to a first current addition point, and opened and closed by a digital input signal. At least one switch having one end connected to the other end of the current source, the other end connected to a second current summing point, and opened and closed by an inverted signal of the digital input signal. Two current cells; first and second current value output terminals; and first and second current value output terminals, provided between the first and second current addition points and the first and second current value output terminals. Are stabilized at the same potential independently of the potentials at the first and second current value output terminals, respectively, and the currents at the first and second current addition points are respectively left unchanged. Output to the first and second current value output terminals. Current segment system digital-to-analog converter characterized by comprising a regulator circuit.
【請求項6】 前記レギュレータ回路は、 ソースが前記第1の電流加算点に接続され、ドレインが
前記第1の電流値出力端子に接続され、ゲートにしきい
値電圧を越える電圧が供給された第1のトランジスタ
と、 ソースが前記第2の電流加算点に接続され、ドレインが
前記第2の電流値出力端子に接続され、ゲートにしきい
値電圧を越える電圧が供給された第2のトランジスタよ
りなることを特徴とする請求項5記載の電流セグメント
方式ディジタル・アナログ変換器。
6. The regulator circuit, wherein a source is connected to the first current addition point, a drain is connected to the first current value output terminal, and a voltage exceeding a threshold voltage is supplied to a gate. A second transistor having a source connected to the second current addition point, a drain connected to the second current output terminal, and a gate supplied with a voltage exceeding a threshold voltage. 6. The current segment type digital-to-analog converter according to claim 5, wherein:
【請求項7】 一端が前記第1の電流値出力端子に接続
され、他端が前記定電位と異なる定電位に接続された第
1の抵抗と、 一端が前記第2の電流値出力端子に接続され、他端が前
記定電位と異なる定電位に接続された第2の抵抗とをさ
らに具備することを特徴とする請求項5記載の電流セグ
メント方式ディジタル・アナログ変換器。
7. A first resistor having one end connected to the first current value output terminal, the other end connected to a constant potential different from the constant potential, and one end connected to the second current value output terminal. 6. The current segment type digital-to-analog converter according to claim 5, further comprising a second resistor connected to the other end and connected to a constant potential different from the constant potential.
【請求項8】 前記電流源に代えて抵抗を具備すること
を特徴とする請求項5記載の電流セグメント方式ディジ
タル・アナログ変換器。
8. The current segment type digital / analog converter according to claim 5, further comprising a resistor in place of said current source.
【請求項9】電流値出力端子と、 一端が定電位に接続された電流源と、一端が前記電流源
の他端に接続され、他端が第1の電流加算点に接続さ
れ、ディジタル入力信号により開閉されるスイッチとを
有する少なくとも1つの電流セルと、 前記第1の電流加算点と前記電流値出力端子間に設けら
れ、前記第1の電流加算点の電位を前記電流値出力端子
における電位によらないように安定化させ、前記第1の
電流加算点の電流をそのまま前記電流値出力端子に出力
する第1のレギュレータ回路とよりなる第1のディジタ
ル・アナログ変換回路と、 一端が前記定電位に接続された電流源と、一端が前記電
流源の他端に接続され、他端が第2の電流加算点に接続
され、ディジタル入力信号により開閉されるスイッチと
を有する少なくとも1つの電流セルと、 前記第2の電流加算点と前記電流値出力端子間に設けら
れ、前記第2の電流加算点の電位を前記電流値出力端子
における電位によらずかつ前記第1の電流加算点の安定
化された電位と異なる電位に安定化させ、前記第2の電
流加算点の電流をそのまま前記電流値出力端子に出力す
る第2のレギュレータ回路とよりなる第2のディジタル
・アナログ変換回路とを具備することを特徴とする電流
セグメント方式ディジタル・アナログ変換器。
9. A current value output terminal, a current source having one end connected to a constant potential, one end connected to the other end of the current source, the other end connected to a first current summing point, and a digital input terminal. At least one current cell having a switch that is opened and closed by a signal; provided between the first current addition point and the current value output terminal, and the potential of the first current addition point at the current value output terminal A first digital-to-analog conversion circuit comprising a first regulator circuit for stabilizing the current at the first current addition point to the current value output terminal as it is without being dependent on the potential; At least one current having a current source connected to a constant potential and a switch connected at one end to the other end of the current source, the other end connected to a second current summing point, and opened and closed by a digital input signal. And the second current addition point is provided between the second current addition point and the current value output terminal, and the potential of the second current addition point is independent of the potential at the current value output terminal and the potential of the first current addition point is A second digital-to-analog conversion circuit comprising a second regulator circuit for stabilizing a potential different from the stabilized potential and outputting the current at the second current addition point to the current value output terminal as it is. A current segment type digital-to-analog converter, comprising:
【請求項10】 前記第1のレギュレータ回路は、ソー
スが前記第1の電流加算点に接続され、ドレインが前記
電流値出力端子に接続され、ゲートにしきい値電圧を越
える電圧が供給された第1のトランジスタよりなり、 前記第2のレギュレータ回路は、ソースが前記第2の電
流加算点に接続され、ドレインが前記電流値出力端子に
接続され、ゲートにしきい値電圧を越える電圧が供給さ
れた第2のトランジスタよりなることを特徴とする請求
項9記載の電流セグメント方式ディジタル・アナログ変
換器。
10. The first regulator circuit, wherein a source is connected to the first current addition point, a drain is connected to the current value output terminal, and a voltage exceeding a threshold voltage is supplied to a gate. In the second regulator circuit, a source is connected to the second current addition point, a drain is connected to the current value output terminal, and a voltage exceeding a threshold voltage is supplied to a gate. 10. The current segment type digital-to-analog converter according to claim 9, comprising a second transistor.
【請求項11】 一端が前記電流値出力端子に接続さ
れ、他端が前記定電位と異なる定電位に接続された抵抗
をさらに具備することを特徴とする請求項9記載の電流
セグメント方式ディジタル・アナログ変換器。
11. The current segment type digital circuit according to claim 9, further comprising a resistor having one end connected to the current value output terminal and the other end connected to a constant potential different from the constant potential. Analog converter.
【請求項12】 前記第1及び第2のディジタル・アナ
ログ変換回路において電流源に代えて抵抗を具備するこ
とを特徴とする請求項9記載の電流セグメント方式ディ
ジタル・アナログ変換器。
12. The current segment type digital-to-analog converter according to claim 9, wherein the first and second digital-to-analog conversion circuits include a resistor instead of a current source.
JP26605596A 1996-10-07 1996-10-07 Current segment system d/a converter Pending JPH10112654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26605596A JPH10112654A (en) 1996-10-07 1996-10-07 Current segment system d/a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26605596A JPH10112654A (en) 1996-10-07 1996-10-07 Current segment system d/a converter

Publications (1)

Publication Number Publication Date
JPH10112654A true JPH10112654A (en) 1998-04-28

Family

ID=17425762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26605596A Pending JPH10112654A (en) 1996-10-07 1996-10-07 Current segment system d/a converter

Country Status (1)

Country Link
JP (1) JPH10112654A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008012955A1 (en) * 2006-07-25 2009-12-17 パナソニック株式会社 Analog video signal generation circuit, analog composite video signal generation method, analog signal synthesis circuit, analog signal synthesis method, semiconductor integrated circuit, and video equipment
JP2013507066A (en) * 2009-09-30 2013-02-28 クゥアルコム・インコーポレイテッド Wideband digital-to-analog converter with built-in load attenuator
US8872685B2 (en) 2013-03-15 2014-10-28 Qualcomm Incorporated Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
CN105009457A (en) * 2013-03-08 2015-10-28 高通股份有限公司 Low glitch-noise dac
JP2017520172A (en) * 2014-05-27 2017-07-20 クゥアルコム・インコーポレイテッドQualcomm Incorporated Hybrid R-2R structure for segmented DAC with low glitch noise
WO2022201670A1 (en) * 2021-03-22 2022-09-29 国立研究開発法人産業技術総合研究所 Digital-to-analog conversion circuit and analog-to-digital conversion circuit

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008012955A1 (en) * 2006-07-25 2009-12-17 パナソニック株式会社 Analog video signal generation circuit, analog composite video signal generation method, analog signal synthesis circuit, analog signal synthesis method, semiconductor integrated circuit, and video equipment
JP2013507066A (en) * 2009-09-30 2013-02-28 クゥアルコム・インコーポレイテッド Wideband digital-to-analog converter with built-in load attenuator
CN105009457A (en) * 2013-03-08 2015-10-28 高通股份有限公司 Low glitch-noise dac
JP2016513915A (en) * 2013-03-08 2016-05-16 クゥアルコム・インコーポレイテッドQualcomm Incorporated Low glitch noise DAC
JP2017103783A (en) * 2013-03-08 2017-06-08 クゥアルコム・インコーポレイテッドQualcomm Incorporated Low glitch-noise dac
CN105009457B (en) * 2013-03-08 2018-05-18 高通股份有限公司 Low glitch noise DAC
EP2965431B1 (en) * 2013-03-08 2018-08-15 Qualcomm Incorporated Low glitch-noise dac
US8872685B2 (en) 2013-03-15 2014-10-28 Qualcomm Incorporated Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
JP2016515366A (en) * 2013-03-15 2016-05-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated Techniques to reduce harmonic distortion of impedance attenuators for low power broadband high resolution DACs
JP2017520172A (en) * 2014-05-27 2017-07-20 クゥアルコム・インコーポレイテッドQualcomm Incorporated Hybrid R-2R structure for segmented DAC with low glitch noise
WO2022201670A1 (en) * 2021-03-22 2022-09-29 国立研究開発法人産業技術総合研究所 Digital-to-analog conversion circuit and analog-to-digital conversion circuit

Similar Documents

Publication Publication Date Title
US4827260A (en) Digital-to-analog converter
US6518906B2 (en) Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
US6940348B2 (en) Differential amplifier circuit with common mode output voltage regulation
SE519691C2 (en) High speed and high gain operational amplifier
US7532069B2 (en) Differential amplifying circuit
JP4014383B2 (en) High precision differential switched current source
KR100891221B1 (en) Variable gain amplifier and filter circuit
JPH10112654A (en) Current segment system d/a converter
US7956784B2 (en) DA converter including conversion amplifier having output voltage with improved linearity
US20040066232A1 (en) Variable-gain differential input and output amplifier
JPH0436609B2 (en)
JP4510987B2 (en) DA converter
JPH09186595A (en) Voltage amplifier and a/d converter using it
KR100282443B1 (en) Digital / Analog Converter
US7327193B2 (en) Method for setting an amplifier, and corresponding amplifier circuit
US7157946B2 (en) Chopper comparator circuit
JPH09232961A (en) D/a converter
JPH025324B2 (en)
JPH0347526B2 (en)
JPH11312931A (en) Gm cell and current interpolation a/d converter using the same
JPH04330812A (en) Vca circuit
JP4635612B2 (en) Sample and hold circuit
US20230238980A1 (en) Digital-to-Analog Converter with Cascaded Least Significant Bit (LSB) Interpolator Circuit
JP3980937B2 (en) Noise prevention circuit
JP3471256B2 (en) A / D converter