JP2000151404A - D/a conversion circuit - Google Patents

D/a conversion circuit

Info

Publication number
JP2000151404A
JP2000151404A JP10321831A JP32183198A JP2000151404A JP 2000151404 A JP2000151404 A JP 2000151404A JP 10321831 A JP10321831 A JP 10321831A JP 32183198 A JP32183198 A JP 32183198A JP 2000151404 A JP2000151404 A JP 2000151404A
Authority
JP
Japan
Prior art keywords
circuit
voltage
signal
output
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10321831A
Other languages
Japanese (ja)
Other versions
JP4099557B2 (en
Inventor
Kazuhiro Takeda
一弘 竹田
Takeshi Tanaka
剛 田中
Itaru Maekawa
格 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32183198A priority Critical patent/JP4099557B2/en
Publication of JP2000151404A publication Critical patent/JP2000151404A/en
Application granted granted Critical
Publication of JP4099557B2 publication Critical patent/JP4099557B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a D/A conversion circuit with high precision where a stable voltage output can be acquired independently of a load circuit and to suppress interference among the D/A conversion circuits in the case of employing a plurality of the D/A conversion circuits. SOLUTION: A differential comparator circuit 50 compares a differential output voltage (Vout-Vxout) with a differential reference signal (VA-VB) and controls a count value cnt of an up-down counter 60 according to its comparison signal cmp. A switch S3 of a reference voltage correction 70 is controlled depending on the count value cnt to control a level of a reference voltage V1. A comparator circuit 10 compares the reference voltage V1 with a voltage V2, outputs a comparison signal V3 to control an output current of each of a current source 12 and a current source circuit 22. Then a maximum value of a differential output voltage is independent of a load circuit and kept to a level nearly equal to that of the differential reference signal and then a stable voltage output can be realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル信号を
アナログ信号に変換するディジタル/アナログ変換回
路、特に負荷の変化に影響されることなく出力電圧を一
定に保てるディジタル/アナログ変換回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / analog conversion circuit for converting a digital signal into an analog signal, and more particularly to a digital / analog conversion circuit capable of maintaining a constant output voltage without being affected by a change in load. .

【0002】[0002]

【従来の技術】電流出力型ディジタル/アナログ変換回
路はディジタル信号に応じて、抵抗素子に入力される電
流を制御し、当該抵抗素子に生じた電圧降下によりアナ
ログ信号を得る。
2. Description of the Related Art A current output type digital / analog conversion circuit controls a current input to a resistance element according to a digital signal, and obtains an analog signal by a voltage drop generated in the resistance element.

【0003】図4は、従来の電流出力型ディジタル/ア
ナログ変換回路の一例を示している。ここで、入力され
た8ビットのディジタル信号をアナログ信号に変換する
ディジタル/アナログ変換回路を例示している。図示の
ように、この変換回路は比較回路10、電流源12、抵
抗素子14および複数の電流源からなる電流源回路2
0、複数の切り換えスイッチからなるスイッチ回路22
および抵抗素子30,32により構成されている。電流
源回路20を構成する各電流源は単位電流Iを供給し、
電流源12は16Iの電流を供給する。また、抵抗素子
30と32の抵抗値はRとすると、抵抗素子14の抵抗
値は16Rに設定される。
FIG. 4 shows an example of a conventional current output type digital / analog conversion circuit. Here, a digital / analog conversion circuit that converts an input 8-bit digital signal into an analog signal is illustrated. As shown, the conversion circuit includes a current source circuit 2 including a comparison circuit 10, a current source 12, a resistance element 14, and a plurality of current sources.
0, a switch circuit 22 including a plurality of changeover switches
And the resistance elements 30 and 32. Each current source constituting the current source circuit 20 supplies a unit current I,
The current source 12 supplies 16I of current. Further, assuming that the resistance values of resistance elements 30 and 32 are R, the resistance value of resistance element 14 is set to 16R.

【0004】比較回路10は基準信号V1と抵抗素子1
4に生じた電圧V2とを比較し、比較結果に応じて信号
V3を出力する。電流源12は、信号V3により供給電
流が制御され、単位電流Iの16倍の電流16Iを出力
する。電流源12の電流は抵抗素子14に入力され、当
該抵抗素子14に電圧降下V2が発生する。
[0006] The comparison circuit 10 includes a reference signal V 1 and a resistance element 1.
4 is compared with the generated voltage V2, and a signal V3 is output according to the comparison result. The supply current of the current source 12 is controlled by the signal V3, and the current source 12 outputs a current 16I that is 16 times the unit current I. The current of the current source 12 is input to the resistance element 14, and a voltage drop V2 occurs in the resistance element 14.

【0005】電流源回路20を構成する各電流源は、比
較回路10の出力信号V3により制御され、それぞれ単
位電流Iを供給する。スイッチ回路22を構成する各ス
イッチは、電流源回路20のそれぞれの電流源により供
給された電流を図示しないデコーダの出力信号sdat
に応じて出力端子Tout またはTxoutの何れかに出力す
る。なお、デコーダは入力された8ビットのディジタル
信号に応じて、例えば、スイッチ回路22を構成する2
55のスイッチを制御する256通りのデータからなる
信号sdatを出力する。
Each current source constituting the current source circuit 20 is controlled by an output signal V3 of the comparison circuit 10 and supplies a unit current I. Each switch constituting the switch circuit 22 outputs a current supplied from a current source of the current source circuit 20 to an output signal sdat of a decoder (not shown).
, And output to either the output terminal T out or T xout . In addition, the decoder responds to the input 8-bit digital signal, for example, by configuring the switch circuit 22 as 2.
A signal sdat consisting of 256 types of data for controlling 55 switches is output.

【0006】図5は、図4に示すディジタル/アナログ
変換回路の具体的な回路構成を示す回路図である。図示
のように、電流源12はpMOSトランジスタP0によ
り構成され、トランジスタP0のゲートは比較回路10
の出力端子に接続され、ソースは電源電圧VCCの供給線
に接続され、ドレインは抵抗素子14に接続されてい
る。
FIG. 5 is a circuit diagram showing a specific circuit configuration of the digital / analog conversion circuit shown in FIG. As shown, the current source 12 is constituted by a pMOS transistor P0, and the gate of the transistor P0 is
, The source is connected to the supply line of the power supply voltage V CC , and the drain is connected to the resistance element 14.

【0007】電流源回路20を構成する各電流源および
スイッチ回路22はそれぞれpMOSトランジスタによ
り構成されている。図5では、それぞれ二つの電流源2
0_1,20_2およびスイッチ22_1,22_2を
例示している。電流源20_1および20_2は、それ
ぞれpMOSトランジスタP1,P2により構成され、
これらのトランジスタのゲートはともに比較回路10の
出力端子に接続されている。スイッチ22_1および2
2_2は、それぞれpMOSトランジスタおよびインバ
ータで構成されている。例えば、スイッチ22_1にお
いて、デコーダから信号sdat1はトランジスタP1
2のゲートおよびインバータINV1に入力され、イン
バータINV1の出力端子はトランジスタP11のゲー
トに接続されている。このため、デコーダの出力信号s
dat1がハイレベルのとき、トランジスタP11がオ
ンし、トランジスタP1の電流が出力端子Tout に出力
され、逆にデコーダの出力信号sdat1がローレベル
のとき、トランジスタP12がオンし、トランジスタP
1の電流が出力端子Txoutに出力される。
Each of the current sources and the switch circuit 22 constituting the current source circuit 20 are each formed by a pMOS transistor. In FIG. 5, two current sources 2
0_1 and 20_2 and switches 22_1 and 22_2 are illustrated. The current sources 20_1 and 20_2 are respectively constituted by pMOS transistors P1 and P2,
The gates of these transistors are both connected to the output terminal of the comparison circuit 10. Switches 22_1 and 2
2_2 is composed of a pMOS transistor and an inverter, respectively. For example, in the switch 22_1, the signal sdat1 is output from the decoder to the transistor P1.
2, and the output terminal of the inverter INV1 is connected to the gate of the transistor P11. Therefore, the output signal s of the decoder
When dat1 is high, the transistor P11 is turned on, the current of the transistor P1 is output to the output terminal T out, when the output signal sdat1 decoder is low conversely, the transistor P12 is turned on, the transistor P
1 is output to the output terminal Txout .

【0008】電流源回路20の各電流源を構成するトラ
ンジスタのサイズは、すべて等しく、電流源12を構成
するトランジスタのサイズはその16倍に設定されてい
る。このため、電流源回路20の各電流源により単位電
流Iが出力されるとすると、電流源12により16Iの
電流が供給される。このように構成された電流源回路2
0およびスイッチ回路22により、デコーダの出力信号
に応じて、最大255Iの電流を出力端子Tout または
xoutに出力される。また、電流源12および電流源回
路20の各電流源の出力電流は、比較回路10の出力信
号V3により制御される。
The size of the transistors constituting each current source of the current source circuit 20 is all equal, and the size of the transistors constituting the current source 12 is set to 16 times the size. Therefore, assuming that the unit current I is output from each current source of the current source circuit 20, the current source 12 supplies 16I current. The current source circuit 2 thus configured
The 0 and the switching circuit 22, in accordance with the output signal of the decoder, and output a current of up to 255I to an output terminal T out or T xout. The output current of each current source of the current source 12 and the current source circuit 20 is controlled by the output signal V3 of the comparison circuit 10.

【0009】上述したディジタル/アナログ変換回路に
おいて、入力されたディジタル信号に応じてデコーダの
出力信号sdatが設定され、これに応じてスイッチ回
路22の各スイッチが255の電流源の出力電流を端子
out またはTxoutの何れかに出力する。このため、抵
抗素子30または32に入力電流に応じた電圧降下が発
生し、差動信号として端子Tout およびTxoutから出力
される。即ち、デコーダに入力されたディジタル信号に
応じて差動式のアナログ信号が出力される。
In the above-mentioned digital / analog conversion circuit, the output signal sdat of the decoder is set according to the input digital signal, and each switch of the switch circuit 22 supplies the output current of the 255 current source to the terminal T in response to this. out or Txout . Therefore, a voltage drop occurs in the resistance element 30 or 32 according to the input current, and is output from the terminals T out and T xout as a differential signal. That is, a differential analog signal is output according to the digital signal input to the decoder.

【0010】このディジタル/アナログ変換回路の最大
出力電圧Vmax は比較回路10、電流源12および抵抗
素子14により構成された制御回路によって、基準電圧
V1により設定された所定のレベルに保持される。例え
ば、電流源12により16Iの電流が抵抗素子14に供
給され、抵抗素子14に(V2=256IR)の電圧降
下が得られる。比較10により電圧降下V2が常に基準
電圧V1と等しくなるように電流源12の供給電流が制
御される。これによって、出力端子Tout またはTxout
において、最大(255IR)の電圧出力が得られる。
さらに、基準電圧V1を設定することにより、出力され
る最大電圧を制御することができ、当該基準電圧V1が
変動しない限り電流源回路20を構成する各電流源の出
力電流Iおよび最大出力電圧が常に一定のレベルに保た
れる。
[0010] The maximum output voltage V max of the digital / analog converter circuit is maintained by the configured control circuit by the comparison circuit 10, a current source 12 and resistance element 14, to a predetermined level set by the reference voltage V1. For example, a current of 16I is supplied from the current source 12 to the resistance element 14, and a voltage drop of (V2 = 256IR) is obtained in the resistance element 14. By the comparison 10, the supply current of the current source 12 is controlled such that the voltage drop V2 is always equal to the reference voltage V1. Thereby, the output terminal T out or T xout
, A maximum (255 IR) voltage output is obtained.
Further, by setting the reference voltage V1, the maximum output voltage can be controlled. Unless the reference voltage V1 fluctuates, the output current I and the maximum output voltage of each current source constituting the current source circuit 20 can be controlled. It is always kept at a certain level.

【0011】[0011]

【発明が解決しようとする課題】ところで、上述した従
来のディジタル/アナログ変換回路において、入力電流
を電圧に変換するための抵抗素子、例えば、図5におけ
る抵抗素子14,30および32は外付け部品の点数を
削減するためにチップに内蔵することが望ましい。この
ため、これらの抵抗素子にバラツキが生じてしまう。ま
た、図4に示すように、出力端子Tout またTxoutに負
荷が接続されている場合に、当該負荷の入力インピーダ
ンスZi は抵抗素子30または32と並列に接続されて
いる。即ち、電流−電圧変換は抵抗素子Rと負荷の入力
インピーダンZi との並列回路により行われる。負荷の
入力インピーダンスZi は抵抗Rよりはるかに大きい場
合、当該負荷の入力インピーダンスによる影響が無視で
きるが、しかし、負荷の入力インピーダンスZi が抵抗
Rに比べて無視できない程度の大きさにあるとき、抵抗
RとインピーダンスZi との並列抵抗RL に生じた最大
の電圧降下は(255IRL )となり、基準電圧V1よ
り小さい値となる。即ち、ディジタル/アナログ変換回
路の最大出力電圧と基準電圧V1との間にずれが生じて
しまう。
In the above-mentioned conventional digital / analog conversion circuit, the resistance elements for converting an input current into a voltage, for example, the resistance elements 14, 30, and 32 in FIG. Is desirably built in a chip in order to reduce the number of points. For this reason, variations occur in these resistance elements. As shown in FIG. 4, when a load is connected to the output terminal T out or T xout , the input impedance Z i of the load is connected in parallel with the resistance element 30 or 32. That is, the current - voltage conversion is performed by a parallel circuit of the input impedance Z i of the resistance element R load. When the input impedance Z i of the load is much larger than the resistance R, the influence of the input impedance of the load is negligible. However, when the input impedance Z i of the load is not negligible compared to the resistance R. , the maximum voltage drop that occurred in the parallel resistance R L of the resistor R and the impedance Z i becomes (255IR L), and the reference voltage V1 smaller value. That is, a deviation occurs between the maximum output voltage of the digital / analog conversion circuit and the reference voltage V1.

【0012】また、上述したディジタル/アナログ変換
回路が複数内蔵した場合に、電流−電圧変換用抵抗素子
の抵抗値Rは製造バラツキおよび負荷条件の違いによ
り、それぞれのディジタル/アナログ変換回路の出力電
圧が異なってしまう。この製造バラツキはすべての抵抗
素子および電流源を構成するMOSトランジスタを基板
上の一箇所にまとめて配置することにより軽減できる
が、これによってディジタル/アナログ変換回路相互間
の干渉問題が生じるという不利益がある。
When a plurality of the above-mentioned digital / analog conversion circuits are incorporated, the resistance value R of the current-to-voltage conversion resistance element may vary depending on manufacturing variations and load conditions. Will be different. This manufacturing variation can be reduced by arranging all the resistance elements and the MOS transistors constituting the current source at one place on the substrate, but this disadvantageously causes an interference problem between the digital / analog conversion circuits. There is.

【0013】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、負荷回路に依存せず、安定した
電圧出力を獲得でき、複数の変換回路を設けた場合、各
変換回路相互間の干渉を抑制でき、高精度なディジタル
/アナログ変換回路を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to obtain a stable voltage output without depending on a load circuit, and to provide a plurality of conversion circuits. An object of the present invention is to provide a high-precision digital / analog conversion circuit which can suppress interference between signals.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するた
め、本発明のディジタル/アナログ変換回路は、ディジ
タル信号に基づいた電流を供給する電流供給回路と、上
記電流供給回路の出力電流を電圧信号に変換して出力す
る抵抗素子とを有し、上記電圧信号が出力される出力端
子に接続されている負荷のインピーダンスに応じて上記
電圧信号のレベルが変動するディジタル/アナログ変換
回路であって、上記電圧信号と基準信号とを比較し、比
較結果に応じて比較信号を出力する比較回路と、上記比
較回路からの比較信号に応じてカウント値を増減させる
カウンタと、上記カウント値に応じたレベルを持つ補正
信号を出力し、当該補正信号に応じて上記電流供給回路
の出力電流を制御する補正信号発生回路とを有する。
In order to achieve the above object, a digital / analog conversion circuit according to the present invention comprises: a current supply circuit for supplying a current based on a digital signal; and a voltage signal output from the current supply circuit. A digital / analog conversion circuit having a resistance element for converting the voltage signal to an output terminal, wherein the level of the voltage signal varies according to the impedance of a load connected to an output terminal from which the voltage signal is output; A comparison circuit that compares the voltage signal with a reference signal and outputs a comparison signal according to a comparison result; a counter that increases or decreases a count value according to a comparison signal from the comparison circuit; and a level that corresponds to the count value. And a correction signal generating circuit for controlling the output current of the current supply circuit according to the correction signal.

【0015】また、本発明では、好適には、上記補正信
号発生回路は、第1の電圧供給端子と第2の電圧供給端
子との間に直列接続されている複数の抵抗素子と、上記
カウンタからのカウント値に応じて、上記各抵抗素子の
接続中点の内何れか一つを補正信号出力端子に接続する
スイッチング素子とを有する。
In the present invention, preferably, the correction signal generation circuit includes a plurality of resistance elements connected in series between a first voltage supply terminal and a second voltage supply terminal; And a switching element for connecting any one of the connection midpoints of the resistance elements to the correction signal output terminal in accordance with the count value from.

【0016】さらに、本発明では、好適には、上記電流
供給回路は、制御端子に上記補正信号が入力されるトラ
ンジスタにより構成されている。
Further, in the present invention, preferably, the current supply circuit is constituted by a transistor whose control terminal receives the correction signal.

【0017】本発明によれば、ディジタル/アナログ変
換回路の出力信号と所定の基準信号とを比較して得た比
較信号に応じて、カウンタのカウント値が決定される。
当該カウント値に応じて補正信号発生回路により発生さ
れる補正信号のレベルが制御される。補正信号に応じて
電流供給回路の出力電流が制御され、当該出力電流が抵
抗素子に入力され、電圧信号に変換される。電圧信号の
出力端子に接続されている負荷回路のインピーダンスに
応じて補正信号のレベルが制御され、負荷インピーダン
スに影響されることなく、ディジタル信号に基づいて常
に安定した電圧信号が出力される。
According to the present invention, the count value of the counter is determined according to the comparison signal obtained by comparing the output signal of the digital / analog conversion circuit with the predetermined reference signal.
The level of the correction signal generated by the correction signal generation circuit is controlled according to the count value. The output current of the current supply circuit is controlled according to the correction signal, and the output current is input to the resistance element and converted to a voltage signal. The level of the correction signal is controlled according to the impedance of the load circuit connected to the output terminal of the voltage signal, and a stable voltage signal is always output based on the digital signal without being affected by the load impedance.

【0018】[0018]

【発明の実施の形態】図1は本発明に係るディジタル/
アナログ変換回路の一実施形態を示す回路図である。こ
こで、一例として8ビットのディジタル信号をアナログ
信号に変換するディジタル/アナログ変換回路を示して
いる。図示のように、本実施形態のディジタル/アナロ
グ変換回路は、比較回路10、電流源12、抵抗素子1
4、複数の電流源からなる電流源回路20、複数のスイ
ッチからなるスイッチ回路22、抵抗素子30,32、
スイッチ40、差動電圧比較回路50、アップ/ダウン
カウンタ60、基準電圧補正回路70および基準電圧発
生回路80により構成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG.
FIG. 2 is a circuit diagram illustrating an embodiment of an analog conversion circuit. Here, a digital / analog conversion circuit for converting an 8-bit digital signal into an analog signal is shown as an example. As shown, the digital / analog conversion circuit of the present embodiment includes a comparison circuit 10, a current source 12, a resistance element 1
4, a current source circuit 20 including a plurality of current sources, a switch circuit 22 including a plurality of switches, resistance elements 30 and 32,
It comprises a switch 40, a differential voltage comparison circuit 50, an up / down counter 60, a reference voltage correction circuit 70, and a reference voltage generation circuit 80.

【0019】比較回路10は、基準電圧V1と抵抗素子
14に生じた電圧降下V2とを比較し、比較結果に応じ
て信号V3を出力する。電流源12および電流源回路2
0を構成する各電流源は、比較回路10の出力信号V3
によりそれぞれの出力電流が制御される。電流源回路2
0の各電流源はそれぞれ単位電流Iを供給し、電流源1
2は単位電流の16倍の電流(16I)を供給する。
The comparison circuit 10 compares the reference voltage V1 with a voltage drop V2 generated in the resistance element 14, and outputs a signal V3 according to the comparison result. Current source 12 and current source circuit 2
0 is the output signal V3 of the comparison circuit 10.
Controls the respective output currents. Current source circuit 2
0 each supply a unit current I and a current source 1
2 supplies a current (16I) 16 times the unit current.

【0020】スイッチ回路22を構成する各スイッチ
は、図示しないデコーダからのディジタル信号sdat
により制御され、各電流源の出力電流を出力端子Tout
またはTxoutの何れかに出力する。抵抗素子30は出力
端子Tout に接続され、スイッチ回路22により出力さ
れた電流を電圧に変換して端子Tout に出力する。抵抗
素子32は出力端子Txoutに接続され、スイッチ22に
より出力された電流を電圧に変換して端子Txoutに出力
する。ここで、抵抗素子30と32の抵抗値はRとする
と、電圧降下V2を発生する抵抗素子14の抵抗値は1
6Rに設定される。
Each switch constituting the switch circuit 22 receives a digital signal sdat from a decoder (not shown).
And outputs the output current of each current source to an output terminal T out
Or output to either Txout . The resistance element 30 is connected to the output terminal Tout , converts the current output by the switch circuit 22 into a voltage, and outputs the voltage to the terminal Tout . The resistance element 32 is connected to the output terminal Txout , converts the current output from the switch 22 into a voltage, and outputs the voltage to the terminal Txout . Here, assuming that the resistance values of the resistance elements 30 and 32 are R, the resistance value of the resistance element 14 that generates the voltage drop V2 is 1
6R.

【0021】スイッチ40は、それぞれ端子Tout とT
xoutと差動電圧比較回路50の入力端子との間に設けら
れた二つのスイッチS1とS2により構成されている。
これらのスイッチS1とS2は通常動作時にオフし、補
正動作時にオンし、出力端子Tout およびTxoutの出力
電圧を差動電圧比較回路50に入力する。
The switch 40 has terminals T out and T
It comprises two switches S1 and S2 provided between xout and the input terminal of the differential voltage comparison circuit 50.
These switches S1 and S2 to OFF during normal operation, and turned on when the correction operation, and inputs the output voltage of the output terminal T out and T xout the differential voltage comparator 50.

【0022】差動電圧比較回路50は、例えば、差動チ
ョッパ比較回路により構成されている。当該差動電圧比
較回路50はスイッチ40を通して入力された出力電圧
と基準電圧VA およびVB とを比較し、比較結果に応じ
て比較信号cmpを出力する。アップ/ダウンカウンタ
60は、差動電圧比較回路50からの比較信号cmpに
応じて、カウントアップまたはカウントダウンし、カウ
ント値cntを増減させる。
The differential voltage comparison circuit 50 is constituted by, for example, a differential chopper comparison circuit. The differential voltage comparator circuit 50 compares the output voltage input and the reference voltage V A and V B through the switch 40, and outputs a comparison signal cmp according to the comparison result. The up / down counter 60 counts up or down according to the comparison signal cmp from the differential voltage comparison circuit 50 to increase or decrease the count value cnt.

【0023】基準電圧補正回路70は、アップ/ダウン
カウンタ60のカウント値cntに基づき、基準電圧V
1のレベルを制御する。図示のように、当該基準電圧補
正回路70は、二つの基準電圧入力端子T1 とT2 との
間に直列接続されている複数の分圧抵抗素子により構成
されている。複数の分圧抵抗素子の接続中点の内何れか
一つがスイッチS3を通して出力端子T3 に接続されて
いる。なお、スイッチS3はカウント値cntにより制
御される。基準電圧入力端子T1 とT2 にそれぞれ基準
電圧Vref1とVref2が入力される。なお、基準電圧V
ref1とVref2は基準電圧VA とVB に応じて発生され
る。例えば、Vref1=(VA −VB )、Vref2=−(V
A −VB )となる。
The reference voltage correction circuit 70 calculates a reference voltage V based on the count value cnt of the up / down counter 60.
1 level is controlled. As shown, the reference voltage correction circuit 70 includes a plurality of voltage-dividing resistance elements connected in series between two reference voltage input terminals T 1 and T 2 . Any one of a connection point of a plurality of voltage dividing resistive element is connected to the output terminal T 3 through the switch S3. The switch S3 is controlled by the count value cnt. Reference voltages V ref1 and V ref2 are input to reference voltage input terminals T 1 and T 2 , respectively. Note that the reference voltage V
ref1 and V ref2 are generated according to the reference voltage V A and V B. For example, V ref1 = (V A −V B ), V ref2 = − (V
A− V B ).

【0024】基準電圧源80は、基準電圧VA とVB
発生し、差動電圧比較回路60に供給し、さらに、基準
電圧補正回路70の端子T1 とT2 に基準電圧Vref1
ref2を供給する。
The reference voltage source 80 generates reference voltages V A and V B , supplies them to the differential voltage comparison circuit 60, and further supplies the reference voltages V ref1 and T ref1 to the terminals T 1 and T 2 of the reference voltage correction circuit 70. Supply V ref2 .

【0025】上述したように、本実施形態のディジタル
/アナログ変換回路は、比較回路10、電流源12、抵
抗素子14、電流源回路20、スイッチ回路22および
抵抗素子30と32により構成された部分は、従来のデ
ィジタル/アナログ変換回路とほぼ同じ構成を有する
が、本実施形態では、比較回路10に供給される基準電
圧V1は固定電圧ではなく、基準電圧補正回路70によ
り発生された基準電圧である。当該基準電圧V1は、デ
ィジタル/アナログ変換回路の出力端子Tout またはT
xoutに接続されている負荷回路の入力インピーダンスZ
i に応じて補正され、その結果、出力端子Tout および
xoutから出力される電圧Vout およびVxoutにおい
て、最大の差動電圧(Vout −Vxout)は負荷回路のイ
ンピーダンスにかかわらず、常に一定のレベルに保持で
きる。
As described above, the digital / analog conversion circuit according to the present embodiment includes a portion constituted by the comparison circuit 10, the current source 12, the resistance element 14, the current source circuit 20, the switch circuit 22, and the resistance elements 30 and 32. Has almost the same configuration as the conventional digital / analog conversion circuit, but in the present embodiment, the reference voltage V1 supplied to the comparison circuit 10 is not a fixed voltage but a reference voltage generated by the reference voltage correction circuit 70. is there. The reference voltage V1 is equal to the output terminal Tout or Tout of the digital / analog conversion circuit.
Input impedance Z of the load circuit connected to xout
i , the maximum differential voltage (V out -V xout ) at the voltages V out and V xout output from the output terminals T out and T xout is independent of the impedance of the load circuit. Can always be kept at a certain level.

【0026】以下、本実施形態のディジタル/アナログ
変換回路の動作について説明する。ディジタル/アナロ
グ変換回路の電源投入時またはスタンバイ状態から動作
状態に入ったとき、補正動作が行われる。このとき、ま
ずデコーダの出力信号sdatのすべてのビットが
“1”に設定される。即ち、各ビットの信号がハイレベ
ルに設定される。これに応じて、スイッチ回路22によ
り電流源回路20の出力電流がすべて出力端子Tout
出力される。
Hereinafter, the operation of the digital / analog conversion circuit of the present embodiment will be described. The correction operation is performed when the power of the digital / analog conversion circuit is turned on or when the digital / analog conversion circuit enters the operating state from the standby state. At this time, first, all bits of the output signal sdat of the decoder are set to “1”. That is, the signal of each bit is set to a high level. In response, the switch circuit 22 outputs all the output current of the current source circuit 20 to the output terminal Tout .

【0027】このため、出力端子Tout から(Vout
255IR)の電圧が出力され、出力端子Txoutから0
Vの電圧Vxoutが出力される。補正動作時に、スイッチ
40を構成するスイッチS1とS2がオンし、出力電圧
out およびVxoutがそれぞれ差動電圧比較回路50に
入力される。差動電圧比較回路により、入力された差動
電圧(Vout −Vxout)と差動基準電圧(VA−VB
とが比較され、比較結果応じてハイレベルまたはローレ
ベルの信号cmpが出力される。
Therefore, from the output terminal T out (V out =
Voltage 255IR) is output, 0 from the output terminal T xout
A voltage Vxout of V is output. During the correction operation, the switches S1 and S2 constituting the switch 40 are turned on, and the output voltages Vout and Vxout are input to the differential voltage comparison circuit 50, respectively. The differential voltage comparator circuit, the input differential voltage (V out -V xout) the differential reference voltage (V A -V B)
Are compared, and a high-level or low-level signal cmp is output according to the comparison result.

【0028】アップ/ダウンカウンタ60において、信
号cmpに応じてカウントアップまたはカウントダウン
し、カウント値cntが制御される。当該カウント値c
ntに応じて基準電圧補正回路70におけるスイッチS
3が制御されるので、基準電圧補正回路70により出力
される基準電圧V1のレベルが制御される。例えば、差
動電圧比較回路50に入力された差動電圧(Vout −V
xout)が差動基準電圧(VA −VB )より高いとき、差
動電圧比較回路50によりハイレベルの信号cmpが出
力され、アップ/ダウンカウンタ60がカウントアップ
し、カウント値cntが増加する。これに応じて、基準
電圧補正回路70においてスイッチ3は端子T2 側に近
づき、出力される基準電圧V1のレベルが低下するの
で、比較回路10の出力信号V3のレベルが高くなる。
電流源回路20は、例えば、図5に示すようにpMOS
トランジスタにより構成された場合、信号V3のレベル
が高くなるにつれて各電流源の出力電流が低くなるの
で、出力端子Toutの出力電圧Vout が低下する。逆の
場合に、差動電圧比較回路50に入力される差動電圧
(Vout −Vxout)が差動基準電圧(VA −VB )より
低くなると、基準電圧補正回路70により出力される基
準電圧V1のレベルが高く制御される。このため、比較
回路10の出力信号V3のレベルが低下し、電流源回路
20の各電流源の出力電流が大きくなり、端子Tout
出力電圧Vout のレベルが上昇する。
The up / down counter 60 counts up or down according to the signal cmp to control the count value cnt. The count value c
switch S in the reference voltage correction circuit 70 according to the
3, the level of the reference voltage V1 output from the reference voltage correction circuit 70 is controlled. For example, the differential voltage (V out -V
xout ) is higher than the differential reference voltage (V A -V B ), the high-level signal cmp is output by the differential voltage comparison circuit 50, the up / down counter 60 counts up, and the count value cnt increases. . In response to this, the switch 3 at the reference voltage correction circuit 70 approaches the terminal T 2 side, since the level of the reference voltage V1 output decreases, the level of the output signal V3 of the comparator circuit 10 becomes high.
The current source circuit 20 is, for example, a pMOS as shown in FIG.
In the case of using transistors, the output current of each current source decreases as the level of the signal V3 increases, so that the output voltage Vout at the output terminal Tout decreases. In the opposite case, when the differential voltage (V out -V xout ) input to the differential voltage comparison circuit 50 becomes lower than the differential reference voltage (V A -V B ), the signal is output by the reference voltage correction circuit 70. The level of reference voltage V1 is controlled to be high. Therefore, decreases the level of the output signal V3 of the comparator circuit 10, the output current of each current source of the current source circuit 20 is increased, the level of the output voltage V out of the terminal T out rises.

【0029】上述した補正動作により、ディジタル/ア
ナログ変換回路の出力電圧Vout およびVxoutの最大差
動電圧(Vout −Vxout)が差動基準電圧(VA
B )とほぼ等しくなるように基準電圧補正回路70に
より出力される基準電圧V1のレベルが補正される。補
正動作の結果、出力端子Tout またはTxoutに接続され
ている負荷回路の入力インピーダンスZi に影響される
ことなく、出力差動電圧(Vout −Vxout)が基準電圧
A およびVB により設定された差動基準電圧(VA
B )で決定される。
By the above-described correction operation, the maximum differential voltage (V out -V xout ) of the output voltages V out and V xout of the digital / analog conversion circuit is changed to the differential reference voltage (V A-
The level of the reference voltage V1 output by the reference voltage correction circuit 70 is corrected so as to be substantially equal to V B ). As a result of the correction operation, the output differential voltage (V out −V xout ) is not affected by the input impedance Z i of the load circuit connected to the output terminal T out or T xout , and the reference voltages VA and V B. The differential reference voltage (V A
V B ).

【0030】補正動作が終了したあと、基準電圧補正回
路70のスイッチS3がそのまま固定され、次回の補正
動作まで接続が変化しない。このため、基準電圧補正回
路70により出力される基準電圧V1はディジタル/ア
ナログ変換回路の出力端子Tout ,Txoutに接続されて
いる負荷回路のインピーダンスおよび他の動作条件に応
じて設定され、補正後ディジタル/アナログ変換回路の
最大差動出力電圧(Vout −Vxout)が差動基準電圧
(VA −VB )とほぼ等しくなるように制御される。
After the correction operation is completed, the switch S3 of the reference voltage correction circuit 70 is fixed as it is, and the connection does not change until the next correction operation. For this reason, the reference voltage V1 output from the reference voltage correction circuit 70 is set and corrected according to the impedance of the load circuit connected to the output terminals T out and T xout of the digital / analog conversion circuit and other operating conditions. maximum differential output voltage of the rear digital / analog converter circuit (V out -V xout) is controlled to be approximately equal to the differential reference voltage (V a -V B).

【0031】図2は補正動作時のディジタル/アナログ
変換回路の出力電圧の波形を示している。図2において
縦軸はディジタル/アナログ変換回路の差動出力電圧
(Vout −Vxout)を示し、横軸は時間tを示してい
る。図示のように、電源投入後回路のセットアップが行
われ、時間t1が経過したあとセットアップが完了し、
補正動作が開始する。このときデコーダの出力信号の各
ビットが“1”に設定され、差動電圧比較回路50の出
力信号cmpに応じてアップ/ダウンカウンタのカウン
ト値cntが設定され、これに応じて基準電圧補正回路
70の出力信号V1のレベルが制御される。補正動作の
結果、ディジタル/アナログ変換回路の差動出力電圧
(Vout −Vxout)は差動基準電圧(VA −VB )に近
づく。補正開始から時間t2が経過したとき、差動出力
電圧(Vout −Vxout)はほぼ差動基準電圧(VA −V
B )と等しいレベルに達する。
FIG. 2 shows the waveform of the output voltage of the digital / analog conversion circuit during the correction operation. In FIG. 2, the vertical axis indicates the differential output voltage ( Vout - Vxout ) of the digital / analog conversion circuit, and the horizontal axis indicates time t. As shown in the figure, the circuit is set up after the power is turned on, and the setup is completed after the time t1 has elapsed.
The correction operation starts. At this time, each bit of the output signal of the decoder is set to “1”, the count value cnt of the up / down counter is set according to the output signal cmp of the differential voltage comparison circuit 50, and the reference voltage correction circuit is set accordingly. The level of the output signal V1 at 70 is controlled. Result of the correction operation, the digital / analog conversion circuit of the differential output voltage (V out -V xout) approaches the differential reference voltage (V A -V B). When the time t2 has elapsed from the start of the correction, the differential output voltage (V out -V xout ) becomes substantially equal to the differential reference voltage (V A -V
B ) reach a level equal to.

【0032】補正の結果、差動出力電圧(Vout −V
xout)が差動基準電圧(VA −VB )とほぼ等しくなる
と、差動電圧比較回路から特定のパターンを有する出力
信号、例えば、“0”と“1”の繰り返しからなる信号
が出力されるので、この時点で補正が終了する。また、
この特定のパターンが現れなくても、補正開始から一定
の時間が経過したあと補正を終了させればよい。補正終
了すると、スイッチ40をにおけるスイッチS1とS2
がオフに切り換えられ、ディジタル/アナログ変換回路
により通常の変換動作が行われる。このとき、基準電圧
補正回路70により出力された基準電圧V1に応じて、
電流源12および電流源回路20を構成する各電流源の
出力電流が制御される。入力されるディジタル信号に応
じてデコーダの出力信号sdatの各ビットが設定さ
れ、出力端子Tout およびTxoutからディジタル信号に
応じた電圧信号Vout およびVxoutがそれぞれ出力され
る。
As a result of the correction, the differential output voltage (V out -V
When xout) is substantially equal to the differential reference voltage (V A -V B), the output signal having a specific pattern from the differential voltage comparator circuit, for example, a signal consisting of repetition of "0" and "1" is output Therefore, the correction ends at this point. Also,
Even if this specific pattern does not appear, the correction may be terminated after a certain time has elapsed from the start of the correction. When the correction is completed, the switches S1 and S2
Is turned off, and a normal conversion operation is performed by the digital / analog conversion circuit. At this time, according to the reference voltage V1 output from the reference voltage correction circuit 70,
The output current of each current source constituting the current source 12 and the current source circuit 20 is controlled. Each bit of the output signal sdat of the decoder in accordance with the digital signal to be input is set, the voltage signal V out and V xout corresponding to the digital signal is outputted from the output terminal T out and T xout.

【0033】図3は、上述したディジタル/アナログ変
換回路の一応用例を示す回路図であり、例えば、携帯電
話などの移動通信装置用のLSIに搭載した2チャネル
差動出力型のディジタル/アナログ変換回路のブロック
図である。この変換回路は、入力された2チャネルのデ
ィジタル信号IdatとQdatをそれぞれ電圧信号I
out ,Ixoutからなる差動電圧信号および電圧信号Q
out ,Qxoutからなる差動電圧信号に変換する。
FIG. 3 is a circuit diagram showing an application example of the above-described digital / analog conversion circuit. For example, a two-channel differential output type digital / analog conversion circuit mounted on an LSI for a mobile communication device such as a mobile phone. It is a block diagram of a circuit. This conversion circuit converts the input two-channel digital signals Idat and Qdat into a voltage signal Id, respectively.
out , Ixout and a differential voltage signal and a voltage signal Q
out , Qxout .

【0034】図3において、8ビットディジタル/アナ
ログ変換器(D/A変換器)100_1および100_
2は、それぞれ図1における比較10、電流源12、抵
抗素子14、電流源回路20、スイッチ回路22および
抵抗素子30,32により構成された部分回路と同じ構
成を有する。スイッチ40、差動電圧比較回路50、ア
ップ/ダウンカウンタ(UP/DOWNカウンタ)60
は図1に示す部分回路にそれぞれ対応する。8ビットR
−D/A変換器70_1,70_2は、図1に示す基準
電圧補正回路70と同じ構成を有する。即ち、これらの
D/A変換器は、二つの基準電圧の入力端子間に接続さ
れている複数の分圧抵抗素子およびスイッチにより構成
され、UP/DOWNカウンタ60のカウント値に応じ
てスイッチが制御され、出力される基準電圧のレベルは
補正される。
In FIG. 3, 8-bit digital / analog converters (D / A converters) 100_1 and 100_
2 has the same configuration as the comparison 10, the current source 12, the resistance element 14, the current source circuit 20, the switch circuit 22, and the partial circuit including the resistance elements 30 and 32 in FIG. Switch 40, differential voltage comparison circuit 50, up / down counter (UP / DOWN counter) 60
Respectively correspond to the partial circuits shown in FIG. 8-bit R
The -D / A converters 70_1 and 70_2 have the same configuration as the reference voltage correction circuit 70 shown in FIG. That is, these D / A converters are composed of a plurality of voltage dividing resistance elements and switches connected between two reference voltage input terminals, and the switches are controlled according to the count value of the UP / DOWN counter 60. The level of the output reference voltage is corrected.

【0035】図3のディジタル/アナログ変換回路にお
いて、スイッチ40、差動電圧比較回路50およびUP
/DOWNカウンタ60は二つのディジタル/アナログ
変換器により共用されている。補正動作時に、例えば、
まずD/A変換器100_1の出力信号Iout およびI
xoutがスイッチ40により選択され、差動電圧比較回路
50に入力される。差動電圧比較回路50の出力信号に
応じてUP/DOWNカウンタ60のカウント値が設定
され、8ビットR−D/A変換器70_1に入力され
る。これに応じた基準電圧が発生され、8ビットD/A
変換器100_1に供給される。
In the digital / analog conversion circuit of FIG. 3, the switch 40, the differential voltage comparison circuit 50 and the UP
The / DOWN counter 60 is shared by two digital / analog converters. During the correction operation, for example,
First, the output signals I out and I of the D / A converter 100_1
xout is selected by the switch 40 and input to the differential voltage comparison circuit 50. The count value of the UP / DOWN counter 60 is set according to the output signal of the differential voltage comparison circuit 50, and is input to the 8-bit RD / A converter 70_1. A reference voltage corresponding to this is generated, and an 8-bit D / A
It is supplied to the converter 100_1.

【0036】そして、D/A変換器100_2に対して
補正が行われる。D/A変換器100_2の出力信号Q
out およびQxoutがスイッチ40により選択され、差動
電圧比較回路50に入力される。差動電圧比較回路50
の出力信号に応じてUP/DOWNカウンタ60のカウ
ント値が設定され、8ビットR−D/A変換器70_2
に入力される。これに応じた基準電圧が発生され、8ビ
ットD/A変換器100_2に供給される。
Then, the D / A converter 100_2 is corrected. Output signal Q of D / A converter 100_2
out and Q xout are selected by the switch 40 and input to the differential voltage comparison circuit 50. Differential voltage comparison circuit 50
, The count value of the UP / DOWN counter 60 is set, and the 8-bit RD / A converter 70_2
Is input to A reference voltage corresponding to this is generated and supplied to the 8-bit D / A converter 100_2.

【0037】図3に示すディジタル/アナログ変換回路
において、差動電圧比較回路50は、例えば差動チョッ
パ比較回路を用いて構成される。このため、オフセット
電圧誤差が小さくなり、且つ2つのD/A変換器100
_1と100_2で差動電圧比較回路50を時分割で共
用する場合、チャネル間の出力誤差を小さくすることが
できる。また、このように2つのD/A変換器100_
1と100_2を基板上で互いに離して配置することに
より相互干渉が起きにくくなっている。
In the digital / analog conversion circuit shown in FIG. 3, the differential voltage comparison circuit 50 is configured using, for example, a differential chopper comparison circuit. Therefore, the offset voltage error is reduced, and the two D / A converters 100
In the case where the differential voltage comparison circuit 50 is shared in time division between _1 and 100_2, an output error between channels can be reduced. Also, as described above, the two D / A converters 100_
By arranging 1 and 100_2 apart from each other on the substrate, mutual interference hardly occurs.

【0038】以上の説明においては、ディジタル信号を
差動電圧に変換して出力するディジタル/アナログ変換
回路を例に説明したが、本発明はこれに限定されるもの
ではなく、例えば、ディジタル信号をシングルエンド電
圧信号に変化するディジタル/アナログ変換回路にも適
用できる。また、上記実施形態では電流源およびスイッ
チをpチャネルMOSトランジスタにより構成した回路
例を示したが、nチャネルMOSトランジスタ、または
バイポーラトランジスタにより電流源およびスイッチを
構成できることはいうまでもない。
In the above description, a digital / analog conversion circuit for converting a digital signal into a differential voltage and outputting the converted signal has been described as an example. However, the present invention is not limited to this. The present invention can also be applied to a digital / analog conversion circuit that changes to a single-ended voltage signal. Further, in the above embodiment, the circuit example in which the current source and the switch are configured by the p-channel MOS transistors is described. However, it is needless to say that the current source and the switch can be configured by the n-channel MOS transistor or the bipolar transistor.

【0039】[0039]

【発明の効果】以上説明したように、本発明のディジタ
ル/アナログ変換回路によれば、負荷回路への依存性を
低減でき、常に安定した出力電圧を得られる。また、複
数のディジタル/アナログ変換器で一つの補正回路を共
用することにより、変換器相互の相対誤差を小さく抑制
できる。さらに、相対精度を要求された場合に複数のデ
ィジタル/アナログ変換器を離して配置できるので、相
互間の干渉を発生しにくい利点がある。
As described above, according to the digital / analog conversion circuit of the present invention, the dependence on the load circuit can be reduced, and a stable output voltage can always be obtained. In addition, by sharing one correction circuit with a plurality of digital / analog converters, the relative error between the converters can be reduced. Furthermore, since a plurality of digital / analog converters can be arranged apart when relative accuracy is required, there is an advantage that interference between them is hard to occur.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るディジタル/アナログ変換回路の
一実施形態を示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of a digital / analog conversion circuit according to the present invention.

【図2】本実施形態の補正動作時の波形を示す波形図で
ある。
FIG. 2 is a waveform chart showing waveforms during a correction operation according to the embodiment.

【図3】本実施形態の一応用例を示すブロック図であ
る。
FIG. 3 is a block diagram showing an application example of the embodiment.

【図4】従来のディジタル/アナログ変換回路の一例を
示す回路図である。
FIG. 4 is a circuit diagram showing an example of a conventional digital / analog conversion circuit.

【図5】図4のディジタル/アナログ変換回路の具体的
な構成例を示す回路図である。
FIG. 5 is a circuit diagram showing a specific configuration example of the digital / analog conversion circuit of FIG. 4;

【符号の説明】[Explanation of symbols]

10…比較回路、12…電流源、14…抵抗素子、20
…電流源回路、22…スイッチ回路、30,32…抵抗
素子、40…スイッチ、50…差動電圧比較回路、60
…アップ/ダウンカウンタ、70.70_1,70_2
…基準電圧補正回路、80…基準電圧源、100_1,
100_2…ディジタル/アナログ変換器、VCC…電源
電圧、GND…接地電位。
Reference numeral 10: comparison circuit, 12: current source, 14: resistor element, 20
... current source circuit, 22 ... switch circuit, 30, 32 ... resistance element, 40 ... switch, 50 ... differential voltage comparison circuit, 60
... Up / down counter, 70.70_1, 70_2
... Reference voltage correction circuit, 80 ... Reference voltage source, 100_1,
100_2: digital / analog converter, V cc : power supply voltage, GND: ground potential.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 前川 格 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5J022 AB06 BA01 CB01 CB07 CD01 CE06 CF01 CF02 CF04 CF05 CF07 CG01  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tadashi Maekawa 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5J022 AB06 BA01 CB01 CB07 CD01 CE06 CF01 CF02 CF04 CF05 CF07 CG01

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】ディジタル信号に基づいた電流を供給する
電流供給回路と、上記電流供給回路の出力電流を電圧信
号に変換して出力する抵抗素子とを有し、上記電圧信号
が出力される出力端子に接続されている負荷のインピー
ダンスに応じて上記電圧信号のレベルが変動するディジ
タル/アナログ変換回路であって、 上記電圧信号と基準信号とを比較し、比較結果に応じて
比較信号を出力する比較回路と、 上記比較回路からの比較信号に応じてカウント値を増減
させるカウンタと、 上記カウント値に応じたレベルを持つ補正信号を出力
し、当該補正信号に応じて上記電流供給回路の出力電流
を制御する補正信号発生回路とを有するディジタル/ア
ナログ変換回路。
A current supply circuit for supplying a current based on a digital signal; and a resistance element for converting an output current of the current supply circuit into a voltage signal and outputting the voltage signal. A digital / analog conversion circuit in which the level of the voltage signal varies according to the impedance of a load connected to a terminal, compares the voltage signal with a reference signal, and outputs a comparison signal according to the comparison result. A comparison circuit, a counter for increasing or decreasing the count value according to a comparison signal from the comparison circuit, a correction signal having a level corresponding to the count value, and an output current of the current supply circuit according to the correction signal. A digital / analog conversion circuit having a correction signal generation circuit for controlling the operation of the digital / analog converter.
【請求項2】上記補正信号発生回路は、第1の電圧供給
端子と第2の電圧供給端子との間に直列接続されている
複数の抵抗素子と、 上記カウンタからのカウント値に応じて、上記各抵抗素
子の接続中点の内何れか一つを補正信号出力端子に接続
するスイッチング素子とを有する請求項1記載のディジ
タル/アナログ変換回路。
2. The correction signal generating circuit according to claim 1, wherein: a plurality of resistance elements connected in series between a first voltage supply terminal and a second voltage supply terminal; and a count value from the counter. 2. The digital / analog conversion circuit according to claim 1, further comprising: a switching element for connecting any one of the connection middle points of said resistance elements to a correction signal output terminal.
【請求項3】上記電流供給回路は、制御端子に上記補正
信号が入力されるトランジスタにより構成されている請
求項1記載のディジタル/アナログ変換回路。
3. The digital / analog conversion circuit according to claim 1, wherein said current supply circuit comprises a transistor to which said correction signal is input to a control terminal.
JP32183198A 1998-11-12 1998-11-12 Digital / analog conversion circuit Expired - Fee Related JP4099557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32183198A JP4099557B2 (en) 1998-11-12 1998-11-12 Digital / analog conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32183198A JP4099557B2 (en) 1998-11-12 1998-11-12 Digital / analog conversion circuit

Publications (2)

Publication Number Publication Date
JP2000151404A true JP2000151404A (en) 2000-05-30
JP4099557B2 JP4099557B2 (en) 2008-06-11

Family

ID=18136920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32183198A Expired - Fee Related JP4099557B2 (en) 1998-11-12 1998-11-12 Digital / analog conversion circuit

Country Status (1)

Country Link
JP (1) JP4099557B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190739A (en) * 2000-12-22 2002-07-05 Kawasaki Microelectronics Kk Semiconductor device
JP2009188532A (en) * 2008-02-04 2009-08-20 Sanyo Electric Co Ltd Output value adjusting circuit and current value adjusting circuit
JP2010141776A (en) * 2008-12-15 2010-06-24 Toshiba Corp Correction method of a/d converter, a/d converter, and radio device
JP2013150113A (en) * 2012-01-18 2013-08-01 Lapis Semiconductor Co Ltd Signal generation device, information processing apparatus and signal regulation method
JP2013172421A (en) * 2012-02-22 2013-09-02 Toshiba Corp Da converter

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190739A (en) * 2000-12-22 2002-07-05 Kawasaki Microelectronics Kk Semiconductor device
JP4500439B2 (en) * 2000-12-22 2010-07-14 川崎マイクロエレクトロニクス株式会社 Semiconductor device
JP2009188532A (en) * 2008-02-04 2009-08-20 Sanyo Electric Co Ltd Output value adjusting circuit and current value adjusting circuit
JP2010141776A (en) * 2008-12-15 2010-06-24 Toshiba Corp Correction method of a/d converter, a/d converter, and radio device
JP2013150113A (en) * 2012-01-18 2013-08-01 Lapis Semiconductor Co Ltd Signal generation device, information processing apparatus and signal regulation method
JP2013172421A (en) * 2012-02-22 2013-09-02 Toshiba Corp Da converter
US8994566B2 (en) 2012-02-22 2015-03-31 Kabushiki Kaisha Toshiba DA converter

Also Published As

Publication number Publication date
JP4099557B2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
US8179295B2 (en) Self-calibrated current source and DAC using the same and operation method thereof
KR100431256B1 (en) Digital-to-analog converter
EP0115897B1 (en) Current source arrangement
US6885177B2 (en) Switching regulator and slope correcting circuit
CN111064358B (en) Charge pump circuit with self-calibration function and programmable current
JPH06303060A (en) Gain control amplifier circuit
JP4099557B2 (en) Digital / analog conversion circuit
US7545213B2 (en) Operational amplifier
US5905452A (en) Current source cell apparatus for digital/analog converter
US7205799B2 (en) Input buffer having a stabilized operating point and an associated method
US7277036B2 (en) Digital-to-analog converting circuit
JP2668172B2 (en) Current generator and D / A converter
JP3209967B2 (en) Current cell and digital / analog converter using the same
KR101939147B1 (en) Variable Voltage Reference Generator and Analog-to-Digital Converter using thereof
JP2002164788A (en) Differential output type da converter
KR20010042440A (en) A current compensating bias generator and method therefor
US20230184817A1 (en) Current measurement circuit
JP3090099B2 (en) D / A converter
US6788100B2 (en) Resistor mirror
JPH0522148A (en) Constant current switch circuit and d/a conversion circuit using same circuit
US7504978B2 (en) Digital-analog converter capable of easily extending resolution
JPH0774638A (en) A/d converter
JP3092551B2 (en) D / A converter
KR20050102005A (en) Digital to analog converter of power amplifier
JPH06224701A (en) Schmitt trigger circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees