JP4099557B2

JP4099557B2 - Digital / analog conversion circuit

Info

Publication number: JP4099557B2
Application number: JP32183198A
Authority: JP
Inventors: 一弘竹田; 剛田中; 格前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-11-12
Filing date: 1998-11-12
Publication date: 2008-06-11
Anticipated expiration: 2018-11-12
Also published as: JP2000151404A

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号をアナログ信号に変換するディジタル／アナログ変換回路、特に負荷の変化に影響されることなく出力電圧を一定に保てるディジタル／アナログ変換回路に関するものである。
【０００２】
【従来の技術】
電流出力型ディジタル／アナログ変換回路はディジタル信号に応じて、抵抗素子に入力される電流を制御し、当該抵抗素子に生じた電圧降下によりアナログ信号を得る。
【０００３】
図４は、従来の電流出力型ディジタル／アナログ変換回路の一例を示している。ここで、入力された８ビットのディジタル信号をアナログ信号に変換するディジタル／アナログ変換回路を例示している。
図示のように、この変換回路は比較回路１０、電流源１２、抵抗素子１４および複数の電流源からなる電流源回路２０、複数の切り換えスイッチからなるスイッチ回路２２および抵抗素子３０，３２により構成されている。電流源回路２０を構成する各電流源は単位電流Ｉを供給し、電流源１２は１６Ｉの電流を供給する。また、抵抗素子３０と３２の抵抗値はＲとすると、抵抗素子１４の抵抗値は１６Ｒに設定される。
【０００４】
比較回路１０は基準信号Ｖ１と抵抗素子１４に生じた電圧Ｖ２とを比較し、比較結果に応じて信号Ｖ３を出力する。
電流源１２は、信号Ｖ３により供給電流が制御され、単位電流Ｉの１６倍の電流１６Ｉを出力する。電流源１２の電流は抵抗素子１４に入力され、当該抵抗素子１４に電圧降下Ｖ２が発生する。
【０００５】
電流源回路２０を構成する各電流源は、比較回路１０の出力信号Ｖ３により制御され、それぞれ単位電流Ｉを供給する。
スイッチ回路２２を構成する各スイッチは、電流源回路２０のそれぞれの電流源により供給された電流を図示しないデコーダの出力信号ｓｄａｔに応じて出力端子Ｔ_outまたはＴ_xoutの何れかに出力する。
なお、デコーダは入力された８ビットのディジタル信号に応じて、例えば、スイッチ回路２２を構成する２５５のスイッチを制御する２５６通りのデータからなる信号ｓｄａｔを出力する。
【０００６】
図５は、図４に示すディジタル／アナログ変換回路の具体的な回路構成を示す回路図である。図示のように、電流源１２はｐＭＯＳトランジスタＰ０により構成され、トランジスタＰ０のゲートは比較回路１０の出力端子に接続され、ソースは電源電圧Ｖ_CCの供給線に接続され、ドレインは抵抗素子１４に接続されている。
【０００７】
電流源回路２０を構成する各電流源およびスイッチ回路２２はそれぞれｐＭＯＳトランジスタにより構成されている。図５では、それぞれ二つの電流源２０＿１，２０＿２およびスイッチ２２＿１，２２＿２を例示している。電流源２０＿１および２０＿２は、それぞれｐＭＯＳトランジスタＰ１，Ｐ２により構成され、これらのトランジスタのゲートはともに比較回路１０の出力端子に接続されている。スイッチ２２＿１および２２＿２は、それぞれｐＭＯＳトランジスタおよびインバータで構成されている。例えば、スイッチ２２＿１において、デコーダから信号ｓｄａｔ１はトランジスタＰ１２のゲートおよびインバータＩＮＶ１に入力され、インバータＩＮＶ１の出力端子はトランジスタＰ１１のゲートに接続されている。このため、デコーダの出力信号ｓｄａｔ１がハイレベルのとき、トランジスタＰ１１がオンし、トランジスタＰ１の電流が出力端子Ｔ_outに出力され、逆にデコーダの出力信号ｓｄａｔ１がローレベルのとき、トランジスタＰ１２がオンし、トランジスタＰ１の電流が出力端子Ｔ_xoutに出力される。
【０００８】
電流源回路２０の各電流源を構成するトランジスタのサイズは、すべて等しく、電流源１２を構成するトランジスタのサイズはその１６倍に設定されている。このため、電流源回路２０の各電流源により単位電流Ｉが出力されるとすると、電流源１２により１６Ｉの電流が供給される。
このように構成された電流源回路２０およびスイッチ回路２２により、デコーダの出力信号に応じて、最大２５５Ｉの電流を出力端子Ｔ_outまたはＴ_xoutに出力される。また、電流源１２および電流源回路２０の各電流源の出力電流は、比較回路１０の出力信号Ｖ３により制御される。
【０００９】
上述したディジタル／アナログ変換回路において、入力されたディジタル信号に応じてデコーダの出力信号ｓｄａｔが設定され、これに応じてスイッチ回路２２の各スイッチが２５５の電流源の出力電流を端子Ｔ_outまたはＴ_xoutの何れかに出力する。このため、抵抗素子３０または３２に入力電流に応じた電圧降下が発生し、差動信号として端子Ｔ_outおよびＴ_xoutから出力される。即ち、デコーダに入力されたディジタル信号に応じて差動式のアナログ信号が出力される。
【００１０】
このディジタル／アナログ変換回路の最大出力電圧Ｖ_maxは比較回路１０、電流源１２および抵抗素子１４により構成された制御回路によって、基準電圧Ｖ１により設定された所定のレベルに保持される。例えば、電流源１２により１６Ｉの電流が抵抗素子１４に供給され、抵抗素子１４に（Ｖ２＝２５６ＩＲ）の電圧降下が得られる。比較１０により電圧降下Ｖ２が常に基準電圧Ｖ１と等しくなるように電流源１２の供給電流が制御される。これによって、出力端子Ｔ_outまたはＴ_xoutにおいて、最大（２５５ＩＲ）の電圧出力が得られる。さらに、基準電圧Ｖ１を設定することにより、出力される最大電圧を制御することができ、当該基準電圧Ｖ１が変動しない限り電流源回路２０を構成する各電流源の出力電流Ｉおよび最大出力電圧が常に一定のレベルに保たれる。
【００１１】
【発明が解決しようとする課題】
ところで、上述した従来のディジタル／アナログ変換回路において、入力電流を電圧に変換するための抵抗素子、例えば、図５における抵抗素子１４，３０および３２は外付け部品の点数を削減するためにチップに内蔵することが望ましい。このため、これらの抵抗素子にバラツキが生じてしまう。
また、図４に示すように、出力端子Ｔ_outまたＴ_xoutに負荷が接続されている場合に、当該負荷の入力インピーダンスＺ_iは抵抗素子３０または３２と並列に接続されている。即ち、電流−電圧変換は抵抗素子Ｒと負荷の入力インピーダンＺ_iとの並列回路により行われる。負荷の入力インピーダンスＺ_iは抵抗Ｒよりはるかに大きい場合、当該負荷の入力インピーダンスによる影響が無視できるが、しかし、負荷の入力インピーダンスＺ_iが抵抗Ｒに比べて無視できない程度の大きさにあるとき、抵抗ＲとインピーダンスＺ_iとの並列抵抗Ｒ_Lに生じた最大の電圧降下は（２５５ＩＲ_L）となり、基準電圧Ｖ１より小さい値となる。即ち、ディジタル／アナログ変換回路の最大出力電圧と基準電圧Ｖ１との間にずれが生じてしまう。
【００１２】
また、上述したディジタル／アナログ変換回路が複数内蔵した場合に、電流−電圧変換用抵抗素子の抵抗値Ｒは製造バラツキおよび負荷条件の違いにより、それぞれのディジタル／アナログ変換回路の出力電圧が異なってしまう。この製造バラツキはすべての抵抗素子および電流源を構成するＭＯＳトランジスタを基板上の一箇所にまとめて配置することにより軽減できるが、これによってディジタル／アナログ変換回路相互間の干渉問題が生じるという不利益がある。
【００１３】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、負荷回路に依存せず、安定した電圧出力を獲得でき、複数の変換回路を設けた場合、各変換回路相互間の干渉を抑制でき、高精度なディジタル／アナログ変換回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明のディジタル／アナログ変換回路は、ディジタル信号に基づいた電流を供給する電流供給回路と、上記電流供給回路の出力電流を電圧信号に変換して出力する第 1 および第２の抵抗素子とを有し、上記電圧信号が出力される第１および第２の出力端子に接続されている負荷のインピーダンスに応じて上記電圧信号のレベルが変動するディジタル／アナログ変換回路であって、上記電圧信号と基準信号とを比較し、比較結果に応じて比較信号を出力する差動電圧比較回路と、第 1 および第２のスイッチング素子を含み、上記電圧信号が上記第 1 および第２の抵抗素子によって変換されて出力される上記第１および第２の出力端子と上記電圧信号が入力される上記差動電圧比較回路の入力側との間に設けられ、上記電圧信号を上記比較回路に入力するか否かを切り替えるスイッチ群と、上記比較回路からの比較信号に応じてカウント値を増減させるカウンタと、上記カウント値に応じたレベルを持ち、上記電流供給回路の出力電流を制御するための補正信号を出力する補正信号発生回路と、電流源と、上記電流源と接地電位との間に設けられている第３の抵抗素子と、上記補正信号発生回路が出力する上記補正信号と、上記電流源と上記第３の抵抗素子間の電圧信号とを比較し、当該比較結果に応じた比較信号によって上記電流源の出力電流と上記電流供給回路の出力電流を制御する比較回路とを有し、上記補正信号発生回路は、第１の電圧供給端子と第２の電圧供給端子との間に直列接続されている複数の抵抗素子と、上記カウンタからのカウント値に応じて、上記各抵抗素子の接続中点の内何れか一つを補正信号出力端子に接続する第３のスイッチング素子とを含む。
【００１５】
また、本発明では、好適には、上記電流供給回路は、上記比較回路が出力した上記比較信号が入力される複数の電流源と、上記各電流源が出力した電流の出力先を、上記第１または第２の出力端子のいずれに切り替える複数のスイッチング素子とを含む。
【００１６】
さらに、本発明では、好適には、上記スイッチ群は、通常動作時にオフし、上記電圧信号の補正時にオンする。
【００１７】
本発明によれば、ディジタル／アナログ変換回路の出力信号と所定の基準信号とを比較するか否かがスイッチ群によって切り替えられ、当該両信号が比較される場合、比較して得た比較信号に応じて、カウンタのカウント値が決定される。当該カウント値に応じて補正信号発生回路により発生される補正信号のレベルが制御される。補正信号に応じて電流供給回路の出力電流が制御され、当該出力電流が抵抗素子に入力され、電圧信号に変換される。電圧信号の出力端子に接続されている負荷回路のインピーダンスに応じて補正信号のレベルが制御され、負荷インピーダンスに影響されることなく、ディジタル信号に基づいて常に安定した電圧信号が出力される。
【００１８】
【発明の実施の形態】
図１は本発明に係るディジタル／アナログ変換回路の一実施形態を示す回路図である。ここで、一例として８ビットのディジタル信号をアナログ信号に変換するディジタル／アナログ変換回路を示している。
図示のように、本実施形態のディジタル／アナログ変換回路は、比較回路１０、電流源１２、抵抗素子１４、複数の電流源からなる電流源回路２０、複数のスイッチからなるスイッチ回路２２、抵抗素子３０，３２、スイッチ４０、差動電圧比較回路５０、アップ／ダウンカウンタ６０、基準電圧補正回路７０および基準電圧源８０により構成されている。
【００１９】
比較回路１０は、基準電圧Ｖ１と抵抗素子１４に生じた電圧降下Ｖ２とを比較し、比較結果に応じて信号Ｖ３を出力する。電流源１２および電流源回路２０を構成する各電流源は、比較回路１０の出力信号Ｖ３によりそれぞれの出力電流が制御される。電流源回路２０の各電流源はそれぞれ単位電流Ｉを供給し、電流源１２は単位電流の１６倍の電流（１６Ｉ）を供給する。
【００２０】
スイッチ回路２２を構成する各スイッチは、図示しないデコーダからのディジタル信号ｓｄａｔにより制御され、各電流源の出力電流を出力端子Ｔ_outまたはＴ_xoutの何れかに出力する。
抵抗素子３０は出力端子Ｔ_outに接続され、スイッチ回路２２により出力された電流を電圧に変換して端子Ｔ_outに出力する。抵抗素子３２は出力端子Ｔ_xoutに接続され、スイッチ２２により出力された電流を電圧に変換して端子Ｔ_xoutに出力する。
ここで、抵抗素子３０と３２の抵抗値はＲとすると、電圧降下Ｖ２を発生する抵抗素子１４の抵抗値は１６Ｒに設定される。
【００２１】
スイッチ４０は、それぞれ端子Ｔ_outとＴ_xoutと差動電圧比較回路５０の入力端子との間に設けられた二つのスイッチＳ１とＳ２により構成されている。これらのスイッチＳ１とＳ２は通常動作時にオフし、補正動作時にオンし、出力端子Ｔ_outおよびＴ_xoutの出力電圧を差動電圧比較回路５０に入力する。
【００２２】
差動電圧比較回路５０は、例えば、差動チョッパ比較回路により構成されている。当該差動電圧比較回路５０はスイッチ４０を通して入力された出力電圧と基準電圧Ｖ_AおよびＶ_Bとを比較し、比較結果に応じて比較信号ｃｍｐを出力する。
アップ／ダウンカウンタ６０は、差動電圧比較回路５０からの比較信号ｃｍｐに応じて、カウントアップまたはカウントダウンし、カウント値ｃｎｔを増減させる。
【００２３】
基準電圧補正回路７０は、アップ／ダウンカウンタ６０のカウント値ｃｎｔに基づき、基準電圧Ｖ１のレベルを制御する。図示のように、当該基準電圧補正回路７０は、二つの基準電圧入力端子Ｔ₁とＴ₂との間に直列接続されている複数の分圧抵抗素子により構成されている。複数の分圧抵抗素子の接続中点の内何れか一つがスイッチＳ３を通して出力端子Ｔ₃に接続されている。なお、スイッチＳ３はカウント値ｃｎｔにより制御される。
基準電圧入力端子Ｔ₁とＴ₂にそれぞれ基準電圧Ｖ_ref1とＶ_ref2が入力される。なお、基準電圧Ｖ_ref1とＶ_ref2は基準電圧Ｖ_AとＶ_Bに応じて発生される。例えば、Ｖ_ref1＝（Ｖ_A−Ｖ_B）、Ｖ_ref2＝−（Ｖ_A−Ｖ_B）となる。
【００２４】
基準電圧源８０は、基準電圧Ｖ_AとＶ_Bを発生し、差動電圧比較回路５０に供給し、さらに、基準電圧補正回路７０の端子Ｔ₁とＴ₂に基準電圧Ｖ_ref1とＶ_ref2を供給する。
【００２５】
上述したように、本実施形態のディジタル／アナログ変換回路は、比較回路１０、電流源１２、抵抗素子１４、電流源回路２０、スイッチ回路２２および抵抗素子３０と３２により構成された部分は、従来のディジタル／アナログ変換回路とほぼ同じ構成を有するが、本実施形態では、比較回路１０に供給される基準電圧Ｖ１は固定電圧ではなく、基準電圧補正回路７０により発生された基準電圧である。当該基準電圧Ｖ１は、ディジタル／アナログ変換回路の出力端子Ｔ_outまたはＴ_xoutに接続されている負荷回路の入力インピーダンスＺ_iに応じて補正され、その結果、出力端子Ｔ_outおよびＴ_xoutから出力される電圧Ｖ_outおよびＶ_xoutにおいて、最大の差動電圧（Ｖ_out−Ｖ_xout）は負荷回路のインピーダンスにかかわらず、常に一定のレベルに保持できる。
【００２６】
以下、本実施形態のディジタル／アナログ変換回路の動作について説明する。ディジタル／アナログ変換回路の電源投入時またはスタンバイ状態から動作状態に入ったとき、補正動作が行われる。このとき、まずデコーダの出力信号ｓｄａｔのすべてのビットが“１”に設定される。即ち、各ビットの信号がハイレベルに設定される。これに応じて、スイッチ回路２２により電流源回路２０の出力電流がすべて出力端子Ｔ_outに出力される。
【００２７】
このため、出力端子Ｔ_outから（Ｖ_out＝２５５ＩＲ）の電圧が出力され、出力端子Ｔ_xoutから０Ｖの電圧Ｖ_xoutが出力される。
補正動作時に、スイッチ４０を構成するスイッチＳ１とＳ２がオンし、出力電圧Ｖ_outおよびＶ_xoutがそれぞれ差動電圧比較回路５０に入力される。差動電圧比較回路により、入力された差動電圧（Ｖ_out−Ｖ_xout）と差動基準電圧（Ｖ_A−Ｖ_B）とが比較され、比較結果応じてハイレベルまたはローレベルの信号ｃｍｐが出力される。
【００２８】
アップ／ダウンカウンタ６０において、信号ｃｍｐに応じてカウントアップまたはカウントダウンし、カウント値ｃｎｔが制御される。当該カウント値ｃｎｔに応じて基準電圧補正回路７０におけるスイッチＳ３が制御されるので、基準電圧補正回路７０により出力される基準電圧Ｖ１のレベルが制御される。
例えば、差動電圧比較回路５０に入力された差動電圧（Ｖ_out−Ｖ_xout）が差動基準電圧（Ｖ_A−Ｖ_B）より高いとき、差動電圧比較回路５０によりハイレベルの信号ｃｍｐが出力され、アップ／ダウンカウンタ６０がカウントアップし、カウント値ｃｎｔが増加する。これに応じて、基準電圧補正回路７０においてスイッチ３は端子Ｔ₂側に近づき、出力される基準電圧Ｖ１のレベルが低下するので、比較回路１０の出力信号Ｖ３のレベルが高くなる。電流源回路２０は、例えば、図５に示すようにｐＭＯＳトランジスタにより構成された場合、信号Ｖ３のレベルが高くなるにつれて各電流源の出力電流が低くなるので、出力端子Ｔ_outの出力電圧Ｖ_outが低下する。逆の場合に、差動電圧比較回路５０に入力される差動電圧（Ｖ_out−Ｖ_xout）が差動基準電圧（Ｖ_A−Ｖ_B）より低くなると、基準電圧補正回路７０により出力される基準電圧Ｖ１のレベルが高く制御される。このため、比較回路１０の出力信号Ｖ３のレベルが低下し、電流源回路２０の各電流源の出力電流が大きくなり、端子Ｔ_outの出力電圧Ｖ_outのレベルが上昇する。
【００２９】
上述した補正動作により、ディジタル／アナログ変換回路の出力電圧Ｖ_outおよびＶ_xoutの最大差動電圧（Ｖ_out−Ｖ_xout）が差動基準電圧（Ｖ_A−Ｖ_B）とほぼ等しくなるように基準電圧補正回路７０により出力される基準電圧Ｖ１のレベルが補正される。補正動作の結果、出力端子Ｔ_outまたはＴ_xoutに接続されている負荷回路の入力インピーダンスＺ_iに影響されることなく、出力差動電圧（Ｖ_out−Ｖ_xout）が基準電圧Ｖ_AおよびＶ_Bにより設定された差動基準電圧（Ｖ_A−Ｖ_B）で決定される。
【００３０】
補正動作が終了したあと、基準電圧補正回路７０のスイッチＳ３がそのまま固定され、次回の補正動作まで接続が変化しない。このため、基準電圧補正回路７０により出力される基準電圧Ｖ１はディジタル／アナログ変換回路の出力端子Ｔ_out，Ｔ_xoutに接続されている負荷回路のインピーダンスおよび他の動作条件に応じて設定され、補正後ディジタル／アナログ変換回路の最大差動出力電圧（Ｖ_out−Ｖ_xout）が差動基準電圧（Ｖ_A−Ｖ_B）とほぼ等しくなるように制御される。
【００３１】
図２は補正動作時のディジタル／アナログ変換回路の出力電圧の波形を示している。図２において縦軸はディジタル／アナログ変換回路の差動出力電圧（Ｖ_out−Ｖ_xout）を示し、横軸は時間ｔを示している。
図示のように、電源投入後回路のセットアップが行われ、時間ｔ１が経過したあとセットアップが完了し、補正動作が開始する。このときデコーダの出力信号の各ビットが“１”に設定され、差動電圧比較回路５０の出力信号ｃｍｐに応じてアップ／ダウンカウンタのカウント値ｃｎｔが設定され、これに応じて基準電圧補正回路７０の出力信号Ｖ１のレベルが制御される。補正動作の結果、ディジタル／アナログ変換回路の差動出力電圧（Ｖ_out−Ｖ_xout）は差動基準電圧（Ｖ_A−Ｖ_B）に近づく。補正開始から時間ｔ２が経過したとき、差動出力電圧（Ｖ_out−Ｖ_xout）はほぼ差動基準電圧（Ｖ_A−Ｖ_B）と等しいレベルに達する。
【００３２】
補正の結果、差動出力電圧（Ｖ_out−Ｖ_xout）が差動基準電圧（Ｖ_A−Ｖ_B）とほぼ等しくなると、差動電圧比較回路から特定のパターンを有する出力信号、例えば、“０”と“１”の繰り返しからなる信号が出力されるので、この時点で補正が終了する。また、この特定のパターンが現れなくても、補正開始から一定の時間が経過したあと補正を終了させればよい。補正終了すると、スイッチ４０をにおけるスイッチＳ１とＳ２がオフに切り換えられ、ディジタル／アナログ変換回路により通常の変換動作が行われる。このとき、基準電圧補正回路７０により出力された基準電圧Ｖ１に応じて、電流源１２および電流源回路２０を構成する各電流源の出力電流が制御される。入力されるディジタル信号に応じてデコーダの出力信号ｓｄａｔの各ビットが設定され、出力端子Ｔ_outおよびＴ_xoutからディジタル信号に応じた電圧信号Ｖ_outおよびＶ_xoutがそれぞれ出力される。
【００３３】
図３は、上述したディジタル／アナログ変換回路の一応用例を示す回路図であり、例えば、携帯電話などの移動通信装置用のＬＳＩに搭載した２チャネル差動出力型のディジタル／アナログ変換回路のブロック図である。この変換回路は、入力された２チャネルのディジタル信号ＩｄａｔとＱｄａｔをそれぞれ電圧信号Ｉ_out，Ｉ_xoutからなる差動電圧信号および電圧信号Ｑ_out，Ｑ_xoutからなる差動電圧信号に変換する。
【００３４】
図３において、８ビットディジタル／アナログ変換器（Ｄ／Ａ変換器）１００＿１および１００＿２は、それぞれ図１における比較１０、電流源１２、抵抗素子１４、電流源回路２０、スイッチ回路２２および抵抗素子３０，３２により構成された部分回路と同じ構成を有する。スイッチ４０、差動電圧比較回路５０、アップ／ダウンカウンタ（ＵＰ／ＤＯＷＮカウンタ）６０は図１に示す部分回路にそれぞれ対応する。８ビットＲ−Ｄ／Ａ変換器７０＿１，７０＿２は、図１に示す基準電圧補正回路７０と同じ構成を有する。即ち、これらのＤ／Ａ変換器は、二つの基準電圧の入力端子間に接続されている複数の分圧抵抗素子およびスイッチにより構成され、ＵＰ／ＤＯＷＮカウンタ６０のカウント値に応じてスイッチが制御され、出力される基準電圧のレベルは補正される。
【００３５】
図３のディジタル／アナログ変換回路において、スイッチ４０、差動電圧比較回路５０およびＵＰ／ＤＯＷＮカウンタ６０は二つのディジタル／アナログ変換器により共用されている。
補正動作時に、例えば、まずＤ／Ａ変換器１００＿１の出力信号Ｉ_outおよびＩ_xoutがスイッチ４０により選択され、差動電圧比較回路５０に入力される。差動電圧比較回路５０の出力信号に応じてＵＰ／ＤＯＷＮカウンタ６０のカウント値が設定され、８ビットＲ−Ｄ／Ａ変換器７０＿１に入力される。これに応じた基準電圧が発生され、８ビットＤ／Ａ変換器１００＿１に供給される。
【００３６】
そして、Ｄ／Ａ変換器１００＿２に対して補正が行われる。Ｄ／Ａ変換器１００＿２の出力信号Ｑ_outおよびＱ_xoutがスイッチ４０により選択され、差動電圧比較回路５０に入力される。差動電圧比較回路５０の出力信号に応じてＵＰ／ＤＯＷＮカウンタ６０のカウント値が設定され、８ビットＲ−Ｄ／Ａ変換器７０＿２に入力される。これに応じた基準電圧が発生され、８ビットＤ／Ａ変換器１００＿２に供給される。
【００３７】
図３に示すディジタル／アナログ変換回路において、差動電圧比較回路５０は、例えば差動チョッパ比較回路を用いて構成される。このため、オフセット電圧誤差が小さくなり、且つ２つのＤ／Ａ変換器１００＿１と１００＿２で差動電圧比較回路５０を時分割で共用する場合、チャネル間の出力誤差を小さくすることができる。また、このように２つのＤ／Ａ変換器１００＿１と１００＿２を基板上で互いに離して配置することにより相互干渉が起きにくくなっている。
【００３８】
以上の説明においては、ディジタル信号を差動電圧に変換して出力するディジタル／アナログ変換回路を例に説明したが、本発明はこれに限定されるものではなく、例えば、ディジタル信号をシングルエンド電圧信号に変化するディジタル／アナログ変換回路にも適用できる。また、上記実施形態では電流源およびスイッチをｐチャネルＭＯＳトランジスタにより構成した回路例を示したが、ｎチャネルＭＯＳトランジスタ、またはバイポーラトランジスタにより電流源およびスイッチを構成できることはいうまでもない。
【００３９】
【発明の効果】
以上説明したように、本発明のディジタル／アナログ変換回路によれば、負荷回路への依存性を低減でき、常に安定した出力電圧を得られる。また、複数のディジタル／アナログ変換器で一つの補正回路を共用することにより、変換器相互の相対誤差を小さく抑制できる。さらに、相対精度を要求された場合に複数のディジタル／アナログ変換器を離して配置できるので、相互間の干渉を発生しにくい利点がある。
【図面の簡単な説明】
【図１】本発明に係るディジタル／アナログ変換回路の一実施形態を示す回路図である。
【図２】本実施形態の補正動作時の波形を示す波形図である。
【図３】本実施形態の一応用例を示すブロック図である。
【図４】従来のディジタル／アナログ変換回路の一例を示す回路図である。
【図５】図４のディジタル／アナログ変換回路の具体的な構成例を示す回路図である。
【符号の説明】
１０…比較回路、１２…電流源、１４…抵抗素子、２０…電流源回路、２２…スイッチ回路、３０，３２…抵抗素子、４０…スイッチ、５０…差動電圧比較回路、６０…アップ／ダウンカウンタ、７０．７０＿１，７０＿２…基準電圧補正回路、８０…基準電圧源、１００＿１，１００＿２…ディジタル／アナログ変換器、Ｖ_CC…電源電圧、ＧＮＤ…接地電位。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital / analog conversion circuit that converts a digital signal into an analog signal, and more particularly to a digital / analog conversion circuit that can maintain an output voltage constant without being affected by a change in load.
[0002]
[Prior art]
The current output type digital / analog conversion circuit controls the current input to the resistance element according to the digital signal, and obtains an analog signal by the voltage drop generated in the resistance element.
[0003]
FIG. 4 shows an example of a conventional current output type digital / analog conversion circuit. Here, a digital / analog conversion circuit that converts an input 8-bit digital signal into an analog signal is illustrated.
As shown in the figure, this conversion circuit includes a comparison circuit 10, a current source 12, a resistance element 14, a current source circuit 20 including a plurality of current sources, a switch circuit 22 including a plurality of changeover switches, and resistance elements 30 and 32. ing. Each current source constituting the current source circuit 20 supplies a unit current I, and the current source 12 supplies a current of 16I. When the resistance values of the resistance elements 30 and 32 are R, the resistance value of the resistance element 14 is set to 16R.
[0004]
The comparison circuit 10 compares the reference signal V1 with the voltage V2 generated in the resistance element 14, and outputs a signal V3 according to the comparison result.
The current source 12 controls the supply current by the signal V3 and outputs a current 16I that is 16 times the unit current I. The current from the current source 12 is input to the resistance element 14, and a voltage drop V2 is generated in the resistance element 14.
[0005]
Each current source constituting the current source circuit 20 is controlled by the output signal V3 of the comparison circuit 10 and supplies a unit current I, respectively.
Each switches constituting the switching circuit 22 outputs either of the respective output terminal T _out or T _xout in accordance with the output signal sdat the decoder (not shown) the current supplied by the current source of the current source circuit 20.
The decoder outputs, for example, a signal sdat composed of 256 kinds of data for controlling the 255 switches constituting the switch circuit 22 in accordance with the input 8-bit digital signal.
[0006]
FIG. 5 is a circuit diagram showing a specific circuit configuration of the digital / analog conversion circuit shown in FIG. As shown in the figure, the current source 12 is constituted by a pMOS transistor P 0, the gate of the transistor P 0 is connected to the output terminal of the comparison circuit 10, the source is connected to the supply line of the power supply voltage V _CC , and the drain is connected to the resistance element 14. It is connected.
[0007]
Each current source and the switch circuit 22 constituting the current source circuit 20 are each composed of a pMOS transistor. FIG. 5 illustrates two current sources 20_1 and 20_2 and switches 22_1 and 22_2, respectively. The current sources 20_1 and 20_2 are respectively constituted by pMOS transistors P1 and P2, and the gates of these transistors are both connected to the output terminal of the comparison circuit 10. The switches 22_1 and 22_2 are each composed of a pMOS transistor and an inverter. For example, in the switch 22_1, the signal sdat1 from the decoder is input to the gate of the transistor P12 and the inverter INV1, and the output terminal of the inverter INV1 is connected to the gate of the transistor P11. Therefore, when the output signal sdat1 decoder is high, the transistor P11 is turned on, the current of the transistor P1 is output to the output terminal T _out, when the output signal sdat1 decoder is low conversely, the transistor P12 is turned on Then, the current of the transistor P1 is output to the output terminal T _xout .
[0008]
The sizes of the transistors constituting each current source of the current source circuit 20 are all equal, and the size of the transistors constituting the current source 12 is set to 16 times that size. For this reason, if a unit current I is output from each current source of the current source circuit 20, a current of 16I is supplied from the current source 12.
Thus the current source circuit 20 and the switch circuit 22 constructed in accordance with the output signal of the decoder, and output a current of up to 255I to an output terminal T _out or T _xout. The output current of each current source of the current source 12 and the current source circuit 20 is controlled by the output signal V3 of the comparison circuit 10.
[0009]
In the digital / analog conversion circuit described above, the output signal sdat of the decoder is set according to the input digital signal, and in response to this, each switch of the switch circuit 22 supplies the output current of the current source of 255 to the terminal T _out or T Output to any of _xout . Therefore, the voltage drop corresponding to the input current to the resistance element 30 or 32 is generated and output from the terminal T _out and T _xout as a differential signal. That is, a differential analog signal is output in accordance with the digital signal input to the decoder.
[0010]
The maximum output voltage V _max of the digital / analog conversion circuit is held at a predetermined level set by the reference voltage V 1 by a control circuit constituted by the comparison circuit 10, the current source 12 and the resistance element 14. For example, a current of 16I is supplied to the resistance element 14 by the current source 12, and a voltage drop of (V2 = 256IR) is obtained in the resistance element 14. According to the comparison 10, the supply current of the current source 12 is controlled so that the voltage drop V2 is always equal to the reference voltage V1. Thus, at the output terminal T _out or T _xout, the voltage output of the maximum (255IR) is obtained. Furthermore, by setting the reference voltage V1, it is possible to control the maximum output voltage. Unless the reference voltage V1 fluctuates, the output current I and the maximum output voltage of each current source constituting the current source circuit 20 are Always kept at a certain level.
[0011]
[Problems to be solved by the invention]
By the way, in the conventional digital / analog conversion circuit described above, the resistance elements for converting the input current into voltage, for example, the resistance elements 14, 30 and 32 in FIG. 5 are formed on the chip in order to reduce the number of external parts. It is desirable to incorporate it. For this reason, variations occur in these resistance elements.
Further, as shown in FIG. 4, when the output terminal T _out also load T _xout are connected, the input impedance Z _i of the load is connected in parallel with the resistor element 30 or 32. That is, the current-voltage conversion is performed by a parallel circuit of the resistance element R and the load input impedance Z _i . When the input impedance Z _{i of the} load is much larger than the resistance R, the influence of the input impedance of the load can be ignored. However, when the input impedance Z _{i of the} load is so large that it cannot be ignored compared to the resistance R. The maximum voltage drop generated in the parallel resistance R _L of the resistance R and the impedance Z _i is (255IR _L ), which is smaller than the reference voltage V1. That is, a deviation occurs between the maximum output voltage of the digital / analog conversion circuit and the reference voltage V1.
[0012]
When a plurality of the digital / analog conversion circuits described above are incorporated, the resistance value R of the current-voltage conversion resistance element varies depending on manufacturing variations and load conditions, and the output voltages of the respective digital / analog conversion circuits differ. End up. This manufacturing variation can be mitigated by arranging all the resistive elements and the MOS transistors constituting the current source in one place on the substrate, but this has the disadvantage of causing interference problems between the digital / analog conversion circuits. There is.
[0013]
The present invention has been made in view of such circumstances, and an object thereof is not to depend on a load circuit, and a stable voltage output can be obtained. When a plurality of conversion circuits are provided, interference between the conversion circuits is provided. Is to provide a highly accurate digital / analog conversion circuit.
[0014]
[Means for Solving the Problems]
To achieve the above object, a digital / analog converter circuit of the present invention, the first and a current supply circuit for supplying a current based on the digital signal, and converts the output current of the current supply circuit to a voltage signal output A digital / analog conversion circuit having a second resistance element, wherein the level of the voltage signal varies depending on the impedance of a load connected to the first and second output terminals from which the voltage signal is output. there are, by comparing the voltage signal with a reference signal, and the differential voltage comparator circuit which outputs a comparison signal according to the comparison result, wherein the first and second switching elements, said voltage signal is the first and Provided between the first and second output terminals converted and output by the second resistance element and the input side of the differential voltage comparison circuit to which the voltage signal is input; A switch group for switching whether to input to the comparator circuit a signal, a counter to increase or decrease the count value in response to the comparison signal from the comparison circuit, Chi lifting a level corresponding to the count value, the current supply circuit A correction signal generating circuit for outputting a correction signal for controlling the output current of the current source, a current source, a third resistance element provided between the current source and the ground potential, and the correction signal generating circuit. The correction signal to be output is compared with the voltage signal between the current source and the third resistance element, and the output current of the current source and the output current of the current supply circuit are compared by the comparison signal according to the comparison result. have a comparison circuit for controlling said correction signal generating circuit includes a plurality of resistive elements connected in series between a first voltage supply terminal and a second voltage supply terminal, the count value from the counter According to Te, and a third switching element for connecting any one of a connection point of each resistor element to the correction signal output terminal.
[0015]
In the present invention, it is preferable that the current supply circuit has a plurality of current sources to which the comparison signal output from the comparison circuit is input and an output destination of the current output from each current source. A plurality of switching elements that switch to either the first output terminal or the second output terminal.
[0016]
In the present invention, it is preferable that the switch group is turned off during normal operation and turned on when the voltage signal is corrected.
[0017]
According to the present invention, whether or not to compare the output signal of the digital / analog conversion circuit and a predetermined reference signal is switched by the switch group, and when both the signals are compared, the comparison signal obtained by the comparison is obtained. In response, the count value of the counter is determined. The level of the correction signal generated by the correction signal generation circuit is controlled according to the count value. The output current of the current supply circuit is controlled in accordance with the correction signal, and the output current is input to the resistance element and converted into a voltage signal. The level of the correction signal is controlled according to the impedance of the load circuit connected to the output terminal of the voltage signal, and a stable voltage signal is always output based on the digital signal without being affected by the load impedance.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit diagram showing an embodiment of a digital / analog conversion circuit according to the present invention. Here, a digital / analog conversion circuit that converts an 8-bit digital signal into an analog signal is shown as an example.
As shown in the figure, the digital / analog conversion circuit of this embodiment includes a comparison circuit 10, a current source 12, a resistance element 14, a current source circuit 20 composed of a plurality of current sources, a switch circuit 22 composed of a plurality of switches, and a resistance element. 30, 32, switch 40, differential voltage comparison circuit 50, up / down counter 60, reference voltage correction circuit 70, and reference voltage source 80.
[0019]
The comparison circuit 10 compares the reference voltage V1 with the voltage drop V2 generated in the resistance element 14, and outputs a signal V3 according to the comparison result. The output currents of the current sources constituting the current source 12 and the current source circuit 20 are controlled by the output signal V3 of the comparison circuit 10. Each current source of the current source circuit 20 supplies a unit current I, and the current source 12 supplies a current (16I) that is 16 times the unit current.
[0020]
Each switches constituting the switching circuit 22 is controlled by a digital signal sdat from the decoder (not shown), and outputs to one of the output current of each current source output terminal T _out or T _xout.
The resistance element 30 is connected to the output terminal _Tout , converts the current output from the switch circuit 22 into a voltage, and outputs the voltage to the terminal _Tout . The resistance element 32 is connected to the output terminal T _xout , converts the current output by the switch 22 into a voltage, and outputs the voltage to the terminal T _xout .
Here, if the resistance values of the resistance elements 30 and 32 are R, the resistance value of the resistance element 14 that generates the voltage drop V2 is set to 16R.
[0021]
Switch 40 is constituted by two switches S1 provided between the input terminal of the terminal T _out and T _xout and the differential voltage comparator 50 respectively and S2. These switches S1 and S2 to OFF during normal operation, and turned on when the correction operation, and inputs the output voltage of the output terminal T _out and T _xout the differential voltage comparator 50.
[0022]
The differential voltage comparison circuit 50 is constituted by, for example, a differential chopper comparison circuit. The differential voltage comparison circuit 50 compares the output voltage input through the switch 40 with the reference voltages V _A and V _B, and outputs a comparison signal cmp according to the comparison result.
The up / down counter 60 counts up or down according to the comparison signal cmp from the differential voltage comparison circuit 50 to increase or decrease the count value cnt.
[0023]
The reference voltage correction circuit 70 controls the level of the reference voltage V1 based on the count value cnt of the up / down counter 60. As shown in the figure, the reference voltage correction circuit 70 is composed of a plurality of voltage dividing resistance elements connected in series between two reference voltage input terminals T ₁ and T ₂ . Any one of a connection point of a plurality of voltage dividing resistive element is connected to the output terminal T ₃ through the switch S3. The switch S3 is controlled by the count value cnt.
Reference voltages V _ref1 and V _ref2 are input to reference voltage input terminals T ₁ and T ₂ , respectively. The reference voltages V _ref1 and V _ref2 are generated according to the reference voltages V _A and V _B. For example, V _ref1 = (V _A −V _B ) and V _ref2 = − (V _A −V _B ).
[0024]
The reference voltage source 80 generates reference voltages V _A and V _B , supplies them to the differential voltage comparison circuit 50 , and further supplies reference voltages V _ref1 and V _ref2 to terminals T ₁ and T ₂ of the reference voltage correction circuit 70. Supply.
[0025]
As described above, the digital / analog conversion circuit according to the present embodiment includes a comparison circuit 10, a current source 12, a resistance element 14, a current source circuit 20, a switch circuit 22, and resistance elements 30 and 32. In this embodiment, the reference voltage V1 supplied to the comparison circuit 10 is not a fixed voltage but a reference voltage generated by the reference voltage correction circuit 70. The reference voltage V1 is corrected according to the input impedance Z _i of the load circuit connected to the output terminal T _out or T _xout of the digital / analog conversion circuit, and as a result, is output from the output terminals T _out and T _xout. In the voltages V _out and V _xout , the maximum differential voltage (V _out −V _xout ) can always be maintained at a constant level regardless of the impedance of the load circuit.
[0026]
The operation of the digital / analog conversion circuit of this embodiment will be described below. When the digital / analog converter circuit is turned on or enters the operation state from the standby state, the correction operation is performed. At this time, all the bits of the output signal sdat of the decoder are set to “1”. That is, the signal of each bit is set to a high level. In response to this, the switch circuit 22 outputs all the output current of the current source circuit 20 to the output terminal _Tout .
[0027]
Therefore, the output terminal T _out from (V _out = 255IR) voltage is outputted, the voltage V _xout of 0V is output from the output terminal T _xout.
During the correction operation, the switches S1 and S2 constituting the switch 40 are turned on, and the output voltages _Vout and _Vxout are input to the differential voltage comparison circuit 50, respectively. The input differential voltage (V _out −V _xout ) and the differential reference voltage (V _A −V _B ) are compared by the differential voltage comparison circuit, and a high-level or low-level signal cmp is determined depending on the comparison result. Is output.
[0028]
In the up / down counter 60, the count value cnt is controlled by counting up or counting down according to the signal cmp. Since the switch S3 in the reference voltage correction circuit 70 is controlled according to the count value cnt, the level of the reference voltage V1 output by the reference voltage correction circuit 70 is controlled.
For example, when the differential voltage (V _out −V _xout ) input to the differential voltage comparison circuit 50 is higher than the differential reference voltage (V _A −V _B ), the differential voltage comparison circuit 50 causes a high level signal cmp. Is output, the up / down counter 60 counts up, and the count value cnt increases. In response to this, the switch 3 at the reference voltage correction circuit 70 approaches the terminal T ₂ side, since the level of the reference voltage V1 output decreases, the level of the output signal V3 of the comparator circuit 10 becomes high. Current source circuit 20, for example, when configured by the pMOS transistors as shown in FIG. 5, the output currents of the current sources as the level of the signal V3 is high is low, the output voltage V _out of _the output terminal T _out Decreases. In the opposite case, when the differential voltage (V _out −V _xout ) input to the differential voltage comparison circuit 50 becomes lower than the differential reference voltage (V _A −V _B ), it is output by the reference voltage correction circuit 70. The level of the reference voltage V1 is controlled to be high. Therefore, decreases the level of the output signal V3 of the comparator circuit 10, the output current of each current source of the current source circuit 20 is increased, the level of the output voltage V _out of _the terminal T _out rises.
[0029]
By the above-described correction operation, the reference voltage is set so that the maximum differential voltage (V _out −V _xout ) of the output voltages V _out and V _xout of the digital / analog conversion circuit is substantially equal to the differential reference voltage (V _A −V _B ). The level of the reference voltage V1 output by the voltage correction circuit 70 is corrected. As a result of the correction operation, the output differential voltage (V _out −V _xout ) is changed to the reference voltages V _A and V _B without being affected by the input impedance Z _i of the load circuit connected to the output terminal T _out or T _xout. Is determined by the differential reference voltage (V _A −V _B ) set by.
[0030]
After the correction operation is completed, the switch S3 of the reference voltage correction circuit 70 is fixed as it is, and the connection does not change until the next correction operation. For this reason, the reference voltage V1 output by the reference voltage correction circuit 70 is set according to the impedance of the load circuit connected to the output terminals T _out and T _xout of the digital / analog conversion circuit and other operating conditions, and is corrected. The maximum differential output voltage (V _out −V _xout ) of the post-digital / analog conversion circuit is controlled to be substantially equal to the differential reference voltage (V _A −V _B ).
[0031]
FIG. 2 shows the waveform of the output voltage of the digital / analog conversion circuit during the correction operation. In FIG. 2, the vertical axis indicates the differential output voltage (V _out −V _xout ) of the digital / analog conversion circuit, and the horizontal axis indicates time t.
As shown in the figure, after the power is turned on, the circuit is set up, and after the time t1 has elapsed, the setup is completed and the correction operation starts. At this time, each bit of the output signal of the decoder is set to “1”, the count value cnt of the up / down counter is set according to the output signal cmp of the differential voltage comparison circuit 50, and the reference voltage correction circuit is set accordingly. The level of the output signal V1 of 70 is controlled. As a result of the correction operation, the differential output voltage (V _out −V _xout ) of the digital / analog conversion circuit approaches the differential reference voltage (V _A −V _B ). When the time t2 has elapsed from the start of correction, the differential output voltage (V _out −V _xout ) reaches a level substantially equal to the differential reference voltage (V _A −V _B ).
[0032]
When the differential output voltage (V _out −V _xout ) becomes substantially equal to the differential reference voltage (V _A −V _B ) as a result of the correction, an output signal having a specific pattern from the differential voltage comparison circuit, for example, “0” Since a signal consisting of repetition of “1” and “1” is output, the correction ends at this point. Even if this specific pattern does not appear, the correction may be terminated after a certain time has passed since the correction started. When the correction is completed, the switches S1 and S2 in the switch 40 are turned off, and a normal conversion operation is performed by the digital / analog conversion circuit. At this time, the output current of each current source constituting the current source 12 and the current source circuit 20 is controlled according to the reference voltage V1 output by the reference voltage correction circuit 70. Each bit of the output signal sdat of the decoder in accordance with the digital signal to be input is set, the voltage signal V _out and V _xout corresponding to the digital signal is outputted from the output terminal T _out and T _xout.
[0033]
FIG. 3 is a circuit diagram showing an application example of the digital / analog conversion circuit described above. For example, a block of a 2-channel differential output type digital / analog conversion circuit mounted on an LSI for a mobile communication device such as a mobile phone. FIG. The conversion circuit converts the digital signal Idat and Qdat two channels respectively input voltage signal I _out, a differential voltage signal and the voltage signal Q _out consists I _xout, the differential voltage signal consisting of Q _xout.
[0034]
In FIG. 3, 8-bit digital / analog converters (D / A converters) 100_1 and 100_2 are respectively the comparison 10, the current source 12, the resistance element 14, the current source circuit 20, the switch circuit 22 and the resistance element 30 in FIG. , 32 has the same structure as the partial circuit. The switch 40, the differential voltage comparison circuit 50, and the up / down counter (UP / DOWN counter) 60 correspond to the partial circuits shown in FIG. The 8-bit RD / A converters 70_1 and 70_2 have the same configuration as the reference voltage correction circuit 70 shown in FIG. That is, these D / A converters are composed of a plurality of voltage dividing resistor elements and switches connected between two reference voltage input terminals, and the switches are controlled according to the count value of the UP / DOWN counter 60. The level of the output reference voltage is corrected.
[0035]
In the digital / analog conversion circuit of FIG. 3, the switch 40, the differential voltage comparison circuit 50, and the UP / DOWN counter 60 are shared by two digital / analog converters.
During the correction operation, for example, first, the output signals I _out and I _{xout of the} D / A converter 100_1 are selected by the switch 40 and input to the differential voltage comparison circuit 50. The count value of the UP / DOWN counter 60 is set according to the output signal of the differential voltage comparison circuit 50, and is input to the 8-bit RD / A converter 70_1. A reference voltage corresponding to this is generated and supplied to the 8-bit D / A converter 100_1.
[0036]
Then, correction is performed on the D / A converter 100_2. D / output signal Q _out and Q _xout A converter 100_2 is selected by the switch 40, is input to the differential voltage comparator circuit 50. The count value of the UP / DOWN counter 60 is set according to the output signal of the differential voltage comparison circuit 50, and is input to the 8-bit RD / A converter 70_2. A reference voltage corresponding to this is generated and supplied to the 8-bit D / A converter 100_2.
[0037]
In the digital / analog conversion circuit shown in FIG. 3, the differential voltage comparison circuit 50 is configured using, for example, a differential chopper comparison circuit. For this reason, when the differential voltage comparison circuit 50 is shared by the two D / A converters 100_1 and 100_2 in a time division manner, the output error between channels can be reduced. In addition, the two D / A converters 100_1 and 100_2 are arranged so as to be separated from each other on the substrate in this way, thereby preventing mutual interference.
[0038]
In the above description, a digital / analog conversion circuit that converts a digital signal into a differential voltage and outputs it has been described as an example. However, the present invention is not limited to this, and for example, a digital signal is converted into a single-ended voltage. It can also be applied to a digital / analog conversion circuit that changes to a signal. In the above embodiment, the circuit example in which the current source and the switch are configured by the p-channel MOS transistor has been described. However, it goes without saying that the current source and the switch can be configured by the n-channel MOS transistor or the bipolar transistor.
[0039]
【The invention's effect】
As described above, according to the digital / analog conversion circuit of the present invention, dependency on the load circuit can be reduced, and a stable output voltage can be obtained at all times. In addition, by sharing a single correction circuit among a plurality of digital / analog converters, the relative error between the converters can be reduced. Furthermore, when a relative accuracy is required, a plurality of digital / analog converters can be arranged apart from each other, so that there is an advantage that interference between them is less likely to occur.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a digital / analog conversion circuit according to the present invention.
FIG. 2 is a waveform diagram showing waveforms during the correction operation of the present embodiment.
FIG. 3 is a block diagram showing an application example of the present embodiment.
FIG. 4 is a circuit diagram showing an example of a conventional digital / analog conversion circuit.
5 is a circuit diagram showing a specific configuration example of the digital / analog conversion circuit of FIG. 4; FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Comparison circuit, 12 ... Current source, 14 ... Resistance element, 20 ... Current source circuit, 22 ... Switch circuit, 30, 32 ... Resistance element, 40 ... Switch, 50 ... Differential voltage comparison circuit, 60 ... Up / down counter, 70.70_1,70_2 ... reference voltage correction circuit, 80 ... reference voltage source, 100_1 and 100_2 ... digital / analog converter, V _CC ... power supply voltage, GND ... ground potential.

Claims

Has a current supply circuit for supplying a current based on the digital signal, and first and second resistive element for converting the output current of the current supply circuit to a voltage signal, the voltage signal is output A digital / analog conversion circuit in which the level of the voltage signal varies according to the impedance of a load connected to the first and second output terminals,
A differential voltage comparison circuit that compares the voltage signal with a reference signal and outputs a comparison signal according to the comparison result;
The first and second output terminals including the first and second switching elements, wherein the voltage signal is converted and output by the first and second resistance elements, and the difference between which the voltage signal is input A switch group provided between the input side of the dynamic voltage comparison circuit and for switching whether or not to input the voltage signal to the comparison circuit;
A counter that increases or decreases a count value in accordance with a comparison signal from the comparison circuit;
Chi lifting a level corresponding to the count value, a correction signal generation circuit for outputting a correction signal for controlling the output current of the current supply circuit,
A current source;
A third resistance element provided between the current source and the ground potential;
The correction signal output from the correction signal generation circuit is compared with the voltage signal between the current source and the third resistance element, and the output current of the current source and the current are compared by a comparison signal according to the comparison result. It has a comparison circuit for controlling the output current of the supply circuit,
The correction signal generation circuit is
A plurality of resistance elements connected in series between the first voltage supply terminal and the second voltage supply terminal;
A third switching element for connecting any one of the connection midpoints of the resistance elements to the correction signal output terminal in accordance with a count value from the counter;
A digital / analog conversion circuit including :

The current supply circuit is
A plurality of current sources to which the comparison signal output from the comparison circuit is input;
A plurality of switching elements for switching the output destination of the current output from each of the current sources to either the first or second output terminal;
The digital / analog conversion circuit according to claim 1 , comprising:

2. The digital / analog conversion circuit according to claim 1 , wherein the switch group is turned off during normal operation and turned on when the voltage signal is corrected .