JP3209181B2 - Slow on / off signal generation circuit - Google Patents

Slow on / off signal generation circuit

Info

Publication number
JP3209181B2
JP3209181B2 JP14880598A JP14880598A JP3209181B2 JP 3209181 B2 JP3209181 B2 JP 3209181B2 JP 14880598 A JP14880598 A JP 14880598A JP 14880598 A JP14880598 A JP 14880598A JP 3209181 B2 JP3209181 B2 JP 3209181B2
Authority
JP
Japan
Prior art keywords
voltage
resistor
signal
slow
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14880598A
Other languages
Japanese (ja)
Other versions
JPH11340803A (en
Inventor
裕 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14880598A priority Critical patent/JP3209181B2/en
Publication of JPH11340803A publication Critical patent/JPH11340803A/en
Application granted granted Critical
Publication of JP3209181B2 publication Critical patent/JP3209181B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、緩オン/オフ信号
発生回路に関し、特に、電源電圧範囲が狭くても緩オン
/オフ信号の発生が可能な緩オン/オフ信号発生回路に
関する。
The present invention relates to a slow on / off signal generation circuit, and more particularly to a slow on / off signal generation circuit capable of generating a slow on / off signal even when a power supply voltage range is narrow.

【0002】[0002]

【従来の技術】従来、積分回路とカレントスイッチとカ
レントミラー回路の組み合わせにより構成され、緩オン
/オフ信号を発生する緩オン/オフ信号発生回路が知ら
れている。
2. Description of the Related Art Conventionally, a slow on / off signal generation circuit which generates a slow on / off signal, which is constituted by a combination of an integrating circuit, a current switch and a current mirror circuit, is known.

【0003】図7は、従来の緩オン/オフ信号発生回路
のブロック図である。図7に示すように、緩オン/オフ
信号発生回路1は、抵抗器とコンデンサとから構成され
た積分回路2、抵抗器とトランジスタとから構成された
カレントスイッチ3、抵抗器とトランジスタとから構成
された第1カレントミラー回路4、抵抗器とトランジス
タとから構成された第2カレントミラー回路5、所定の
電圧を出力する電源6a,6b、ダイオード7a,7
b、抵抗器8a、トランジスタ8b、及びコンデンサ8
cを有している。
FIG. 7 is a block diagram of a conventional slow on / off signal generation circuit. As shown in FIG. 7, a slow on / off signal generating circuit 1 includes an integrating circuit 2 including a resistor and a capacitor, a current switch 3 including a resistor and a transistor, and a resistor and a transistor. First current mirror circuit 4, a second current mirror circuit 5 including resistors and transistors, power supplies 6a and 6b for outputting predetermined voltages, and diodes 7a and 7
b, resistor 8a, transistor 8b, and capacitor 8
c.

【0004】積分回路2には、入力端子9から制御信号
aが入力し、第2カレントミラー回路5からは、緩オン
/オフ信号発生回路1の入力電流となる電流bが出力
し、トランジスタ8bから、緩オン/オフ信号発生回路
1の出力電流cが出力する。
A control signal a is input from an input terminal 9 to the integration circuit 2, a current b which is an input current of the slow on / off signal generation circuit 1 is output from the second current mirror circuit 5, and a transistor 8 b , The output current c of the slow on / off signal generation circuit 1 is output.

【0005】図8は、図7の緩オン/オフ信号発生回路
の動作を示すタイムチャートである。図8に示すよう
に、制御信号aがオンからオフに変化((b)参照)す
ると、入力端子9から供給された制御信号aは、積分回
路2により時間の経過と共に徐々に変化していく。積分
回路2の出力がカレントスイッチ3に入力することによ
り、緩やかに変化する電流が生成され、第1カレントミ
ラー回路4に電流が流れる。
FIG. 8 is a time chart showing the operation of the slow on / off signal generation circuit of FIG. As shown in FIG. 8, when the control signal a changes from on to off (see (b)), the control signal a supplied from the input terminal 9 changes gradually with the lapse of time by the integration circuit 2. . When the output of the integration circuit 2 is input to the current switch 3, a slowly changing current is generated, and the current flows through the first current mirror circuit 4.

【0006】第2カレントミラー回路5は、入力電流を
n倍したカレントミラー出力電流b((a)参照)を出
力し、このカレントミラー出力電流bが、第1カレント
ミラー回路4に流れ込むので、出力電流cは緩やかに減
少して0になる((c)参照)。
The second current mirror circuit 5 outputs a current mirror output current b (see (a)) obtained by multiplying the input current by n, and this current mirror output current b flows into the first current mirror circuit 4. The output current c gradually decreases to 0 (see (c)).

【0007】制御信号aがオフからオンに変化((b)
参照)すると、積分回路2とカレントスイッチ3によ
り、第1カレントミラー回路4の出力電流は緩やかに減
少して0になる。従って、第2カレントミラー回路5の
出力電流bは、ダイオード7a,7b、抵抗器8a、ト
ランジスタ8bを介し、緩オン/オフ信号発生回路1の
出力電流cとして緩やかに流れる((c)参照)。
The control signal a changes from off to on ((b)
Then, the output current of the first current mirror circuit 4 gradually decreases to 0 due to the integration circuit 2 and the current switch 3. Therefore, the output current b of the second current mirror circuit 5 slowly flows as the output current c of the slow on / off signal generation circuit 1 via the diodes 7a and 7b, the resistor 8a, and the transistor 8b (see (c)). .

【0008】このように、積分回路2とカレントスイッ
チ3と両カレントミラー回路4,5を組み合わせること
により、制御信号aのオン/オフに対応して緩オン/オ
フした出力電流cを発生することができる。
As described above, by combining the integrating circuit 2, the current switch 3, and the two current mirror circuits 4, 5, an output current c that is slowly turned on / off in response to the on / off of the control signal a is generated. Can be.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
緩オン/オフ信号発生回路1は、カレントスイッチ3と
第1及び第2カレントミラー回路4、5が従属接続され
た構成であるため、信号のダイナミックレンジを考慮す
ると、電源電圧範囲の広い回路構成とならざるを得なか
った。このため、従来の緩オン/オフ信号発生回路1に
おいては、負電源を使用することにより電源電圧範囲を
広げる必要があった。
However, the conventional slow on / off signal generating circuit 1 has a configuration in which the current switch 3 and the first and second current mirror circuits 4 and 5 are cascaded, so that the signal of the signal is generated. Considering the dynamic range, the circuit configuration must be wide in the power supply voltage range. For this reason, in the conventional slow on / off signal generation circuit 1, it was necessary to widen the power supply voltage range by using a negative power supply.

【0010】本発明の目的は、電源電圧範囲が狭くても
緩オン/オフ信号の発生が可能な緩オン/オフ信号発生
回路を提供することにある。
An object of the present invention is to provide a gradual on / off signal generating circuit capable of generating a gradual on / off signal even when a power supply voltage range is narrow.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る緩オン/オフ信号発生回路は、入力端
子と、前記入力端子に供給された入力信号を基準電圧
で第1抵抗器とコンデンサにより積分する積分回路と、
前記入力端子に接続される第2抵抗器と前記基準電圧の
出力端との間に接続され、スイッチ制御信号によりオン
/オフするスイッチと、前記スイッチから入力したオン
/オフ信号を、前記基準電圧に基づいて出力するフィル
タと、第3抵抗器を経て入力した前記フィルタからの出
力電圧を、電流変換後に前記第1抵抗器と前記コンデン
サの接続点に出力する電圧電流変換回路と、前記第1抵
抗器と前記コンデンサの接続点に接続された出力端子と
を有することを特徴としている。
In order to achieve the above object, a slow on / off signal generating circuit according to the present invention comprises an input terminal.
And an input signal supplied to the input terminal , a reference voltage
An integration circuit that integrates with a first resistor and a capacitor ,
A switch connected between a second resistor connected to the input terminal and an output terminal of the reference voltage, the switch being turned on / off by a switch control signal; and an on / off signal input from the switch being connected to the reference voltage. And a filter that outputs an output based on the third resistor.
After the current conversion, the first resistor and the capacitor
A voltage-current conversion circuit for outputting to a connection point of the
An output terminal connected to a connection point between the resistor and the capacitor .

【0012】上記構成を有することにより、スイッチの
切り替わりにより、出力信号電圧が緩やかに所定の基準
電圧から入力信号電圧に変化する。これにより、電源電
圧範囲が狭くても緩オン/オフ信号の発生が可能とな
る。
With the above configuration, the output signal voltage gradually changes from the predetermined reference voltage to the input signal voltage by switching the switch. As a result, a gentle on / off signal can be generated even when the power supply voltage range is narrow.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1は、本発明の実施の形態に係る緩オン
/オフ信号発生回路のブロック図である。図1に示すよ
うに、緩オン/オフ信号発生回路10は、積分回路1
1、スイッチ12、フィルタ13及び電圧電流変換回路
14を有している。
FIG. 1 is a block diagram of a slow on / off signal generation circuit according to an embodiment of the present invention. As shown in FIG. 1, the slow on / off signal generation circuit 10 includes an integration circuit 1
1, a switch 12, a filter 13, and a voltage-current conversion circuit 14.

【0015】積分回路11は、第1抵抗器15とコンデ
ンサ16から構成され、第1抵抗器15に接続する入力
端子17から供給された入力信号を、コンデンサ16に
接続する電源部18の所定の基準電圧(VA)により積
分する。この基準電圧(VA)は、任意に設定すること
ができる。
The integrating circuit 11 is composed of a first resistor 15 and a capacitor 16, and converts an input signal supplied from an input terminal 17 connected to the first resistor 15 into a predetermined signal of a power supply 18 connected to the capacitor 16. Integrate by the reference voltage (VA). This reference voltage (VA) can be set arbitrarily.

【0016】スイッチ12は、電源部18に接続された
基準電圧端子19と入力端子17に接続された第2抵抗
器20との間に接続され、制御信号入力端子21から入
力するスイッチ制御信号によりオン/オフ動作する。
The switch 12 is connected between a reference voltage terminal 19 connected to the power supply section 18 and a second resistor 20 connected to the input terminal 17, and is controlled by a switch control signal input from a control signal input terminal 21. On / off operation.

【0017】フィルタ13は、入力端を第2抵抗器20
とスイッチ12の接続部に、出力端を第3抵抗器22
に、それそれ接続し、電圧電流変換回路14は、入力端
を第3抵抗器22に、出力端を第1抵抗器15に接続さ
れた出力端子23に、それぞれ接続している。
The filter 13 has an input terminal connected to the second resistor 20.
The output terminal is connected to the third resistor 22
The voltage-current conversion circuit 14 has an input terminal connected to the third resistor 22 and an output terminal connected to the output terminal 23 connected to the first resistor 15.

【0018】図2は、図1のフィルタの回路図である。
図2に示すように、フィルタ13は、抵抗器24,2
5,26,27とコンデンサ28,29とオペアンプ3
0から構成され、入力端子31及び出力端子32を有す
る、反転型の2次ローパスフィルタである。フィルタ特
性は、抵抗器24,25,26,27とコンデンサ2
8,29のそれぞれの値を変えることによって、所望の
特性を得ることができる。
FIG. 2 is a circuit diagram of the filter of FIG.
As shown in FIG. 2, the filter 13 includes resistors 24, 2
5, 26, 27, capacitors 28, 29 and operational amplifier 3
0 is an inverting type secondary low-pass filter having an input terminal 31 and an output terminal 32. The filter characteristics include resistors 24, 25, 26, 27 and capacitor 2
By changing the values of 8, 29, desired characteristics can be obtained.

【0019】図3は、図1の電圧電流変換回路の回路図
である。図3に示すように、電圧電流変換回路14は、
オペアンプ33とNPNトランジスタ34から構成さ
れ、入力端子35及び出力端子36を有する。オペアン
プ33は、所定の基準電圧(VA)を正の入力とし、第
3抵抗器22に接続される入力端子35からの入力を負
の入力とする。NPNトランジスタ34は、ベースがオ
ペアンプ33の出力に、エミッタがオペアンプ33の負
の入力となる入力端子35に、コレクタが出力端子36
を介して積分回路11の出力端子23に、それぞれ接続
される。
FIG. 3 is a circuit diagram of the voltage-current conversion circuit of FIG. As shown in FIG. 3, the voltage-current conversion circuit 14
It comprises an operational amplifier 33 and an NPN transistor 34, and has an input terminal 35 and an output terminal 36. The operational amplifier 33 has a predetermined reference voltage (VA) as a positive input and an input from an input terminal 35 connected to the third resistor 22 as a negative input. The NPN transistor 34 has a base connected to the output of the operational amplifier 33, an emitter connected to an input terminal 35 serving as a negative input of the operational amplifier 33, and a collector connected to an output terminal 36.
Are connected to the output terminal 23 of the integration circuit 11 through the respective terminals.

【0020】図4は、図1の緩オン/オフ信号発生回路
10のタイムチャートである。図4において、(a)
は、入力信号電圧VINが所定の基準電圧(VA)より
正に印加される場合、(b)は、制御信号入力端子21
から入力したスイッチ制御信号によるスイッチ12のオ
ン/オフを示している。
FIG. 4 is a time chart of the slow on / off signal generation circuit 10 of FIG. In FIG. 4, (a)
In the case where the input signal voltage VIN is more positively applied than the predetermined reference voltage (VA), (b) indicates that the control signal input terminal 21
3 shows ON / OFF of the switch 12 by the switch control signal input from the switch.

【0021】スイッチ12がオンからオフに変化する
((b)参照)と、フィルタ13の入力端子31には、
入力信号電圧VINが加わる。フィルタ13は反転型の
フィルタであるから、フィルタ13の出力には、所定の
基準電圧(VA)を基準として基準電圧より低い電圧が
加わる。よって、第3抵抗器22の両端に電位差が生
じ、電流が流れる。
When the switch 12 changes from on to off (see (b)), the input terminal 31 of the filter 13
The input signal voltage VIN is applied. Since the filter 13 is an inverting filter, a voltage lower than the reference voltage with respect to a predetermined reference voltage (VA) is applied to the output of the filter 13. Therefore, a potential difference occurs between both ends of the third resistor 22, and a current flows.

【0022】これにより、トランジスタ34に電流が流
れ、出力端子23は所定の基準電圧(VA)となるた
め、入力信号電圧VINは伝達されない。電圧電流変換
回路14は、定常状態ではトランジスタ34が飽和する
電流利得を有する。
As a result, a current flows through the transistor 34, and the output terminal 23 has a predetermined reference voltage (VA), so that the input signal voltage VIN is not transmitted. The voltage-current conversion circuit 14 has a current gain at which the transistor 34 is saturated in a steady state.

【0023】この緩オン/オフ信号発生回路10は、反
転型の2次ローパスフィルタからなるフィルタ13と積
分回路11の組み合わせであるので、スイッチ制御信号
のオンからオフの切り替わりにより、出力信号電圧が緩
やかに所定の基準電圧(VA)に変化する((c)参
照)。
Since the gradual on / off signal generation circuit 10 is a combination of the filter 13 composed of an inversion type secondary low-pass filter and the integration circuit 11, the output signal voltage is changed by switching the switch control signal from on to off. It gradually changes to a predetermined reference voltage (VA) (see (c)).

【0024】また、スイッチ制御信号により、スイッチ
12がオフからオンに変化する((b)参照)と、フィ
ルタ13の入力端子31には、所定の基準電圧(VA)
が加わる。第3抵抗器22の両端には電位差がないた
め、第3抵抗器22には電流が流れない。
When the switch 12 is changed from off to on by the switch control signal (see FIG. 2B), a predetermined reference voltage (VA) is applied to the input terminal 31 of the filter 13.
Is added. Since there is no potential difference between both ends of the third resistor 22, no current flows through the third resistor 22.

【0025】これにより、トランジスタ34に電流が流
れないので、出力端子23には入力信号電圧VINがそ
のまま出力される。そして、スイッチ制御信号のオンか
らオフの切り替わり時と同様に、スイッチ制御信号のオ
フからオンの切り替わりにより、出力信号電圧が緩やか
に所定の基準電圧(VA)から入力信号電圧VINに変
化する。なお、NPNトランジスタ34のコレクタ飽和
電圧VCE(sat)は、入力信号電圧VINに対して
十分小さいので、無視することができる。
As a result, since no current flows through the transistor 34, the input signal voltage VIN is output to the output terminal 23 as it is. Then, as in the case where the switch control signal is switched from on to off, the output signal voltage gradually changes from the predetermined reference voltage (VA) to the input signal voltage VIN by switching from off to on of the switch control signal. Note that the collector saturation voltage VCE (sat) of the NPN transistor 34 is sufficiently small with respect to the input signal voltage VIN, and can be ignored.

【0026】図5は、電圧電流変換回路の他の例を示す
回路図である。図5に示すように、電圧電流変換回路3
7は、NPNトランジスタ34に変えてPNPトランジ
スタ38を有する他は、電圧電流変換回路14と同様の
構成を有する。PNPトランジスタ38は、ベースがオ
ペアンプ33の出力に、エミッタがオペアンプ33の負
の入力となる入力端子35に、コレクタが出力端子36
を介して積分回路11の出力端子23に、それぞれ接続
される。なお、基準電圧(VA)は、任意に設定するこ
とができる。
FIG. 5 is a circuit diagram showing another example of the voltage-current conversion circuit. As shown in FIG.
7 has a configuration similar to that of the voltage-current conversion circuit 14 except that a PNP transistor 38 is used instead of the NPN transistor 34. The PNP transistor 38 has a base connected to the output of the operational amplifier 33, an emitter connected to the input terminal 35 serving as a negative input of the operational amplifier 33, and a collector connected to the output terminal 36.
Are connected to the output terminal 23 of the integration circuit 11 through the respective terminals. Note that the reference voltage (VA) can be set arbitrarily.

【0027】図6は、図5の電圧電流変換回路37を備
えた緩オン/オフ信号発生回路のタイムチャートであ
る。図6において、(a)は、入力信号電圧VINが所
定の基準電圧(VA)より負に印加される場合、(b)
は、制御信号入力端子21から入力したスイッチ制御信
号によるスイッチ12のオン/オフを示している。
FIG. 6 is a time chart of the slow on / off signal generation circuit provided with the voltage / current conversion circuit 37 of FIG. 6A shows a case where the input signal voltage VIN is applied more negatively than a predetermined reference voltage (VA), and FIG.
Indicates ON / OFF of the switch 12 by the switch control signal input from the control signal input terminal 21.

【0028】スイッチ12がオンからオフに変化する
((b)参照)と、フィルタ13の入力端子31には、
入力信号電圧VINが加わる。フィルタ13は反転型の
フィルタであるから、フィルタ13の出力には、所定の
基準電圧(VA)を基準として基準電圧より高い電圧が
加わる。よって、第3抵抗器22の両端に電位差が生
じ、電流が流れる。
When the switch 12 changes from on to off (see (b)), the input terminal 31 of the filter 13
The input signal voltage VIN is applied. Since the filter 13 is an inversion type filter, a voltage higher than the reference voltage with respect to a predetermined reference voltage (VA) is applied to the output of the filter 13. Therefore, a potential difference occurs between both ends of the third resistor 22, and a current flows.

【0029】これにより、トランジスタ38に電流が流
れ、出力端子23は所定の基準電圧(VA)となるた
め、入力信号電圧VINは伝達されない。電圧電流変換
回路14は、定常状態ではトランジスタ38が飽和する
電流利得を有する。
As a result, a current flows through the transistor 38, and the output terminal 23 has a predetermined reference voltage (VA), so that the input signal voltage VIN is not transmitted. The voltage-current conversion circuit 14 has a current gain at which the transistor 38 is saturated in a steady state.

【0030】この緩オン/オフ信号発生回路は、反転型
の2次ローパスフィルタからなるフィルタ13と積分回
路11の組み合わせであるので、スイッチ制御信号のオ
ンからオフの切り替わりにより、出力信号電圧が緩やか
に所定の基準電圧(VA)に変化する((c)参照)。
Since the gradual on / off signal generating circuit is a combination of the filter 13 composed of an inverting type secondary low-pass filter and the integrating circuit 11, the output signal voltage is moderated by switching the switch control signal from on to off. Then, the voltage changes to a predetermined reference voltage (VA) (see (c)).

【0031】また、スイッチ制御信号により、スイッチ
12がオフからオンに変化する((b)参照)と、フィ
ルタ13の入力端子31には、所定の基準電圧(VA)
がそのまま出力される。第3抵抗器22の両端には電位
差がないため、第3抵抗器22には電流が流れない。
When the switch 12 is turned on from the off state by the switch control signal (see (b)), a predetermined reference voltage (VA) is applied to the input terminal 31 of the filter 13.
Is output as is. Since there is no potential difference between both ends of the third resistor 22, no current flows through the third resistor 22.

【0032】これにより、トランジスタ38に電流が流
れないので、出力端子23には入力信号電圧VINがそ
のまま出力される。そして、スイッチ制御信号のオフか
らオンの切り替わり時と同様に、スイッチ制御信号のオ
フからオンの切り替わりにより、出力信号電圧が緩やか
に所定の基準電圧(VA)から入力信号電圧VINに変
化する。なお、PNPトランジスタ38のコレクタ飽和
電圧VCE(sat)は、入力信号電圧VINに対して
十分小さいので、無視することができる。
As a result, since no current flows through the transistor 38, the input signal voltage VIN is output to the output terminal 23 as it is. The output signal voltage gradually changes from the predetermined reference voltage (VA) to the input signal voltage VIN due to the switching of the switch control signal from off to on, similarly to the switching from off to on of the switch control signal. Note that the collector saturation voltage VCE (sat) of the PNP transistor 38 is sufficiently small with respect to the input signal voltage VIN, and can be ignored.

【0033】このように、本発明によれば、負の電源が
不要であり、電源電圧範囲が狭くても緩オン/オフ信号
の発生が可能な緩オン/オフ信号発生回路を提供するこ
とができる。
As described above, according to the present invention, it is possible to provide a gradual on / off signal generation circuit which does not require a negative power supply and can generate a gradual on / off signal even when the power supply voltage range is narrow. it can.

【0034】なお、上記実施の形態において、第2抵抗
器20とスイッチ12を入れ替え、スイッチ12を基準
電圧の出力端に接続される第2抵抗器20と入力端子1
7との間に接続して、スイッチ12のオン/オフの極性
を反転する構成としてもよい。
In the above embodiment, the second resistor 20 and the switch 12 are exchanged, and the switch 12 is connected to the second resistor 20 connected to the output terminal of the reference voltage and the input terminal 1.
7, the switch 12 may be configured to invert the on / off polarity.

【0035】また、上記実施の形態において、緩オン/
オフ信号発生回路を電圧信号の例で示したが、従来例の
ような電流信号の場合は、電圧電流変換回路を付加する
ことで容易に実現できることは言うまでもない。また、
フィルタに、反転型タイプの2次ローパスフィルタを用
いた例を示したが、これに限らず幾多の変形が可能であ
る。更に、本発明の思想を逸脱しない範囲内で構成及び
組み合わせの様々な変更が行えることは言うまでもな
い。
Further, in the above embodiment, the slow ON /
Although the off signal generation circuit has been described as an example of a voltage signal, it is needless to say that a current signal as in the conventional example can be easily realized by adding a voltage / current conversion circuit. Also,
Although an example in which a second-order low-pass filter of an inversion type is used as the filter has been described, the present invention is not limited to this, and various modifications are possible. Furthermore, it goes without saying that various changes in the configuration and combination can be made without departing from the spirit of the present invention.

【0036】[0036]

【発明の効果】以上説明したように、本発明によれば、
スイッチの切り替わりにより、出力信号電圧が緩やかに
所定の基準電圧から入力信号電圧に変化するので、電源
電圧範囲が狭くても緩オン/オフ信号の発生が可能とな
る。
As described above, according to the present invention,
When the switch is switched, the output signal voltage gradually changes from a predetermined reference voltage to the input signal voltage, so that a gentle on / off signal can be generated even when the power supply voltage range is narrow.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る緩オン/オフ信号発
生回路のブロック図である。
FIG. 1 is a block diagram of a slow on / off signal generation circuit according to an embodiment of the present invention.

【図2】図1のフィルタの回路図である。FIG. 2 is a circuit diagram of the filter of FIG.

【図3】図1の電圧電流変換回路の回路図である。FIG. 3 is a circuit diagram of the voltage-current conversion circuit of FIG. 1;

【図4】図1の緩オン/オフ信号発生回路のタイムチャ
ートである。
FIG. 4 is a time chart of the slow on / off signal generation circuit of FIG. 1;

【図5】電圧電流変換回路の他の例を示す回路図であ
る。
FIG. 5 is a circuit diagram showing another example of the voltage-current conversion circuit.

【図6】図5の電圧電流変換回路を備えた緩オン/オフ
信号発生回路のタイムチャートである。
FIG. 6 is a time chart of a slow on / off signal generation circuit including the voltage / current conversion circuit of FIG. 5;

【図7】従来の緩オン/オフ信号発生回路のブロック図
である。
FIG. 7 is a block diagram of a conventional slow on / off signal generation circuit.

【図8】図7の緩オン/オフ信号発生回路の動作を示す
タイムチャートである。
8 is a time chart showing the operation of the slow on / off signal generation circuit of FIG. 7;

【符号の説明】[Explanation of symbols]

10 緩オン/オフ信号発生回路 11 積分回路 12 スイッチ 13 フィルタ 14,37 電圧電流変換回路 15 第1抵抗器 16 コンデンサ 17,31,35 入力端子 18 電源部 19 基準電圧端子 20 第2抵抗器 21 制御信号入力端子 22 第3抵抗器 23,32,36 出力端子 24,25,26,27 抵抗器 28,29 コンデンサ 30,33 オペアンプ 34 NPNトランジスタ 38 PNPトランジスタ REFERENCE SIGNS LIST 10 Slow on / off signal generation circuit 11 Integrator circuit 12 Switch 13 Filter 14, 37 Voltage-current converter circuit 15 First resistor 16 Capacitor 17, 31, 35 Input terminal 18 Power supply unit 19 Reference voltage terminal 20 Second resistor 21 Control Signal input terminal 22 Third resistor 23, 32, 36 Output terminal 24, 25, 26, 27 Resistor 28, 29 Capacitor 30, 33 Operational amplifier 34 NPN transistor 38 PNP transistor

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力端子と、 前記 入力端子に供給された入力信号を、基準電圧で第1
抵抗器とコンデンサにより積分する積分回路と、 前記入力端子に接続される第2抵抗器と前記基準電圧の
出力端との間に接続され、スイッチ制御信号によりオン
/オフするスイッチと、 前記スイッチから入力したオン/オフ信号を、前記基準
電圧に基づいて出力するフィルタと、 第3抵抗器を経て入力した前記フィルタからの出力電圧
を、電流変換後に前記第1抵抗器と前記コンデンサの接
続点に出力する電圧電流変換回路と 前記第1抵抗器と前記コンデンサの接続点に接続された
出力端子と を有することを特徴とする緩オン/オフ信号
発生回路。
[1 claim] an input terminal, an input signal supplied to the input terminal, the reference voltage first
An integration circuit that integrates with a resistor and a capacitor, a switch that is connected between a second resistor connected to the input terminal and an output terminal of the reference voltage, and that is turned on / off by a switch control signal; A filter that outputs the input on / off signal based on the reference voltage, and an output voltage from the filter that is input through a third resistor is connected to a connection point between the first resistor and the capacitor after current conversion. a voltage-current converting circuit for outputting, connected to the connection point of the capacitor and the first resistor
A slow on / off signal generation circuit having an output terminal .
【請求項2】前記フィルタは、反転型の2次ローパスフ
ィルタであることを特徴とする請求項に記載の緩オン
/オフ信号発生回路。
2. The slow on / off signal generation circuit according to claim 1 , wherein said filter is an inversion type secondary low-pass filter.
【請求項3】前記電圧電流変換回路は、オペアンプとN
PN或いはPNPトランジスタとからなることを特徴と
する請求項1または2に記載の緩オン/オフ信号発生回
路。
3. The voltage-current conversion circuit according to claim 1, wherein said voltage-current conversion circuit comprises an operational amplifier
3. The slow on / off signal generation circuit according to claim 1, comprising a PN or PNP transistor.
【請求項4】前記スイッチは、前記基準電圧の出力端に
接続される第2抵抗器と前記入力端子との間に接続され
ることを特徴とする請求項1〜3のいずれかに記載の緩
オン/オフ信号発生回路。
Wherein said switch is according to any one of claims 1 to 3, characterized in that connected between the second resistor and the input terminal connected to an output terminal of the reference voltage Slow on / off signal generation circuit.
JP14880598A 1998-05-29 1998-05-29 Slow on / off signal generation circuit Expired - Fee Related JP3209181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14880598A JP3209181B2 (en) 1998-05-29 1998-05-29 Slow on / off signal generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14880598A JP3209181B2 (en) 1998-05-29 1998-05-29 Slow on / off signal generation circuit

Publications (2)

Publication Number Publication Date
JPH11340803A JPH11340803A (en) 1999-12-10
JP3209181B2 true JP3209181B2 (en) 2001-09-17

Family

ID=15461111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14880598A Expired - Fee Related JP3209181B2 (en) 1998-05-29 1998-05-29 Slow on / off signal generation circuit

Country Status (1)

Country Link
JP (1) JP3209181B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093927B2 (en) 2009-02-27 2012-01-10 Renesas Electronics Corporation Semiconductor device including a test circuit of a multivalued logic circuit having an impedance control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093927B2 (en) 2009-02-27 2012-01-10 Renesas Electronics Corporation Semiconductor device including a test circuit of a multivalued logic circuit having an impedance control

Also Published As

Publication number Publication date
JPH11340803A (en) 1999-12-10

Similar Documents

Publication Publication Date Title
KR920020847A (en) Sample Band-Gap Voltage Reference Circuit
JPH01190119A (en) Waveform converting circuit
KR980010682A (en) Voltage-to-current conversion circuit
JP3209181B2 (en) Slow on / off signal generation circuit
US4051428A (en) Current control circuit with current proportional circuit
KR930017289A (en) Variable frequency oscillator
JPH02309706A (en) Voltage/current converting circuit with output switching function
US5642064A (en) Voltage to current conversion circuit including a differential amplifier
JP3130791B2 (en) Level conversion circuit
US4278954A (en) Suppressed carrier modulator using differential amplifier
JP3318969B2 (en) High voltage pulse generation circuit
JP3553825B2 (en) DC voltage level shift circuit
JPH0717012Y2 (en) Reference potential conversion circuit
EP0384710A1 (en) Amplifier circuit operable at low power source voltage
JPH0323691Y2 (en)
JP3098531B2 (en) Pulse width conversion circuit
JP2770625B2 (en) Power circuit
KR950008531Y1 (en) Selective switching circuit
JPH06204787A (en) Active filter circuit
JPS645489B2 (en)
JPH03237809A (en) Amplifier circuit
JPH0730344A (en) Optical semiconductor device
JPH0530993U (en) Analog signal output device
JPH0377415A (en) Gain switching circuit
JPH10335955A (en) Btl amplifier device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees