JP3120624B2 - Digital-to-analog converter - Google Patents
Digital-to-analog converterInfo
- Publication number
- JP3120624B2 JP3120624B2 JP05083294A JP8329493A JP3120624B2 JP 3120624 B2 JP3120624 B2 JP 3120624B2 JP 05083294 A JP05083294 A JP 05083294A JP 8329493 A JP8329493 A JP 8329493A JP 3120624 B2 JP3120624 B2 JP 3120624B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- analog signal
- output
- signal switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は容量負荷など定常電流の
流れない負荷に接続する低消費電力のデジタル−アナロ
グ変換装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low power consumption digital-analog converter connected to a load such as a capacitive load through which a steady current does not flow.
【０００２】[0002]
【従来の技術】以下に、従来のデジタル−アナログ変換
装置について説明する。図５は従来のデジタル−アナロ
グ変換装置の構成図である。図５において、１は差動増
幅回路、２、３はそれぞれ差動増幅回路１の反転入力、
非反転入力、４は外部出力端子Ｖoutに接続される容量
負荷である。ＳＷ−Ｑ、ＳＷ−ＮＱはそれぞれ一端を基
準電位入力端子ＶＱ、ＶＮＱに接続されたアナログ信号
スイッチであり、両アナログ信号スイッチＳＷ−Ｑ、Ｓ
Ｗ−ＮＱをオン・オフを制御する共通データが’１’の
時、アナログ信号スイッチＳＷ−Ｑがオン状態となり、
データが’０’の時、アナログ信号スイッチＳＷ−ＮＱ
がオン状態となる。ＳＷ−Ｃ１はアナログ信号スイッチ
ＳＷ−Ｑ、ＳＷ−ＮＱの他端を共通接続した点とターミ
ナルＶ３間に設けられ、外部出力端子Ｖoutからアナロ
グ電圧を出力する時にオン状態となるアナログ信号スイ
ッチ、ＳＷ−Ｃ２はターミナルＶ１、Ｖ４間に設けら
れ、外部出力端子Ｖoutからアナログ電圧を出力する時
にオン状態となるアナログ信号スイッチ、ＳＷ−ＮＣは
電源端子ＶＤＤとターミナルＶ４間に設けられ、外部出
力端子Ｖoutからアナログ電圧を出力する時にオフ状態
となるアナログ信号スイッチ、ＳＷ−Ａ、ＳＷ−Ｂはそ
れぞれターミナルＶ１、Ｖ２間、基準電位入力端子ＶＯ
ＰとターミナルＶ３間に設けられ、差動増幅回路１がヌ
ルアンプ（ゲイン０ｄＢのアンプ）状態の時、オン状態
となるアナログ信号スイッチ、Ｃ０はターミナルＶ１、
Ｖ２間に設けられ、ターミナルＶ１にアナログ出力電圧
を生成する容量、Ｃ１はターミナルＶ２、Ｖ３間に設け
られ、アナログ出力電圧のゲインを制御する容量、Ｃ２
はＣ１と同様の接続をされたアナログ出力電圧のゲイン
を制御する容量である。2. Description of the Related Art A conventional digital-analog converter will be described below. FIG. 5 is a configuration diagram of a conventional digital-analog converter. In FIG. 5, 1 is a differential amplifier circuit, 2 and 3 are inverting inputs of the differential amplifier circuit 1,
The non-inverting input 4 is a capacitive load connected to the external output terminal Vout . SW-Q and SW-NQ are analog signal switches having one ends connected to reference potential input terminals VQ and VNQ, respectively.
When the common data for controlling ON / OFF of the W-NQ is “1”, the analog signal switch SW-Q is turned on,
When the data is '0', the analog signal switch SW-NQ
Is turned on. SW-C1 is provided between a point at which the other ends of the analog signal switches SW-Q and SW-NQ are commonly connected and a terminal V3, and is turned on when an analog voltage is output from an external output terminal Vout ; SW-C2 is provided between terminals V1 and V4, and is an analog signal switch that is turned on when an analog voltage is output from the external output terminal Vout . SW-NC is provided between the power supply terminal VDD and terminal V4 to provide an external output. An analog signal switch which is turned off when an analog voltage is output from the terminal V out , SW-A and SW-B are connected between terminals V1 and V2, respectively, and a reference potential input terminal VO.
An analog signal switch which is provided between P and terminal V3 and is turned on when the differential amplifier circuit 1 is in a null amplifier (amplifier having a gain of 0 dB).
A capacitor provided between terminals V2 and V1 for generating an analog output voltage, C1 is provided between terminals V2 and V3 and controls a gain of the analog output voltage, C2
Is a capacitor for controlling the gain of the analog output voltage connected in the same manner as C1.
【０００３】以上のように構成されたデジタル−アナロ
グ変換装置について、以下その動作を説明する 。図６
は従来のデジタル−アナログ変換装置の動作タイミング
図であり、各波形はそれぞれアナログ信号スイッチＳＷ
−Ａ、ＳＷ−ＢおよびＳＷ−Ｃ１（ＳＷ−Ｃ２）に印加
される制御信号である。図に示すように、このデジタル
−アナログ変換装置の動作には、ディスチャージモード
とアウトプットモードの２つのモードがある。[0003] The operation of the digital-analog converter configured as described above will be described below. FIG.
FIG. 3 is an operation timing chart of a conventional digital-analog converter, and each waveform is an analog signal switch SW.
Control signals applied to A, SW-B and SW-C1 (SW-C2). As shown in the figure, the operation of the digital-analog converter has two modes, a discharge mode and an output mode.
【０００４】まず、ディスチャージモードでは、アナロ
グ信号スイッチＳＷ−Ａ、ＳＷ−Ｂが共にオン状態とな
り、差動増幅回路１がヌルアンプ状態になる。アナログ
信号スイッチＳＷ−Ｃ１、ＳＷ−Ｃ２はオフ状態であ
り、外部出力端子Ｖoutとは切り放されている。このと
き、差動増幅回路１の出力電圧Ｖ1は非反転入力３の電
位に等しくなる。さらに、アナログ信号スイッチＳＷ−
ＮＣがオン状態となり、外部出力端子Ｖoutは電源電位
ＶDDになる。First, in the discharge mode, the analog signal switches SW-A and SW-B are both turned on, and the differential amplifier circuit 1 is in a null amplifier state. The analog signal switches SW-C1 and SW-C2 are in the off state, and are disconnected from the external output terminal Vout . At this time, the output voltage V 1 of the differential amplifier circuit 1 becomes equal to the potential of the non-inverting input 3. Further, the analog signal switch SW-
The NC is turned on, and the external output terminal V out becomes the power supply potential V DD .
【０００５】次に、アウトプットモードでは、アナログ
信号スイッチＳＷ−Ａ、ＳＷ−Ｂ、アナログ信号スイッ
チＳＷ−ＮＣがオフ状態となり、アナログ信号スイッチ
ＳＷ−Ｃ１、ＳＷ−Ｃ２がオン状態になることにより、
差動増幅回路１は容量Ｃ１、Ｃ２と容量Ｃ０で反転アン
プとして動作し、外部出力端子Ｖoutはアナログ電圧を
出力する。Next, in the output mode, the analog signal switches SW-A and SW-B and the analog signal switch SW-NC are turned off, and the analog signal switches SW-C1 and SW-C2 are turned on. ,
The differential amplifier circuit 1 operates as an inverting amplifier with the capacitors C1 and C2 and the capacitor C0, and the external output terminal Vout outputs an analog voltage.
【０００６】[0006]
【発明が解決しようとする課題】出力電流の少ない差動
増幅回路１を使用している場合、外部出力端子Ｖoutに
接続された容量負荷４では一旦出力電圧が下がってしま
うと出力電圧が上がるまでに時間がかかるという課題を
有していた。本発明は、上記課題を解決するもので、出
力電流供給能力の異なる複数の電流供給源を持つことに
より、一旦出力電圧が下がってしまっても、より短い時
間で出力電圧を上げることができるデジタル−アナログ
変換装置を提供することを目的とする。When the differential amplifier circuit 1 having a small output current is used, the output voltage of the capacitive load 4 connected to the external output terminal Vout rises once the output voltage drops. It had a problem that it would take time to complete. The present invention has been made to solve the above-described problem, and has a plurality of current supply sources having different output current supply capacities, so that even if the output voltage once drops, the digital output can be increased in a shorter time. -To provide an analog converter.
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
に、本発明のデジタル−アナログ変換装置は、デジタル
−アナログ変換回路の出力側に出力電流供給能力の異な
る複数の電流供給源を持たせた構成になっている。In order to achieve this object, a digital-to-analog converter according to the present invention comprises a digital-to-analog conversion circuit having a plurality of current supply sources having different output current supply capacities on the output side. Configuration.
【０００８】[0008]
【作用】この構成によれば、出力電流供給能力の異なる
複数の電流供給源から容量負荷に対し、大きな電流供給
を行うため、一旦出力電圧が下がってしまっても、より
短い時間で出力電圧を上げることができる。According to this configuration, since a large current is supplied from a plurality of current sources having different output current supply capacities to a capacitive load, even if the output voltage drops once, the output voltage can be reduced in a shorter time. Can be raised.
【０００９】[0009]
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は本発明の一実施例におけるデ
ジタル−アナログ変換装置の構成図である。図１におい
て、１は差動増幅回路、２、３はそれぞれ差動増幅回路
１の反転入力、非反転入力、４は外部出力端子Ｖoutに
接続される容量負荷である。ＳＷ−Ｑ、ＳＷ−ＮＱはそ
れぞれ一端を基準電位入力端子ＶＱ、ＶＮＱに接続され
たアナログ信号スイッチであり、両アナログ信号スイッ
チＳＷ−Ｑ、ＳＷ−ＮＱをオン・オフを制御する共通デ
ータが’１’の時、アナログ信号スイッチＳＷ−Ｑがオ
ン状態となり、基準電位入力端子ＶＱにおける基準電位
をターミナルＶ３に伝達し、データが’０’の時、アナ
ログ信号スイッチＳＷ−ＮＱがオン状態となり、基準電
位入力端子ＶＮＱにおける基準電位をターミナルＶ３に
伝達する。ＳＷ−Ｃ１はアナログ信号スイッチＳＷ−
Ｑ、ＳＷ−ＮＱの他端を共通接続した点とターミナルＶ
３間に設けられ、外部出力端子Ｖoutからアナログ電圧
を出力する時にオン状態となり、基準電位入力端子ＶＱ
またはＶＮＱにおける基準電位を通すアナログ信号スイ
ッチ、ＳＷ−Ｃ２はターミナルＶ１、Ｖ４間に設けら
れ、外部出力端子Ｖoutからアナログ電圧を出力する時
にオン状態となり、差動増幅回路１の出力信号をターミ
ナルＶ４に伝達するアナログ信号スイッチ、ＳＷ−ＮＣ
は電源端子ＶＤＤとターミナルＶ４間に設けられ、外部
出力端子Ｖoutからアナログ電圧を出力する時にオフ状
態となるアナログ信号スイッチ、ＳＷ−Ｄは電源端子Ｖ
ＤＤとターミナルＶ４間に設けられ、外部出力端子Ｖ
outからアナログ電圧を出力する時に一定時間オン状態
となるアナログ信号スイッチ、ＳＷ−Ａ、ＳＷ−Ｂはそ
れぞれターミナルＶ１、Ｖ２間、基準電位入力端子ＶＯ
ＰとターミナルＶ３間に設けられ、差動増幅回路１がヌ
ルアンプ（ゲイン０ｄＢのアンプ）状態の時、オン状態
となるアナログ信号スイッチである。Ｃ０はターミナル
Ｖ１、Ｖ２間に設けられ、ターミナルＶ１にアナログ出
力電圧を生成する容量、Ｃ１はターミナルＶ２、Ｖ３間
に設けられ、アナログ出力電圧のゲインを制御する容
量、Ｃ２は容量Ｃ１とは異なる基準電位が供給されるた
めに、Ｃ１と同様の接続をされたアナログ出力電圧のゲ
インを制御する容量である。ここで、デジタル−アナロ
グ変換回路は基準電位入力端子ＶＱ、ＶＮＱからターミ
ナルＶ１までの構成を言う。また、すべてのアナログ信
号スイッチはトランジスタで構成されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a digital-analog conversion device according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a differential amplifier circuit, reference numerals 2 and 3 denote an inverting input and a non-inverting input of the differential amplifier circuit 1, and reference numeral 4 denotes a capacitive load connected to an external output terminal Vout . SW-Q and SW-NQ are analog signal switches having one ends connected to reference potential input terminals VQ and VNQ, respectively. The common data for controlling the on / off of both analog signal switches SW-Q and SW-NQ is' At 1 ', the analog signal switch SW-Q is turned on, the reference potential at the reference potential input terminal VQ is transmitted to the terminal V3, and when the data is'0', the analog signal switch SW-NQ is turned on, The reference potential at reference potential input terminal VNQ is transmitted to terminal V3. SW-C1 is an analog signal switch SW-
Q, the point where the other end of SW-NQ is connected in common and the terminal V
3 and is turned on when an analog voltage is output from the external output terminal Vout , and the reference potential input terminal VQ
Alternatively, an analog signal switch for passing a reference potential at VNQ, SW-C2, is provided between terminals V1 and V4, and is turned on when an analog voltage is output from the external output terminal Vout , and the output signal of the differential amplifier circuit 1 is supplied to the terminal. Analog signal switch for transmitting to V4, SW-NC
Is an analog signal switch provided between the power supply terminal VDD and the terminal V4 and turned off when an analog voltage is output from the external output terminal Vout , and SW-D is a power supply terminal V
DD and a terminal V4, an external output terminal V
The analog signal switches, SW-A and SW-B, which are turned on for a fixed time when an analog voltage is output from out, are connected between terminals V1 and V2, respectively, and a reference potential input terminal VO.
An analog signal switch that is provided between P and the terminal V3 and that is turned on when the differential amplifier circuit 1 is in a null amplifier (gain of 0 dB) state. C0 is provided between the terminals V1 and V2, a capacitor for generating an analog output voltage at the terminal V1, C1 is provided between the terminals V2 and V3 and controls the gain of the analog output voltage, and C2 is different from the capacitor C1. This is a capacitor for controlling the gain of the analog output voltage connected in the same manner as C1 to supply the reference potential. Here, the digital-analog conversion circuit has a configuration from the reference potential input terminals VQ, VNQ to the terminal V1. All the analog signal switches are composed of transistors.
【００１０】以上のように構成された本実施例のデジタ
ル−アナログ変換装置について、以下、その動作を説明
する。図２は本実施例のデジタル−アナログ変換装置の
動作タイミング図であり、各波形はそれぞれアナログ信
号スイッチＳＷ−Ａ、ＳＷ−Ｂ、ＳＷ−Ｃ１（ＳＷ−Ｃ
２）およびＳＷ−Ｄに印加される制御信号である。図に
示すように、このデジタル−アナログ変換装置の動作に
は、ディスチャージモードとアウトプットモードの２つ
のモードがある。The operation of the digital-to-analog converter of the present embodiment configured as described above will be described below. FIG. 2 is an operation timing chart of the digital-analog conversion device of the present embodiment, and each waveform corresponds to an analog signal switch SW-A, SW-B, SW-C1 (SW-C1).
2) and a control signal applied to SW-D. As shown in the figure, the operation of the digital-analog converter has two modes, a discharge mode and an output mode.
【００１１】まず、ディスチャージモードでは、アナロ
グ信号スイッチＳＷ−Ａ、ＳＷ−Ｂが共にオン状態とな
り、差動増幅回路１がヌルアンプ状態になる。アナログ
信号スイッチＳＷ−Ｃ１、ＳＷ−Ｃ２はオフ状態であ
り、外部出力端子Ｖoutとは切り放されている。このと
き、差動増幅回路１の出力電圧Ｖ1は基準電位入力端子
ＶＯＰからの動作点基準電位が伝達された非反転入力３
の電位に等しくなる。さらに、アナログ信号スイッチＳ
Ｗ−Ｄはオフ状態、アナログ信号スイッチＳＷ−ＮＣは
オン状態となり、外部出力端子Ｖoutは電源電位ＶDDに
なる。アナログ信号スイッチＳＷ−Ｄがオフ状態である
ため、ディスチャージモードでは、従来例と同じ動作を
する。First, in the discharge mode, the analog signal switches SW-A and SW-B are both turned on, and the differential amplifier circuit 1 is in a null amplifier state. The analog signal switches SW-C1 and SW-C2 are in the off state, and are disconnected from the external output terminal Vout . At this time, the output voltage V 1 was a non-inverting input 3 of the operating point reference potential from the reference potential input terminal VOP is transmitted in the differential amplifier circuit 1
Of the potential. Further, the analog signal switch S
WD is turned off, the analog signal switch SW-NC is turned on, and the external output terminal V out is set to the power supply potential V DD . Since the analog signal switch SW-D is in the off state, the same operation as in the conventional example is performed in the discharge mode.
【００１２】次に、アウトプットモードでは、アナログ
信号スイッチＳＷ−Ａ、ＳＷ−Ｂ、アナログ信号スイッ
チＳＷ−ＮＣがオフ状態となり、アナログ信号スイッチ
ＳＷ−Ｃ１、ＳＷ−Ｃ２がオン状態になることにより、
差動増幅回路１は容量Ｃ１、Ｃ２と容量Ｃ０で反転アン
プとして動作し、基準電位入力端子ＶＱまたはＶＮＱに
おける基準電位を基に、外部出力端子Ｖoutはアナログ
電圧を出力する。このとき、アナログ信号スイッチＳＷ
−Ｄはタイミング的に一定期間、オン状態となり、デジ
タル−アナログ変換回路のアナログ出力電圧より高める
出力電流能力が大きくなる期間が作られる。これによ
り、従来に比べ、容量負荷４に対しての電流供給能力が
大きくなり、出力電圧の立ち上げ速度は速くなる。Next, in the output mode, the analog signal switches SW-A and SW-B and the analog signal switch SW-NC are turned off, and the analog signal switches SW-C1 and SW-C2 are turned on. ,
The differential amplifier circuit 1 operates as an inverting amplifier with the capacitances C1 and C2 and the capacitance C0, and the external output terminal V out outputs an analog voltage based on the reference potential at the reference potential input terminal VQ or VNQ. At this time, the analog signal switch SW
−D is turned on for a certain period in terms of timing, and a period is created in which the output current capability to increase from the analog output voltage of the digital-analog conversion circuit is increased. As a result, the current supply capability to the capacitive load 4 is increased as compared with the related art, and the rising speed of the output voltage is increased.
【００１３】以上のように、本実施例のデジタル−アナ
ログ変換装置によれば、一旦、外部出力端子Ｖoutの出
力電圧が下がってしまっても、従来より短い時間で出力
電圧を上げることができる。図３は本発明の他の実施例
におけるデジタル−アナログ変換装置の構成図である。
図３において、基準電位入力端子ＶＱ、ＶＮＱからター
ミナルＶ１までの構成は図１に示す実施例と同様であ
り、説明を省略する。ＳＷ−Ｄは電源端子ＶＤＤとター
ミナルＶ１間に設けられ、差動増幅回路１が反転アンプ
構成になって後、外部出力端子Ｖoutからアナログ電圧
を出力するまでの間の一定期間オン状態となるアナログ
信号スイッチ、ＳＷ−ＥはターミナルＶ１、Ｖ２間に設
けられ、外部出力端子Ｖoutからアナログ電圧を出力す
る時にオン状態となるアナログ信号スイッチ、ＳＷ−Ｎ
Ｅは電源端子ＶＤＤとターミナルＶ４間に設けられ、外
部出力端子Ｖoutからアナログ電圧を出力する時にオフ
状態となるアナログ信号スイッチである。ここで、デジ
タル−アナログ変換回路は基準電位入力端子ＶＱ、ＶＮ
ＱからターミナルＶ１までの構成を言う。As described above, according to the digital-to-analog converter of the present embodiment, even if the output voltage of the external output terminal Vout once drops , the output voltage can be increased in a shorter time than before. . FIG. 3 is a configuration diagram of a digital-analog converter according to another embodiment of the present invention.
In FIG. 3, the configuration from the reference potential input terminals VQ and VNQ to the terminal V1 is the same as that of the embodiment shown in FIG. SW-D is provided between the power supply terminal VDD and the terminal V1, and is in an ON state for a certain period of time after the differential amplifier circuit 1 has an inverting amplifier configuration and until an analog voltage is output from the external output terminal Vout. An analog signal switch SW-N is provided between terminals V1 and V2 and is turned on when an analog voltage is output from the external output terminal Vout.
E is an analog signal switch provided between the power supply terminal VDD and the terminal V4 and turned off when an analog voltage is output from the external output terminal Vout . Here, the digital-analog conversion circuit has reference potential input terminals VQ, VN
It refers to the configuration from Q to terminal V1.
【００１４】以上のように構成された本実施例のデジタ
ル−アナログ変換装置について、以下その動作を説明す
る。図４は本実施例のデジタル−アナログ変換装置の動
作タイミング図であり、各波形はそれぞれアナログ信号
スイッチＳＷ−Ａ、ＳＷ−Ｂ、ＳＷ−Ｃ１、ＳＷ−Ｄお
よびＳＷ−Ｅに印加される制御信号である。図に示すよ
うに、このデジタル−アナログ変換装置の動作には、デ
ィスチャージモードとアウトプットモードの２つのモー
ドがある。The operation of the digital-to-analog converter of the present embodiment configured as described above will be described below. FIG. 4 is an operation timing chart of the digital-analog converter of the present embodiment. Each waveform is controlled by the analog signal switches SW-A, SW-B, SW-C1, SW-D and SW-E. Signal. As shown in the figure, the operation of the digital-analog converter has two modes, a discharge mode and an output mode.
【００１５】まず、ディスチャージモードでは、アナロ
グ信号スイッチＳＷ−Ａ、ＳＷ−Ｂが共にオン状態とな
り、差動増幅回路１がヌルアンプ状態になる。アナログ
信号スイッチＳＷ−Ｃ１、ＳＷ−Ｄ、ＳＷ−Ｅはオフ状
態であり、外部出力端子Ｖou tとは切り放されている。
このとき、差動増幅回路１の出力電圧Ｖ1は基準電位入
力端子ＶＯＰからの動作点基準電位が伝達された非反転
入力３の電位に等しくなる。さらに、アナログ信号スイ
ッチＳＷ−ＮＥはオン状態となり、外部出力端子Ｖout
は電源電位ＶDDになる。First, in the discharge mode, the analog signal switches SW-A and SW-B are both turned on, and the differential amplifier circuit 1 is in a null amplifier state. Analog signal switches SW-C1, SW-D, SW-E is off, has been split off from the external output terminal V ou t.
At this time, the output voltage V 1 of the differential amplifier circuit 1 is equal to the non-inverting input 3 of the voltage operating point reference potential is transmitted from the reference potential input terminal VOP. Further, the analog signal switch SW-NE is turned on, and the external output terminal V out
Becomes the power supply potential V DD .
【００１６】次に、アウトプットモードでは、アナログ
信号スイッチＳＷ−Ａ、ＳＷ−Ｂ、がオフ状態となり、
アナログ信号スイッチＳＷ−Ｃ１がオン状態になること
により、差動増幅回路１は容量Ｃ１、Ｃ２と容量Ｃ０で
反転アンプとして動作し、基準電位入力端子ＶＱまたは
ＶＮＱにおける基準電位を基に、ターミナルＶ１にアナ
ログ電圧を出力する。このとき、アナログ信号スイッチ
ＳＷ−Ｅは、まだオフ状態のままのため、容量負荷４は
切り放されている。アナログ信号スイッチＳＷ−Ｄはタ
イミング的に一定期間、オン状態となり、デジタル−ア
ナログ変換回路のアナログ出力電圧より高める出力電流
能力が大きくなる期間が作られ、差動増幅回路１のアナ
ログ出力電圧Ｖ1を高速に立ち上げる。その後、アナロ
グ信号スイッチＳＷ−Ｅがオン状態になるタイミングで
アナログ信号スイッチＳＷ−Ｄ、ＳＷ−ＮＥは共にオフ
状態となり、アナログ信号スイッチＳＷ−Ｅはオン状態
になることにより、外部出力端子Ｖoutよりアナログ電
圧を出力する。Next, in the output mode, the analog signal switches SW-A and SW-B are turned off,
When the analog signal switch SW-C1 is turned on, the differential amplifier circuit 1 operates as an inverting amplifier with the capacitors C1 and C2 and the capacitor C0, and based on the reference potential at the reference potential input terminal VQ or VNQ, the terminal V1 Output analog voltage. At this time, since the analog signal switch SW-E is still in the off state, the capacitive load 4 is disconnected. Analog signal switch SW-D timing to a predetermined period, the ON state, the digital - the period in which the output current capability is greater increase than the analog output voltage of the analog conversion circuit is made, the analog output voltage V 1 of the differential amplifier circuit 1 Start up fast. Thereafter, the analog signal switch SW-D at the timing of the analog signal switch SW-E is turned on, SW-NE are both turned off, the analog signal switch SW-E by being turned on, the external output terminal V out Outputs more analog voltage.
【００１７】以上のように本実施例のデジタル−アナロ
グ変換装置によれば、一旦、外部出力端子Ｖoutの出力
電圧が下がってしまっても、従来より短い時間で、且
つ、容量負荷４を一時切り放すため、少ない電流で出力
電圧を上げることができる。As described above, according to the digital-analog converter of the present embodiment, even if the output voltage of the external output terminal Vout once drops, the capacitance load 4 is temporarily reduced in a shorter time than in the conventional case. Since it is cut off, the output voltage can be increased with a small current.
【００１８】[0018]
【発明の効果】本発明のデジタル−アナログ変換装置
は、デジタル−アナログ変換回路の出力側に出力電流供
給能力の異なる複数の電流供給源を具備することによ
り、一旦出力電圧が下がってしまっても、より短い時間
で出力電圧を上げることができる。The digital-to-analog converter of the present invention has a plurality of current supply sources having different output current supply capacities on the output side of the digital-to-analog conversion circuit, so that the output voltage can be reduced even once. The output voltage can be increased in a shorter time.
【図１】本発明の一実施例におけるデジタル−アナログ
変換装置の構成図FIG. 1 is a configuration diagram of a digital-analog conversion device according to an embodiment of the present invention.
【図２】図１に示すデジタル−アナログ変換装置の動作
タイミング図FIG. 2 is an operation timing chart of the digital-analog converter shown in FIG.
【図３】本発明の他の実施例におけるデジタル−アナロ
グ変換装置の構成図FIG. 3 is a configuration diagram of a digital-analog converter according to another embodiment of the present invention.
【図４】図３に示すデジタル−アナログ変換装置の動作
タイミング図FIG. 4 is an operation timing chart of the digital-analog converter shown in FIG. 3;
【図５】従来のデジタル−アナログ変換装置の構成図FIG. 5 is a configuration diagram of a conventional digital-analog converter.
【図６】従来のデジタル−アナログ変換装置の動作タイ
ミング図FIG. 6 is an operation timing chart of a conventional digital-analog converter.
１ 差動増幅回路 ２ 反転入力 ３ 非反転入力 ４ 容量負荷 ＳＷ−Ａ、ＳＷ−Ｂ、ＳＷ−Ｃ１、ＳＷ−Ｃ２
アナログ信号スイッチ ＳＷ−Ｄ、ＳＷ−Ｅ、ＳＷ−ＮＥ
アナログ信号スイッチ ＳＷ−Ｑ、ＳＷ−ＮＱ
アナログ信号スイッチ Ｃ０、Ｃ１、Ｃ２ 容量DESCRIPTION OF SYMBOLS 1 Differential amplifier circuit 2 Inverting input 3 Non-inverting input 4 Capacitive load SW-A, SW-B, SW-C1, SW-C2
Analog signal switch SW-D, SW-E, SW-NE
Analog signal switch SW-Q, SW-NQ
Analog signal switch C0, C1, C2 capacity
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−14203（ＪＰ，Ａ) 特開 平５−81875（ＪＰ，Ａ) 特開 平５−83121（ＪＰ，Ａ) 特表 平３−504788（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-14203 (JP, A) JP-A-5-81875 (JP, A) JP-A-5-83121 (JP, A) 504788 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H03M 1/00-1/88
Claims (2)
出力端子を駆動する差動増幅回路と、前記アナログ出力
端子と外部出力端子を切り放すためのアナログ信号スイ
ッチと、前記外部出力端子に接続され、前記外部出力端
子の出力電圧を前記デジタル−アナログ変換回路のアナ
ログ出力電圧より高める出力電流供給能力の異なる第１
及び第２の電流供給源とを備え、ディスチャージモード
では前記アナログ信号スイッチはオフ状態となって前記
第１の電流供給源が駆動され、アウトプットモードでは
前記アナログ信号スイッチはオン状態となり前記第２の
電流供給源が前記アナログ信号スイッチのオン状態開始
時から所定時間駆動されることを特徴とするデジタル−
アナログ変換装置。An analog of a digital-analog conversion circuit
A differential amplifier circuit for driving an output terminal, and the analog output
An analog signal switch for disconnecting a terminal and an external output terminal; and an analog signal switch connected to the external output terminal and having different output current supply capacities for increasing an output voltage of the external output terminal from an analog output voltage of the digital-analog conversion circuit. 1
And a second current supply source. In the discharge mode, the analog signal switch is turned off to drive the first current supply source. In the output mode, the analog signal switch is turned on and the second signal supply source is turned on. Wherein the current supply source is driven for a predetermined time from the start of the on state of the analog signal switch.
Analog converter.
出力端子を駆動する差動増幅回路と、前記アナログ出力
端子と外部出力端子を切り放すためのアナログ信号スイ
ッチと、前記外部出力端子に接続され、前記外部出力端
子の出力電圧を前記デジタル−アナログ変換回路のアナ
ログ出力電圧より高める第１の電流供給源と、前記アナ
ログ出力端子に接続され、出力電流能力を可変するため
の第２の電流供給源を備え、ディスチャージモードでは
前記アナログ信号スイッチはオフ状態となって前記第１
の電流供給源が駆動され、アウトプットモードでは前記
アナログ信号スイッチがオン状態になるよりも前に前記
第２の電流供給源が駆動され、前記アナログ信号スイッ
チがオン状態になるタイミングで前記第２の電流供給源
の駆動が停止させられることを特徴とするデジタル−ア
ナログ変換装置。2. An analog of a digital-analog conversion circuit.
A differential amplifier circuit for driving an output terminal, and the analog output
An analog signal switch for disconnecting a terminal and an external output terminal; and a first current supply source connected to the external output terminal for increasing an output voltage of the external output terminal from an analog output voltage of the digital-analog conversion circuit. , Said Ana
A second current supply source connected to a log output terminal for varying an output current capability , wherein in a discharge mode, the analog signal switch is turned off and the first
In the output mode, the second current supply source is driven before the analog signal switch is turned on, and the second current supply source is driven at the timing when the analog signal switch is turned on. Wherein the driving of the current supply source is stopped.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05083294A JP3120624B2 (en) | 1993-04-09 | 1993-04-09 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05083294A JP3120624B2 (en) | 1993-04-09 | 1993-04-09 | Digital-to-analog converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303142A JPH06303142A (en) | 1994-10-28 |
| JP3120624B2 true JP3120624B2 (en) | 2000-12-25 |
Family
ID=13798383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05083294A Expired - Fee Related JP3120624B2 (en) | 1993-04-09 | 1993-04-09 | Digital-to-analog converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120624B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421119U (en) * | 1990-06-11 | 1992-02-21 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4060236B2 (en) | 2003-05-28 | 2008-03-12 | 三菱電機株式会社 | Digital / analog conversion device and display device including the same |
| JP4514784B2 (en) * | 2007-11-22 | 2010-07-28 | 三菱電機株式会社 | Display device |
-
1993
- 1993-04-09 JP JP05083294A patent/JP3120624B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421119U (en) * | 1990-06-11 | 1992-02-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06303142A (en) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4103468B2 (en) | Differential circuit, amplifier circuit, and display device using the amplifier circuit | |
| KR970013821A (en) | HIGH-GAIN AMPLIFIER CIRCUIT | |
| JPH06112779A (en) | Voltage comparing circuit | |
| JP3120624B2 (en) | Digital-to-analog converter | |
| US5861830A (en) | Digital to analog converter and dynamic current mirror structure to simplify on-chip wave shaping | |
| JPH0846462A (en) | Low-frequency amplifier | |
| JP3323998B2 (en) | Power supply | |
| US5451903A (en) | Low supply voltage output driver | |
| JP2001111419A (en) | Charge pump circuit | |
| JPH02237309A (en) | Output buffer | |
| JPH0221686B2 (en) | ||
| US4831337A (en) | Wideband amplifier | |
| US7123072B2 (en) | High-accuracy capacitor digital-to-analog converter | |
| JP2638252B2 (en) | High-speed bus circuit | |
| US20040189374A1 (en) | Bias voltage generating circuit, amplifier circuit, and pipelined AD converter capable of switching current driving capabilities | |
| JP3209181B2 (en) | Slow on / off signal generation circuit | |
| JP2927993B2 (en) | LD switching circuit | |
| JPH06268456A (en) | Differential amplifier | |
| JPS62151022A (en) | Logic circuit | |
| US6940439B2 (en) | Multi-track speech synthesizer | |
| JPH0583137A (en) | D/a converter | |
| JPH04147305A (en) | Constant current driving circuit | |
| JP3294909B2 (en) | Electronic switch circuit | |
| JPH0514203A (en) | Digital/analog conversion circuit | |
| JPH04167818A (en) | Digital/analog converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |