JPH06302907A - リッジ埋込み型半導体レーザ及びその製造方法 - Google Patents
リッジ埋込み型半導体レーザ及びその製造方法Info
- Publication number
- JPH06302907A JPH06302907A JP8848193A JP8848193A JPH06302907A JP H06302907 A JPH06302907 A JP H06302907A JP 8848193 A JP8848193 A JP 8848193A JP 8848193 A JP8848193 A JP 8848193A JP H06302907 A JPH06302907 A JP H06302907A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- mesa
- current
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 比較的簡単な工程を経て容易に形成すること
ができ、かつ特性の安定性に優れている、電流非注入部
を備えたリッジ埋込み型半導体レーザを提供する。 【構成】 ｎ−ＧａＡｓ基板１１上に、ｎ−Ｇａ0.5 Ａ
ｌ0.5 Ａｓクラッド層１２、活性層１３、ｐ−Ｇａ0.5
Ａｌ0.5 Ａｓクラッド層１４、ｐ−ＧａＡｓキャップ層
１５を積層してなり、上記ｐ−クラッド層１４及びｐ−
キャップ層１５をエッチングすることによりメサ状リッ
ジＡが構成されており、上記メサ状リッジＡの外側にｎ
−電流ブロック層１７が形成されており、電流非注入部
が、上記メサ状リッジＡの上面に形成された所定幅の絶
縁層１６及び空洞１９で構成されている、リッジ埋込み
型半導体レーザ１０。
ができ、かつ特性の安定性に優れている、電流非注入部
を備えたリッジ埋込み型半導体レーザを提供する。 【構成】 ｎ−ＧａＡｓ基板１１上に、ｎ−Ｇａ0.5 Ａ
ｌ0.5 Ａｓクラッド層１２、活性層１３、ｐ−Ｇａ0.5
Ａｌ0.5 Ａｓクラッド層１４、ｐ−ＧａＡｓキャップ層
１５を積層してなり、上記ｐ−クラッド層１４及びｐ−
キャップ層１５をエッチングすることによりメサ状リッ
ジＡが構成されており、上記メサ状リッジＡの外側にｎ
−電流ブロック層１７が形成されており、電流非注入部
が、上記メサ状リッジＡの上面に形成された所定幅の絶
縁層１６及び空洞１９で構成されている、リッジ埋込み
型半導体レーザ１０。
Description
【０００１】
【産業上の利用分野】本発明は、リッジ埋込み型半導体
レーザ及びその製造方法に関し、特に、一部に電流非注
入部が設けられたリッジ埋込み型半導体レーザ及びその
製造方法に関する。
レーザ及びその製造方法に関し、特に、一部に電流非注
入部が設けられたリッジ埋込み型半導体レーザ及びその
製造方法に関する。
【０００２】
【従来の技術】半導体レーザにおいては、高出力化ある
いはローノイズ化を果たすために、出射端面間の一部に
電流非注入部を設けた構造が従来より知られている。す
なわち、高出力化に伴う出射端面の光学破壊を防止する
ために、出射端面近傍に電流非注入構造を設けたもの
や、出射端面間の発振領域の一部に電流非注入部を設け
て自励振タイプの構造とすることにより、ノイズの低減
を果たすものが知られている。
いはローノイズ化を果たすために、出射端面間の一部に
電流非注入部を設けた構造が従来より知られている。す
なわち、高出力化に伴う出射端面の光学破壊を防止する
ために、出射端面近傍に電流非注入構造を設けたもの
や、出射端面間の発振領域の一部に電流非注入部を設け
て自励振タイプの構造とすることにより、ノイズの低減
を果たすものが知られている。
【０００３】上記のように電流非注入部を一部に設けた
従来のリッジ埋込み型半導体レーザの製造方法の一例
を、図７〜図９を参照して説明する。まず、図７（ａ）
に示すように、ｎ−ＧａＡｓ基板１上に、ｎ−ＧａＡｌ
Ａｓクラッド層２、アンドープのＧａＡｌＡｓ活性層
３、ｐ−ＧａＡｌＡｓクラッド層４、及びｐ−ＧａＡｓ
キャップ層５を、この順序で積層してなる積層体を用意
する。上記各層は、基板上に、例えばＭＯＣＶＤ法によ
り各層を結晶成長させることにより構成されている。
従来のリッジ埋込み型半導体レーザの製造方法の一例
を、図７〜図９を参照して説明する。まず、図７（ａ）
に示すように、ｎ−ＧａＡｓ基板１上に、ｎ−ＧａＡｌ
Ａｓクラッド層２、アンドープのＧａＡｌＡｓ活性層
３、ｐ−ＧａＡｌＡｓクラッド層４、及びｐ−ＧａＡｓ
キャップ層５を、この順序で積層してなる積層体を用意
する。上記各層は、基板上に、例えばＭＯＣＶＤ法によ
り各層を結晶成長させることにより構成されている。
【０００４】次に、ｐ−ＧａＡｓキャップ層５上に、Ｓ
ｉＯ2 からなる絶縁膜を蒸着し、パターニングすること
により、図７（ｂ）に示すように所定幅の絶縁層６を形
成する。しかる後、絶縁層６はエッチングしないエッチ
ャントを用い、上記ｐ−ＧａＡｌＡｓクラッド層４及び
ｐ−ＧａＡｓキャップ層５をエッチングし、メサ状リッ
ジＡを形成する。
ｉＯ2 からなる絶縁膜を蒸着し、パターニングすること
により、図７（ｂ）に示すように所定幅の絶縁層６を形
成する。しかる後、絶縁層６はエッチングしないエッチ
ャントを用い、上記ｐ−ＧａＡｌＡｓクラッド層４及び
ｐ−ＧａＡｓキャップ層５をエッチングし、メサ状リッ
ジＡを形成する。
【０００５】次に、電流注入部については図８（ａ）に
示すようにその状態のままとし、電流非注入部を構成す
る部分については、フォトレジストを積層し、絶縁層６
のみをエッチングにより除去し、しかる後上記フォトレ
ジストを除去し、図９（ａ）に示すように、メサ状リッ
ジＡを露出させる。
示すようにその状態のままとし、電流非注入部を構成す
る部分については、フォトレジストを積層し、絶縁層６
のみをエッチングにより除去し、しかる後上記フォトレ
ジストを除去し、図９（ａ）に示すように、メサ状リッ
ジＡを露出させる。
【０００６】次に、ｎ−ＧａＡｓ電流ブロック層７を成
長させる。この場合、電流注入部では図８（ｂ）に示さ
れているように、メサ状リッジＡ及び絶縁層６の両側に
上記ｎ−ＧａＡｓ電流ブロック層７が形成される。電流
非注入部においては、図９（ｂ）に示すように、メサ状
リッジＡの上面にも至るようにｎ−ＧａＡｓ電流ブロッ
ク層７が形成される。
長させる。この場合、電流注入部では図８（ｂ）に示さ
れているように、メサ状リッジＡ及び絶縁層６の両側に
上記ｎ−ＧａＡｓ電流ブロック層７が形成される。電流
非注入部においては、図９（ｂ）に示すように、メサ状
リッジＡの上面にも至るようにｎ−ＧａＡｓ電流ブロッ
ク層７が形成される。
【０００７】しかる後、エッチングにより電流注入部の
絶縁層６を除去する（図８（ｃ）参照）。さらに、電流
注入部及び非注入部において電極と接続するためのｐ−
ＧａＡｓコンタクト層８を成長させる（図８（ｄ）及び
図９（ｄ）参照）。
絶縁層６を除去する（図８（ｃ）参照）。さらに、電流
注入部及び非注入部において電極と接続するためのｐ−
ＧａＡｓコンタクト層８を成長させる（図８（ｄ）及び
図９（ｄ）参照）。
【０００８】上記のようにして、図９（ｄ）に示されて
いるように、電流非注入部においては、発振領域とｐ−
ＧａＡｓコンタクト層８との間にも電流ブロック層７を
介在させることにより、発振領域への電流注入が抑制さ
れている。
いるように、電流非注入部においては、発振領域とｐ−
ＧａＡｓコンタクト層８との間にも電流ブロック層７を
介在させることにより、発振領域への電流注入が抑制さ
れている。
【０００９】
【発明が解決しようとする課題】上記従来の半導体レー
ザの製造方法では、メサ状リッジＡをエッチングにより
形成した後に、フォトレジストのパターニング、電流非
注入部における絶縁層６の除去、フォトレジストの除
去、ｎ−ＧａＡｓ電流ブロック層７の形成、電流注入部
におけるＳｉＯ2 の除去及びｐ−ＧａＡｓコンタクト層
の形成という煩雑な工程を経なければ、電流注入部及び
電流非注入部を形成することができなかった。すなわ
ち、従来の製造方法では、ｎ−ＧａＡｓ電流ブロック層
７の成長に際し、電流注入部においては絶縁層６を残存
させておき、他方、電流非注入部では上記絶縁層６を除
去しておくことにより、電流非注入部においてメサ状リ
ッジＡをｎ−ＧａＡｓ電流ブロック層７で覆うことによ
り電流非注入部を構成しているが、このように電流注入
部と電流非注入部とを構成するのに多数の工程を経なけ
ればならなかった。
ザの製造方法では、メサ状リッジＡをエッチングにより
形成した後に、フォトレジストのパターニング、電流非
注入部における絶縁層６の除去、フォトレジストの除
去、ｎ−ＧａＡｓ電流ブロック層７の形成、電流注入部
におけるＳｉＯ2 の除去及びｐ−ＧａＡｓコンタクト層
の形成という煩雑な工程を経なければ、電流注入部及び
電流非注入部を形成することができなかった。すなわ
ち、従来の製造方法では、ｎ−ＧａＡｓ電流ブロック層
７の成長に際し、電流注入部においては絶縁層６を残存
させておき、他方、電流非注入部では上記絶縁層６を除
去しておくことにより、電流非注入部においてメサ状リ
ッジＡをｎ−ＧａＡｓ電流ブロック層７で覆うことによ
り電流非注入部を構成しているが、このように電流注入
部と電流非注入部とを構成するのに多数の工程を経なけ
ればならなかった。
【００１０】加えて、メサ状リッジＡについてはエッチ
ングにより所望の形状に形成されており、かつエッチン
グ後にはその外表面は清浄な面として形成されるが、メ
サ状リッジＡをエッチングした後に上記フォトレジスト
によるパターニング、絶縁層の除去及びフォトレジスト
の除去が行われるため、メサ状リッジＡの外表面にフォ
トレジスト残留物が残存し、外表面を汚染するという問
題があった。その結果、半導体レーザの素子特性のばら
つき等が生じるおそれがあった。
ングにより所望の形状に形成されており、かつエッチン
グ後にはその外表面は清浄な面として形成されるが、メ
サ状リッジＡをエッチングした後に上記フォトレジスト
によるパターニング、絶縁層の除去及びフォトレジスト
の除去が行われるため、メサ状リッジＡの外表面にフォ
トレジスト残留物が残存し、外表面を汚染するという問
題があった。その結果、半導体レーザの素子特性のばら
つき等が生じるおそれがあった。
【００１１】本発明の目的は、比較的簡単な工程により
容易に電流非注入部を形成することができ、かつメサ状
リッジ面に汚染が生じ難く、特性に優れたリッジ埋込み
型半導体レーザ及びその製造方法を提供することにあ
る。
容易に電流非注入部を形成することができ、かつメサ状
リッジ面に汚染が生じ難く、特性に優れたリッジ埋込み
型半導体レーザ及びその製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】請求項１に記載の発明
は、第１の導電型のクラッド層と、第１の導電型のクラ
ッド層上に積層された活性層と、活性層上に形成されて
おり、かつ活性層とは反対側の面にメサ状リッジが形成
された第２の導電型のクラッド層と、第２の導電型のク
ラッド層のメサ状リッジの両側に形成された電流ブロッ
ク層とを備え、出射端面間の一部の領域に電流非注入部
が形成されたリッジ埋込み型半導体レーザにおいて、電
流非注入部が、メサ状リッジの上方に該リッジ上面より
も幅広に形成された絶縁層と、該絶縁層上に形成された
空洞とにより構成されていることを特徴とする、リッジ
埋込み型半導体レーザである。
は、第１の導電型のクラッド層と、第１の導電型のクラ
ッド層上に積層された活性層と、活性層上に形成されて
おり、かつ活性層とは反対側の面にメサ状リッジが形成
された第２の導電型のクラッド層と、第２の導電型のク
ラッド層のメサ状リッジの両側に形成された電流ブロッ
ク層とを備え、出射端面間の一部の領域に電流非注入部
が形成されたリッジ埋込み型半導体レーザにおいて、電
流非注入部が、メサ状リッジの上方に該リッジ上面より
も幅広に形成された絶縁層と、該絶縁層上に形成された
空洞とにより構成されていることを特徴とする、リッジ
埋込み型半導体レーザである。
【００１３】また、請求項２に記載の発明は、上記請求
項１に記載の発明にかかる半導体レーザを製造するため
の方法であって、第１の導電型の基板上に直接または間
接に第１の導電型のクラッド層、活性層、及び第２の導
電型のクラッド層を順に成長させる工程と、第２の導電
型のクラッド層上に直接または間接に所定幅の絶縁層を
出射端面間に延びるように形成する工程と、エッチング
により前記所定幅の絶縁膜の下方の第２の導電型のクラ
ッド層をエッチングしてメサ状リッジを形成する工程
と、メサ状リッジの両側において第１の導電型の電流ブ
ロック層を形成する工程と、前記電流ブロック層上に第
２の導電型のコンタクト層を成長させると共に、出射端
面間の一部において前記絶縁膜上に空洞を形成して電流
非注入ブロックを構成し、出射端面間の残りの領域にお
いては、電流ブロック層及びメサ状リッジの双方の上面
に第２の導電型のコンタクト層を成長させる工程とを備
えることを特徴とする、リッジ埋込み型半導体レーザの
製造方法である。
項１に記載の発明にかかる半導体レーザを製造するため
の方法であって、第１の導電型の基板上に直接または間
接に第１の導電型のクラッド層、活性層、及び第２の導
電型のクラッド層を順に成長させる工程と、第２の導電
型のクラッド層上に直接または間接に所定幅の絶縁層を
出射端面間に延びるように形成する工程と、エッチング
により前記所定幅の絶縁膜の下方の第２の導電型のクラ
ッド層をエッチングしてメサ状リッジを形成する工程
と、メサ状リッジの両側において第１の導電型の電流ブ
ロック層を形成する工程と、前記電流ブロック層上に第
２の導電型のコンタクト層を成長させると共に、出射端
面間の一部において前記絶縁膜上に空洞を形成して電流
非注入ブロックを構成し、出射端面間の残りの領域にお
いては、電流ブロック層及びメサ状リッジの双方の上面
に第２の導電型のコンタクト層を成長させる工程とを備
えることを特徴とする、リッジ埋込み型半導体レーザの
製造方法である。
【００１４】
【作用】請求項１に記載の発明のリッジ埋込み型半導体
レーザでは、電流非注入部が、メサ状リッジの上面に絶
縁層を残し、該絶縁層と絶縁層上の上記空洞とにより発
振領域と一方の電極との電気的絶縁が果たされ、それに
よって電流非注入部が構成される。
レーザでは、電流非注入部が、メサ状リッジの上面に絶
縁層を残し、該絶縁層と絶縁層上の上記空洞とにより発
振領域と一方の電極との電気的絶縁が果たされ、それに
よって電流非注入部が構成される。
【００１５】上記電流非注入部における絶縁層及び空洞
は、請求項２に記載の発明のように、第１の導電型の電
流ブロック層を成長させ、しかる後電流注入部において
フォトレジストを付与、ＳｉＯ2 の除去及び該フォトレ
ジストの除去を行い、次に、第２の導電型のコンタクト
層を成長させるだけで形成される。また、電流非注入部
については、第１の導電型の電流ブロック層を成長させ
た後には、単に残された絶縁層及び該絶縁層の両側の第
１の導電型の電流ブロック層上に上記第２の導電型のコ
ンタクト層を成長させるだけで、上記絶縁層上に空洞を
形成し得るため、極めて容易に電流非注入部が構成され
る。
は、請求項２に記載の発明のように、第１の導電型の電
流ブロック層を成長させ、しかる後電流注入部において
フォトレジストを付与、ＳｉＯ2 の除去及び該フォトレ
ジストの除去を行い、次に、第２の導電型のコンタクト
層を成長させるだけで形成される。また、電流非注入部
については、第１の導電型の電流ブロック層を成長させ
た後には、単に残された絶縁層及び該絶縁層の両側の第
１の導電型の電流ブロック層上に上記第２の導電型のコ
ンタクト層を成長させるだけで、上記絶縁層上に空洞を
形成し得るため、極めて容易に電流非注入部が構成され
る。
【００１６】加えて、エッチングにより形成されたメサ
状リッジは、上記第１の導電型の電流ブロック層を成長
させる際に覆われ、従ってメサ状リッジの両側面にフォ
トレジスト残留物が付着することがないため、フォトレ
ジスト残留物による特性のばらつきも生じ難い。
状リッジは、上記第１の導電型の電流ブロック層を成長
させる際に覆われ、従ってメサ状リッジの両側面にフォ
トレジスト残留物が付着することがないため、フォトレ
ジスト残留物による特性のばらつきも生じ難い。
【００１７】
【実施例】以下、図面を参照して実施例を説明すること
により、本発明を明らかにする。図１は、本発明の一実
施例にかかるリッジ埋込み型半導体レーザを示す斜視図
である。本実施例のリッジ埋込み型半導体レーザ１０
は、高出力用途に適した装置として構成されており、出
射端面１０ａ，１０ｂ近傍に電流非注入部が構成されて
いる。
により、本発明を明らかにする。図１は、本発明の一実
施例にかかるリッジ埋込み型半導体レーザを示す斜視図
である。本実施例のリッジ埋込み型半導体レーザ１０
は、高出力用途に適した装置として構成されており、出
射端面１０ａ，１０ｂ近傍に電流非注入部が構成されて
いる。
【００１８】すなわち、図２に略図的平面図で示すよう
に、半導体レーザ１０の中央においては、出射端面１０
ａ，１０ｂ間に発振領域Ｂが延ばされているが、出射端
面１０ａ，１０ｂ近傍の斜線のハッチングを付して示す
部分に電流非注入部Ｃ，Ｄが構成されており、残りの部
分は電流注入部とされている。
に、半導体レーザ１０の中央においては、出射端面１０
ａ，１０ｂ間に発振領域Ｂが延ばされているが、出射端
面１０ａ，１０ｂ近傍の斜線のハッチングを付して示す
部分に電流非注入部Ｃ，Ｄが構成されており、残りの部
分は電流注入部とされている。
【００１９】なお、電流非注入部Ｃ，Ｄの長さｌ1 ，ｌ
2 は、出射端面間の距離が６００μｍ程度の寸法の場
合、２５μｍ程度とされる。電流注入部の構造を、図１
のＥ−Ｅ線に沿う断面図である図４（ｂ）を参照して説
明する。
2 は、出射端面間の距離が６００μｍ程度の寸法の場
合、２５μｍ程度とされる。電流注入部の構造を、図１
のＥ−Ｅ線に沿う断面図である図４（ｂ）を参照して説
明する。
【００２０】ｎ−ＧａＡｓ基板１１上に、ｎ−Ｇａ0.5
Ａｌ0.5 Ａｓクラッド層１２、アンドープのＧａ0.87Ａ
ｌ0.13Ａｓ活性層１３、ｐ−Ｇａ0.5 Ａｌ0.5 Ａｓクラ
ッド層１４がこの順序で積層されている。ｐ−Ｇａ0.5
Ａｌ0.5 Ａｓクラッド層１４の上方中央には、ｐ−Ｇａ
Ａｓキャップ層１５が積層されており、該ｐ−ＧａＡｓ
キャップ層が積層されている部分においてメサ状リッジ
Ａが形成されている。すなわち、ｐ−Ｇａ0.5 Ａｌ0.5
Ａｓクラッド層１４及びｐ−ＧａＡｓキャップ層１５を
積層してエッチングすることにより上記メサ状リッジＡ
が形成されている。
Ａｌ0.5 Ａｓクラッド層１２、アンドープのＧａ0.87Ａ
ｌ0.13Ａｓ活性層１３、ｐ−Ｇａ0.5 Ａｌ0.5 Ａｓクラ
ッド層１４がこの順序で積層されている。ｐ−Ｇａ0.5
Ａｌ0.5 Ａｓクラッド層１４の上方中央には、ｐ−Ｇａ
Ａｓキャップ層１５が積層されており、該ｐ−ＧａＡｓ
キャップ層が積層されている部分においてメサ状リッジ
Ａが形成されている。すなわち、ｐ−Ｇａ0.5 Ａｌ0.5
Ａｓクラッド層１４及びｐ−ＧａＡｓキャップ層１５を
積層してエッチングすることにより上記メサ状リッジＡ
が形成されている。
【００２１】メサ状リッジＡの両側には、ｎ−ＧａＡｓ
電流ブロック層１７が形成されており、かつメサ状リッ
ジＡの上面及び該ｎ−ＧａＡｓ電流ブロック層１７の上
面に、ｐ−ＧａＡｓコンタクト層１８が形成されてい
る。
電流ブロック層１７が形成されており、かつメサ状リッ
ジＡの上面及び該ｎ−ＧａＡｓ電流ブロック層１７の上
面に、ｐ−ＧａＡｓコンタクト層１８が形成されてい
る。
【００２２】他方、電流非注入部の断面構造は、図１に
出射端面１０ａ側において示されている。すなわち、電
流注入部と同様に、ｎ−ＧａＡｓ基板１０上に、ｎ−Ｇ
ａ0. 5 Ａｌ0.5 Ａｓクラッド層１２、アンドープのＧａ
0.87Ａｌ0.13Ａｓ活性層１３、ｐ−Ｇａ0.5 Ａｌ0.5 Ａ
ｓクラッド層１４を積層した構造を有する。ｐ−Ｇａ
0.5 Ａｌ0.5 Ａｓクラッド層１４上に、ｐ−ＧａＡｓキ
ャップ層１５が積層されており、電流注入部と同様に、
これらの両層をエッチングすることによりメサ状リッジ
Ａが構成されている。さらに、電流非注入部が電流注入
部と異なるのは、上記メサ状リッジＡの上面にＳｉＯ2
よりなる絶縁層１６がメサ状リッジＡの幅よりも若干広
い幅に形成されており、かつ該絶縁層１６の上面に、角
柱形状の空洞１９がｐ−ＧａＡｓコンタクト層１８内に
形成されていることにある。
出射端面１０ａ側において示されている。すなわち、電
流注入部と同様に、ｎ−ＧａＡｓ基板１０上に、ｎ−Ｇ
ａ0. 5 Ａｌ0.5 Ａｓクラッド層１２、アンドープのＧａ
0.87Ａｌ0.13Ａｓ活性層１３、ｐ−Ｇａ0.5 Ａｌ0.5 Ａ
ｓクラッド層１４を積層した構造を有する。ｐ−Ｇａ
0.5 Ａｌ0.5 Ａｓクラッド層１４上に、ｐ−ＧａＡｓキ
ャップ層１５が積層されており、電流注入部と同様に、
これらの両層をエッチングすることによりメサ状リッジ
Ａが構成されている。さらに、電流非注入部が電流注入
部と異なるのは、上記メサ状リッジＡの上面にＳｉＯ2
よりなる絶縁層１６がメサ状リッジＡの幅よりも若干広
い幅に形成されており、かつ該絶縁層１６の上面に、角
柱形状の空洞１９がｐ−ＧａＡｓコンタクト層１８内に
形成されていることにある。
【００２３】すなわち、電流非注入部においては、上記
絶縁層１６及びその上の空洞１９により、ｐ−ＧａＡｓ
コンタクト層１８と発振領域との電気的絶縁が果たされ
ており、それによって電流非注入構造が実現されてい
る。
絶縁層１６及びその上の空洞１９により、ｐ−ＧａＡｓ
コンタクト層１８と発振領域との電気的絶縁が果たされ
ており、それによって電流非注入構造が実現されてい
る。
【００２４】次に、上記リッジ埋込み型半導体レーザ１
０の製造方法についての実施例を、図３〜図５を参照し
て説明することにより、本実施例の半導体レーザの構造
及びその特徴をより詳細に説明する。なお、以下の製造
方法における基板上の各層の形成は、すべてＭＯＣＶＤ
法により行った。
０の製造方法についての実施例を、図３〜図５を参照し
て説明することにより、本実施例の半導体レーザの構造
及びその特徴をより詳細に説明する。なお、以下の製造
方法における基板上の各層の形成は、すべてＭＯＣＶＤ
法により行った。
【００２５】まず、図３（ａ）に示すように、ｎ−Ｇａ
Ａｓ基板１１上に、ｎ−Ｇａ0.5 Ａｌ0.5 Ａｓクラッド
層１２（Ｓｅドープ，ｎ＝５×１０17ｃｍ-3：膜厚２μ
ｍ）、アンドープのＧａ0.87Ａｌ0.13Ａｓ活性層１３
（膜厚０．０５〜０．１μｍ）、ｐ−Ｇａ0.5 Ａｌ0.5
Ａｓクラッド層１４（Ｚｎドープ，ｐ＝２×１０18ｃｍ
-3：膜厚１．８μｍ）、ｐ−ＧａＡｓキャップ層１５
（Ｚｎドープ，ｐ＝１×１０19ｃｍ-3：膜厚０．２μ
ｍ）を成長させた。
Ａｓ基板１１上に、ｎ−Ｇａ0.5 Ａｌ0.5 Ａｓクラッド
層１２（Ｓｅドープ，ｎ＝５×１０17ｃｍ-3：膜厚２μ
ｍ）、アンドープのＧａ0.87Ａｌ0.13Ａｓ活性層１３
（膜厚０．０５〜０．１μｍ）、ｐ−Ｇａ0.5 Ａｌ0.5
Ａｓクラッド層１４（Ｚｎドープ，ｐ＝２×１０18ｃｍ
-3：膜厚１．８μｍ）、ｐ−ＧａＡｓキャップ層１５
（Ｚｎドープ，ｐ＝１×１０19ｃｍ-3：膜厚０．２μ
ｍ）を成長させた。
【００２６】次に、上記のようにして成長させたｐ−Ｇ
ａＡｓキャップ層１５上に、厚み２０００ÅのＳｉＯ2
からなる絶縁層を形成した後、パターニングして、所定
の幅の絶縁層１６を形成した（図３（ｂ）参照）。しか
る後、エッチングにより、ｐ−ＧａＡｓキャップ層１５
及びｐ−Ｇａ0.5 Ａｌ0.5 Ａｓクラッド層１４をエッチ
ングし、幅Ｗ＝４〜５μｍのメサ状リッジＡを形成した
（図３（ｃ）参照）。なお、メサ状リッジの両側のｐ−
Ｇａ0.5 Ａｌ0.5 Ａｓクラッド層１４の厚みｈは０．２
〜０．４μｍであった。
ａＡｓキャップ層１５上に、厚み２０００ÅのＳｉＯ2
からなる絶縁層を形成した後、パターニングして、所定
の幅の絶縁層１６を形成した（図３（ｂ）参照）。しか
る後、エッチングにより、ｐ−ＧａＡｓキャップ層１５
及びｐ−Ｇａ0.5 Ａｌ0.5 Ａｓクラッド層１４をエッチ
ングし、幅Ｗ＝４〜５μｍのメサ状リッジＡを形成した
（図３（ｃ）参照）。なお、メサ状リッジの両側のｐ−
Ｇａ0.5 Ａｌ0.5 Ａｓクラッド層１４の厚みｈは０．２
〜０．４μｍであった。
【００２７】メサ状リッジＡを形成した後、ｎ−ＧａＡ
ｓ電流ブロック層１７（ＧａＡｓ，Ｓｅドープ、ｎ＝１
×１０18ｃｍ-3、膜厚１．０μｍ）を上記メサ状リッジ
Ａ及び絶縁層１６の両側に成長させた（図３（ｄ）参
照）。
ｓ電流ブロック層１７（ＧａＡｓ，Ｓｅドープ、ｎ＝１
×１０18ｃｍ-3、膜厚１．０μｍ）を上記メサ状リッジ
Ａ及び絶縁層１６の両側に成長させた（図３（ｄ）参
照）。
【００２８】次に、パターニングによりフォトレジスト
を電流非注入部上にのみ付与し、エッチングにより電流
注入部のＳｉＯ2 よりなる絶縁層１６を除去した。しか
る後、電流非注入部のフォトレジストを除去した。この
状態を、電流注入部については図４（ａ）に、電流非注
入部については図５（ａ）に示す。フォトレジストの除
去は、電流注入部におけるメサ状リッジＡの上面におい
てのみ行われる。従って、メサ状リッジの両側面は電流
注入部及び非注入部のいずれにおいてもフォトレジスト
残留物により汚染されないことがわかる。
を電流非注入部上にのみ付与し、エッチングにより電流
注入部のＳｉＯ2 よりなる絶縁層１６を除去した。しか
る後、電流非注入部のフォトレジストを除去した。この
状態を、電流注入部については図４（ａ）に、電流非注
入部については図５（ａ）に示す。フォトレジストの除
去は、電流注入部におけるメサ状リッジＡの上面におい
てのみ行われる。従って、メサ状リッジの両側面は電流
注入部及び非注入部のいずれにおいてもフォトレジスト
残留物により汚染されないことがわかる。
【００２９】次に、電流注入部及び非注入部上におい
て、ｐ−ＧａＡｓコンタクト層１８（Ｚｎドープ、ｐ＝
３×１０19ｃｍ-3、膜厚６〜８μｍ）を成長させた。結
果を、図４（ｂ）及び図５（ｂ）に示す。
て、ｐ−ＧａＡｓコンタクト層１８（Ｚｎドープ、ｐ＝
３×１０19ｃｍ-3、膜厚６〜８μｍ）を成長させた。結
果を、図４（ｂ）及び図５（ｂ）に示す。
【００３０】上記ｐ−ＧａＡｓコンタクト層１８の成長
により、電流注入部においてはメサ状リッジＡの上面に
ｐ−ＧａＡｓコンタクト層１８が接触されており（図４
（ｂ））、他方、電流非注入部においては、絶縁層１６
が残存しているため、絶縁層１６上に空洞１９が形成さ
れる。
により、電流注入部においてはメサ状リッジＡの上面に
ｐ−ＧａＡｓコンタクト層１８が接触されており（図４
（ｂ））、他方、電流非注入部においては、絶縁層１６
が残存しているため、絶縁層１６上に空洞１９が形成さ
れる。
【００３１】上記のようにして、図１に示した本実施例
のリッジ埋込み型半導体レーザ１０が得られる。なお、
使用に際しては、図１に示したリッジ埋込み型半導体レ
ーザ１０の上面及び下面に適宜の電極が付与される。ま
た、上記実施例では、ｎ−ＧａＡｓ基板１１上に直接ｎ
−ＧａＡｌＡｓクラッド層１２が成長されていたが、間
にｎ型バッファ層を介在させてもよい。さらに、上記実
施例では、ｐ−ＧａＡｌＡｓクラッド層１４上にｐ−Ｇ
ａＡｓキャップ層１５を形成したが、ｐ−ＧａＡｓキャ
ップ層１５を省略し、ｐ−ＧａＡｌＡｓクラッド層１４
上に直接絶縁層１６を形成してもよい。
のリッジ埋込み型半導体レーザ１０が得られる。なお、
使用に際しては、図１に示したリッジ埋込み型半導体レ
ーザ１０の上面及び下面に適宜の電極が付与される。ま
た、上記実施例では、ｎ−ＧａＡｓ基板１１上に直接ｎ
−ＧａＡｌＡｓクラッド層１２が成長されていたが、間
にｎ型バッファ層を介在させてもよい。さらに、上記実
施例では、ｐ−ＧａＡｌＡｓクラッド層１４上にｐ−Ｇ
ａＡｓキャップ層１５を形成したが、ｐ−ＧａＡｓキャ
ップ層１５を省略し、ｐ−ＧａＡｌＡｓクラッド層１４
上に直接絶縁層１６を形成してもよい。
【００３２】上記製造工程から明らかなように、本実施
例のリッジ埋込み型半導体レーザ１０では、電流注入部
及び非注入部を構成するにあたり、リッジＡをエッチン
グにより形成した後に、ｎ−ＧａＡｓ電流ブロック層１
７を出射端面間の全長に渡り上記リッジの両側に成長さ
せた後、電流注入部においてのみフォトレジストのパタ
ーニング、絶縁層の除去及びフォトレジストの除去を行
うだけでよく、電流非注入部については、上記ｐ−Ｇａ
Ａｓコンタクト層１８の成長により完成される。従っ
て、従来のリッジ埋込み型半導体レーザの製造方法に比
べて極めて容易に電流注入部及び電流非注入部を構成し
得ることがわかる。
例のリッジ埋込み型半導体レーザ１０では、電流注入部
及び非注入部を構成するにあたり、リッジＡをエッチン
グにより形成した後に、ｎ−ＧａＡｓ電流ブロック層１
７を出射端面間の全長に渡り上記リッジの両側に成長さ
せた後、電流注入部においてのみフォトレジストのパタ
ーニング、絶縁層の除去及びフォトレジストの除去を行
うだけでよく、電流非注入部については、上記ｐ−Ｇａ
Ａｓコンタクト層１８の成長により完成される。従っ
て、従来のリッジ埋込み型半導体レーザの製造方法に比
べて極めて容易に電流注入部及び電流非注入部を構成し
得ることがわかる。
【００３３】なお、図１に示した実施例のリッジ埋込み
型半導体レーザ１０は高出力用に設計されてものである
ため、出射端面１０ａ，１０ｂ近傍に電流非注入部Ｃ，
Ｄ（図２参照）が構成されていたが、本発明のリッジ埋
込み型半導体レーザは、ローノイズ化を目的とした半導
体レーザにも適用することができる。
型半導体レーザ１０は高出力用に設計されてものである
ため、出射端面１０ａ，１０ｂ近傍に電流非注入部Ｃ，
Ｄ（図２参照）が構成されていたが、本発明のリッジ埋
込み型半導体レーザは、ローノイズ化を目的とした半導
体レーザにも適用することができる。
【００３４】例えば、図６（ａ）に略図的平面図で示す
ように、出射端面２１ａ，２１ｂ間の寸法が２５０μｍ
程度の半導体レーザ２１において、該出射端面間の中央
に、出射端面２１ａ，２１ｂ間を結ぶ方向の寸法が５〜
１０μｍ程度の電流非注入部Ｆを形成したり、図６
（ｂ）に示すように、出射端面３１ａ，３１ｂ間の距離
が同じく２５０μｍ程度の半導体レーザ３１において、
出射端面３１ａ，３１ｂ間において、約５０μｍの間隔
を隔てて出射端面間を結ぶ方向の長さが１〜２μｍの電
流非注入部Ｇ1 〜Ｇ5 を形成したりすることにより、自
励発振タイプの半導体レーザ２１，３１を得ることがで
きる。従って、このような電流非注入部Ｆ，Ｇ1 〜Ｇ5
を構成することにより、半導体レーザのノイズの低減を
効果的に果たし得る。
ように、出射端面２１ａ，２１ｂ間の寸法が２５０μｍ
程度の半導体レーザ２１において、該出射端面間の中央
に、出射端面２１ａ，２１ｂ間を結ぶ方向の寸法が５〜
１０μｍ程度の電流非注入部Ｆを形成したり、図６
（ｂ）に示すように、出射端面３１ａ，３１ｂ間の距離
が同じく２５０μｍ程度の半導体レーザ３１において、
出射端面３１ａ，３１ｂ間において、約５０μｍの間隔
を隔てて出射端面間を結ぶ方向の長さが１〜２μｍの電
流非注入部Ｇ1 〜Ｇ5 を形成したりすることにより、自
励発振タイプの半導体レーザ２１，３１を得ることがで
きる。従って、このような電流非注入部Ｆ，Ｇ1 〜Ｇ5
を構成することにより、半導体レーザのノイズの低減を
効果的に果たし得る。
【００３５】
【発明の効果】請求項１に記載の発明のリッジ埋込み型
半導体レーザでは、電流非注入部がメサ状リッジの上部
に形成された所定幅の絶縁層及びその上の空洞を設ける
ことにより構成されており、それによって発振領域への
電流注入を抑制することが可能とされている。この絶縁
層及び空洞は、メサ状リッジの両側に成長される第１の
導電型の電流ブロック層を成長させた後に、電流非注入
部において絶縁層を残し、第２の導電型のコンタクト層
を成長させるだけで構成することができる。すなわち、
請求項２に記載の発明のように、従来法に比べて比較的
簡単な工程により電流非注入部及び電流注入部を構成す
ることができる。従って、リッジ埋込み型半導体レーザ
における電流非注入構造を、より簡単な工程を経ること
により容易に形成することが可能となる。
半導体レーザでは、電流非注入部がメサ状リッジの上部
に形成された所定幅の絶縁層及びその上の空洞を設ける
ことにより構成されており、それによって発振領域への
電流注入を抑制することが可能とされている。この絶縁
層及び空洞は、メサ状リッジの両側に成長される第１の
導電型の電流ブロック層を成長させた後に、電流非注入
部において絶縁層を残し、第２の導電型のコンタクト層
を成長させるだけで構成することができる。すなわち、
請求項２に記載の発明のように、従来法に比べて比較的
簡単な工程により電流非注入部及び電流注入部を構成す
ることができる。従って、リッジ埋込み型半導体レーザ
における電流非注入構造を、より簡単な工程を経ること
により容易に形成することが可能となる。
【００３６】さらに、本発明のリッジ埋込み型半導体レ
ーザでは、メサ状リッジをエッチングした後に、該メサ
状リッジの両側に第１の導電型の電流ブロック層が成長
されることになり、メサ状リッジの両側面が該電流ブロ
ック層により被覆され、メサ状リッジの側面が以後の工
程において汚染されることがない。よって、リッジ埋込
み型半導体レーザの特性のばらつきも生じ難い。
ーザでは、メサ状リッジをエッチングした後に、該メサ
状リッジの両側に第１の導電型の電流ブロック層が成長
されることになり、メサ状リッジの両側面が該電流ブロ
ック層により被覆され、メサ状リッジの側面が以後の工
程において汚染されることがない。よって、リッジ埋込
み型半導体レーザの特性のばらつきも生じ難い。
【００３７】よって、本発明によれば、高出力用途やロ
ーノイズ化が要求されている用途に最適のリッジ埋込み
型半導体レーザの生産及び特性の安定性を高めることが
可能となる。
ーノイズ化が要求されている用途に最適のリッジ埋込み
型半導体レーザの生産及び特性の安定性を高めることが
可能となる。
【図１】本発明の一実施例の半導体レーザを示す斜視
図。
図。
【図２】図１に示した実施例の略図的平面図。
【図３】（ａ）〜（ｄ）は、実施例のリッジ埋込み型半
導体レーザの製造工程を説明するための各断面図。
導体レーザの製造工程を説明するための各断面図。
【図４】（ａ）及び（ｂ）は、実施例の製造方法におけ
る電流注入部を製造する工程を説明するための各断面
図。
る電流注入部を製造する工程を説明するための各断面
図。
【図５】（ａ）及び（ｂ）は、実施例において電流非注
入部を形成するための工程を説明するための各断面図。
入部を形成するための工程を説明するための各断面図。
【図６】（ａ）及び（ｂ）は、それぞれ、ローノイズ化
を目的として電流非注入部を構成した変形例を説明する
ための略図的平面図。
を目的として電流非注入部を構成した変形例を説明する
ための略図的平面図。
【図７】（ａ）〜（ｃ）は、従来のリッジ埋込み型半導
体レーザの製造方法を説明するための各断面図。
体レーザの製造方法を説明するための各断面図。
【図８】（ａ）〜（ｄ）は、従来のリッジ埋込み型半導
体レーザの製造方法において電流注入部を形成する工程
を示す各断面図。
体レーザの製造方法において電流注入部を形成する工程
を示す各断面図。
【図９】（ａ）〜（ｄ）は、従来のリッジ埋込み型半導
体レーザの製造方法において、電流非注入部を形成する
工程を説明するための断面図。
体レーザの製造方法において、電流非注入部を形成する
工程を説明するための断面図。
１０…リッジ埋込み型半導体レーザ １１…ｎ−ＧａＡｓ基板 １２…ｎ−Ｇａ0.5 Ａｌ0.5 Ａｓクラッド層 １３…活性層 １４…ｐ−Ｇａ0.5 Ａｌ0.5 Ａｓクラッド層 １５…ｐ−ＧａＡｓキャップ層 １６…絶縁層 １７…ｎ−ＧａＡｓ電流ブロック層 １８…ｐ−ＧａＡｓコンタクト層 １９…空洞
Claims (2)
- 【請求項１】 第１の導電型のクラッド層と、 第１の導電型のクラッド層上に積層された活性層と、 前記活性層上に形成されており、かつ活性層とは反対側
の面にメサ状リッジが形成された第２の導電型のクラッ
ド層と、 前記第２の導電型のクラッド層のメサ状リッジの両側に
形成された電流ブロック層とを備え、 出射端面間の一部の領域に電流非注入部が形成されたリ
ッジ埋込み型半導体レーザにおいて、 前記電流非注入部が、メサ状リッジの上方に該リッジ上
面よりも幅広に形成された絶縁層と、該絶縁層上に形成
された空洞とにより構成されていることを特徴とする、
リッジ埋込み型半導体レーザ。 - 【請求項２】 第１の導電型の基板上に直接または間接
に第１の導電型のクラッド層、活性層、及び第２の導電
型のクラッド層を順に成長させる工程と、 前記第２の導電型のクラッド層上に直接または間接に所
定幅の絶縁層を出射端面間に延びるように形成する工程
と、 エッチングにより前記所定幅の絶縁層の下方の第２の導
電型のクラッド層をエッチングしてメサ状リッジを形成
する工程と、 前記メサ状リッジの両側において第１の導電型の電流ブ
ロック層を形成する工程と、 前記電流ブロック層上に第２の導電型のコンタクト層を
成長させると共に、出射端面間の一部において、前記絶
縁膜上に空洞を形成して電流非注入部を構成し、出射端
面間の残りの領域においては、電流ブロック層及びメサ
状リッジの双方の上面に前記第２の導電型のコンタクト
層を成長させる工程とを備えることを特徴とする、リッ
ジ埋込み型半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8848193A JPH06302907A (ja) | 1993-04-15 | 1993-04-15 | リッジ埋込み型半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8848193A JPH06302907A (ja) | 1993-04-15 | 1993-04-15 | リッジ埋込み型半導体レーザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302907A true JPH06302907A (ja) | 1994-10-28 |
Family
ID=13943991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8848193A Pending JPH06302907A (ja) | 1993-04-15 | 1993-04-15 | リッジ埋込み型半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302907A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043243A (ko) * | 2002-11-16 | 2004-05-24 | 엘지이노텍 주식회사 | 레이저 다이오드 및 레이저 다이오드의 제조 방법 |
-
1993
- 1993-04-15 JP JP8848193A patent/JPH06302907A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043243A (ko) * | 2002-11-16 | 2004-05-24 | 엘지이노텍 주식회사 | 레이저 다이오드 및 레이저 다이오드의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001251016A (ja) | 面発光半導体レーザ及びその製造方法 | |
| US6920167B2 (en) | Semiconductor laser device and method for fabricating thereof | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4090337B2 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
| JPH06302907A (ja) | リッジ埋込み型半導体レーザ及びその製造方法 | |
| JP3409266B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| US5974067A (en) | Semiconductor laser and method of manufacturing the same | |
| KR100281919B1 (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
| JP3715639B2 (ja) | 半導体発光素子 | |
| JP4441085B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| KR100322689B1 (ko) | 레이저다이오드와그제조방법 | |
| JP2804533B2 (ja) | 半導体レーザの製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3488098B2 (ja) | 光半導体素子及びその製造方法 | |
| JPH0770779B2 (ja) | 半導体レーザの製造方法 | |
| JP3011501B2 (ja) | 面発光型半導体レーザ | |
| JPH023314B2 (ja) | ||
| JP3028710B2 (ja) | 化合物半導体素子の製造方法 | |
| JP2528834B2 (ja) | 半導体レ−ザ装置 | |
| JP2611486B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH06350188A (ja) | 半導体レーザ素子 | |
| JP2006147906A5 (ja) |