JPH0630053A - 電流回路インターフェース - Google Patents
電流回路インターフェースInfo
- Publication number
- JPH0630053A JPH0630053A JP20613192A JP20613192A JPH0630053A JP H0630053 A JPH0630053 A JP H0630053A JP 20613192 A JP20613192 A JP 20613192A JP 20613192 A JP20613192 A JP 20613192A JP H0630053 A JPH0630053 A JP H0630053A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- logic
- current
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 電子装置架を構成するラック間或いは電子
装置架間を接続するケーブル長や伝送速度の影響を受け
ず、また終端抵抗も不要にして無駄だ電力消費もないよ
うにしたインターフェースを実現すること。 【構成】 送信側では論理「１」と「０」に対応して
異なる値の２種の電流を規定すると共に該論理の閾値と
なる電流を規定し、論理「１」と「０」の信号継続時間
に応じて上記２種の電流を切り替え伝送データ信号とし
て上記閾値となる電流と共に送信する。受信側では閾値
の電流に対する伝送データ信号の電流値の大小で論理
「１」と「０」を判別する。
装置架間を接続するケーブル長や伝送速度の影響を受け
ず、また終端抵抗も不要にして無駄だ電力消費もないよ
うにしたインターフェースを実現すること。 【構成】 送信側では論理「１」と「０」に対応して
異なる値の２種の電流を規定すると共に該論理の閾値と
なる電流を規定し、論理「１」と「０」の信号継続時間
に応じて上記２種の電流を切り替え伝送データ信号とし
て上記閾値となる電流と共に送信する。受信側では閾値
の電流に対する伝送データ信号の電流値の大小で論理
「１」と「０」を判別する。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置架を構成する
ラック間、或いは電子装置架間を接続するためのインタ
ーフェースに係るものであって、特に伝送データ信号の
電流の大小で論理「１」と「０」を判別するようにした
電流回路インターフェースに関するものである。
ラック間、或いは電子装置架間を接続するためのインタ
ーフェースに係るものであって、特に伝送データ信号の
電流の大小で論理「１」と「０」を判別するようにした
電流回路インターフェースに関するものである。
【０００２】
【従来の技術】従来の電子装置架を構成するラック間、
或いは電子装置架間を接続するインターフェースは、論
理「０」と「１」を規定する振幅値を基本とした電圧の
伝送で行っており、図４に示すように、伝送時間軸（横
軸）の時間領域Ｔ１、Ｔ２・・・・に対して論理「０」
と「１」に対応する論理信号電圧Ｖ０とＶ１を割り当て
ている。
或いは電子装置架間を接続するインターフェースは、論
理「０」と「１」を規定する振幅値を基本とした電圧の
伝送で行っており、図４に示すように、伝送時間軸（横
軸）の時間領域Ｔ１、Ｔ２・・・・に対して論理「０」
と「１」に対応する論理信号電圧Ｖ０とＶ１を割り当て
ている。
【０００３】
【発明が解決しようとする課題】このようなインターフ
ェースにより電子装置架間或いは電子装置架内ラック間
をケーブルで接続するとき、接続距離の延長でケーブル
長が長くなることによって、或いは論理「０」と「１」
の繰り返し周期の短縮化による伝送速度の高速化につれ
て、そのケーブルが有するキャパシタンス、インダクタ
ンス、抵抗によって受信信号電圧振幅値が減少し、図５
に示すように、伝送信号電圧振幅減衰量（送信側の出力
信号電圧振幅値に対して受信側の受信信号電圧振幅値が
小さくなる比率を示す）が大きくなる。
ェースにより電子装置架間或いは電子装置架内ラック間
をケーブルで接続するとき、接続距離の延長でケーブル
長が長くなることによって、或いは論理「０」と「１」
の繰り返し周期の短縮化による伝送速度の高速化につれ
て、そのケーブルが有するキャパシタンス、インダクタ
ンス、抵抗によって受信信号電圧振幅値が減少し、図５
に示すように、伝送信号電圧振幅減衰量（送信側の出力
信号電圧振幅値に対して受信側の受信信号電圧振幅値が
小さくなる比率を示す）が大きくなる。
【０００４】このため、受信側デバイスの受信信号に対
する感度（信号電圧振幅値に対して正常動作をする領
域）が低下し、電子装置架間或いは電子装置架内ラック
間を接続するインターフェースとして機能しなくなるの
で、長い距離を接続できないという問題がある。
する感度（信号電圧振幅値に対して正常動作をする領
域）が低下し、電子装置架間或いは電子装置架内ラック
間を接続するインターフェースとして機能しなくなるの
で、長い距離を接続できないという問題がある。
【０００５】また、このように電圧振幅で伝送するイン
ターフェースでは、ケーブルを伝送する信号波を、受信
部においてケーブルと配線板の配線系の特性インピーダ
ンスを考慮して受信側で整合させて受信する必要があ
る。つまり、信号波形を受信する際に反射による波形乱
れを抑えることが従来の電圧伝送では必須であった。
ターフェースでは、ケーブルを伝送する信号波を、受信
部においてケーブルと配線板の配線系の特性インピーダ
ンスを考慮して受信側で整合させて受信する必要があ
る。つまり、信号波形を受信する際に反射による波形乱
れを抑えることが従来の電圧伝送では必須であった。
【０００６】この場合、整合を行うために、終端部に終
端抵抗を設置することが必要となるが、この終端部には
論理電圧の振幅に応じて電流が流れ、この電流によって
終端抵抗で電力消費が発生し、この値は２０〜８０ｍＷ
位にも達する。
端抵抗を設置することが必要となるが、この終端部には
論理電圧の振幅に応じて電流が流れ、この電流によって
終端抵抗で電力消費が発生し、この値は２０〜８０ｍＷ
位にも達する。
【０００７】本発明の目的は、信号として電流を使用し
て、電子装置架を構成するラック間或いは電子装置架間
を接続するケーブル長や伝送速度の影響を受けず、また
終端抵抗も不要にして無駄だ電力消費もないようにした
インターフェースを提供することである。
て、電子装置架を構成するラック間或いは電子装置架間
を接続するケーブル長や伝送速度の影響を受けず、また
終端抵抗も不要にして無駄だ電力消費もないようにした
インターフェースを提供することである。
【０００８】
【課題を解決するための手段】このために本発明は、電
子装置架を構成するラック間、或いは電子装置架間を接
続するインターフェースにおいて、送信側で、論理
「１」と「０」に対応して異なる値の２種の電流を規定
すると共に該論理の閾値となる電流を規定し、伝送にあ
たり該論理「１」と「０」の信号継続時間に応じて上記
２種の電流を切り替え伝送データ信号として、上記閾値
となる電流と共に送信し、受信側で、上記閾値の電流に
対する上記伝送データ信号の電流値の大小で上記論理
「１」と「０」を判別するように構成した。
子装置架を構成するラック間、或いは電子装置架間を接
続するインターフェースにおいて、送信側で、論理
「１」と「０」に対応して異なる値の２種の電流を規定
すると共に該論理の閾値となる電流を規定し、伝送にあ
たり該論理「１」と「０」の信号継続時間に応じて上記
２種の電流を切り替え伝送データ信号として、上記閾値
となる電流と共に送信し、受信側で、上記閾値の電流に
対する上記伝送データ信号の電流値の大小で上記論理
「１」と「０」を判別するように構成した。
【０００９】
【実施例】以下、本発明の実施例について説明する。図
１はその一実施例のインターフェースの送信側の回路を
示す図である。１は論理「１」用電流回路であって、電
圧Ｖの電圧源に抵抗Ｒ１が直列接続されている。２は論
理「０」用電流回路であって、電圧Ｖの電圧源に抵抗Ｒ
０が直列接続されている。抵抗Ｒ１、Ｒ０はこれら回路
１、２に切替接続されるケーブル３の線路抵抗値に比べ
て充分大きな値に設定され、ケーブル長に依存せずに電
流値を一定にできるようになっている。４は閾値用電流
回路であって、電圧Ｖの電圧源と抵抗Ｒ３が直列接続さ
れており、この抵抗Ｒ３もここに接続されるケーブル５
の線路抵抗に比べて充分大きな値に設定されている。
１はその一実施例のインターフェースの送信側の回路を
示す図である。１は論理「１」用電流回路であって、電
圧Ｖの電圧源に抵抗Ｒ１が直列接続されている。２は論
理「０」用電流回路であって、電圧Ｖの電圧源に抵抗Ｒ
０が直列接続されている。抵抗Ｒ１、Ｒ０はこれら回路
１、２に切替接続されるケーブル３の線路抵抗値に比べ
て充分大きな値に設定され、ケーブル長に依存せずに電
流値を一定にできるようになっている。４は閾値用電流
回路であって、電圧Ｖの電圧源と抵抗Ｒ３が直列接続さ
れており、この抵抗Ｒ３もここに接続されるケーブル５
の線路抵抗に比べて充分大きな値に設定されている。
【００１０】上記した論理「１」用電流回路１で規定す
る電流値、論理「０」用電流回路２で規定する電流値
は、閾値用電流回路４で規定する電流値により、その大
小が規定される。すなわち、各回路１、２、４の電圧源
は同一電圧振幅Ｖに、抵抗はＲ１＜Ｒ３＜Ｒ０の関係に
その値が設定されている。
る電流値、論理「０」用電流回路２で規定する電流値
は、閾値用電流回路４で規定する電流値により、その大
小が規定される。すなわち、各回路１、２、４の電圧源
は同一電圧振幅Ｖに、抵抗はＲ１＜Ｒ３＜Ｒ０の関係に
その値が設定されている。
【００１１】この閾値用電流回路４で発生する閾値電流
は、電子装置間或いはラック間に対して伝送データ信号
６と共に閾値データ信号７として並列関係で伝送され
る。この閾値データ信号７は、伝送データ信号６が複数
ある場合でも、最低１つあれば良い。
は、電子装置間或いはラック間に対して伝送データ信号
６と共に閾値データ信号７として並列関係で伝送され
る。この閾値データ信号７は、伝送データ信号６が複数
ある場合でも、最低１つあれば良い。
【００１２】８は電流切替スイッチであって、スイッチ
制御部９から出力する切替信号に基づき、論理「１」用
電流回路１と論理「０」用電流回路２の一方を選択する
よう切り替えられる。この電流切替スイッチ８の切り替
えによって、伝送データ信号６が発生することになる。
制御部９から出力する切替信号に基づき、論理「１」用
電流回路１と論理「０」用電流回路２の一方を選択する
よう切り替えられる。この電流切替スイッチ８の切り替
えによって、伝送データ信号６が発生することになる。
【００１３】この電流切替スイッチ８の切替速度は伝送
信号の伝送速度に対応するが、その切り替えによって流
れる電流は予め決まった一定の値の電流であるために、
伝送速度によって電流値が変化することはない。
信号の伝送速度に対応するが、その切り替えによって流
れる電流は予め決まった一定の値の電流であるために、
伝送速度によって電流値が変化することはない。
【００１４】上記したスイッチ制御部９は同期回路１０
からの信号に基づき制御され、この同期回路１０は受信
するデータ信号１１とクロック信号１２を基にして、ク
ロック信号１２に同期してデータ信号１１に対応する制
御用信号を作成し、スイッチ制御部９に送る。よって、
電流切替スイッチ８は、データ信号１１に対応して、論
理「１」用電流回路１と論理「０」用電流回路２の出力
電流を切替制御することになる。
からの信号に基づき制御され、この同期回路１０は受信
するデータ信号１１とクロック信号１２を基にして、ク
ロック信号１２に同期してデータ信号１１に対応する制
御用信号を作成し、スイッチ制御部９に送る。よって、
電流切替スイッチ８は、データ信号１１に対応して、論
理「１」用電流回路１と論理「０」用電流回路２の出力
電流を切替制御することになる。
【００１５】図２は受信側の構成を示す図である。伝送
データ信号６は閾値データ信号７と共に受信され、電流
判別回路１３において閾値データ信号７の電流値と大小
が比較されて、大きければ論理「１」、小さければ論理
「０」に判定される。１４は同期回路部であって、クロ
ック信号１５を基にして受信データ信号の同期をとる。
閾値データ信号７が伝送データ信号６に対応して存在す
るため、論理の規定は正確に行われる。
データ信号６は閾値データ信号７と共に受信され、電流
判別回路１３において閾値データ信号７の電流値と大小
が比較されて、大きければ論理「１」、小さければ論理
「０」に判定される。１４は同期回路部であって、クロ
ック信号１５を基にして受信データ信号の同期をとる。
閾値データ信号７が伝送データ信号６に対応して存在す
るため、論理の規定は正確に行われる。
【００１６】本実施例では、送信側の抵抗は大きいが、
電流値は閾値電流に対応して任意に設定できるため、信
号電流自体を小さな値に抑えることができ、また受信側
も反射等を考慮する必要がないため、電圧伝送のように
終端抵抗を設置する必要がなく、電力消費も従来の電圧
伝送に比較し、１桁〜２桁程度低減できる。
電流値は閾値電流に対応して任意に設定できるため、信
号電流自体を小さな値に抑えることができ、また受信側
も反射等を考慮する必要がないため、電圧伝送のように
終端抵抗を設置する必要がなく、電力消費も従来の電圧
伝送に比較し、１桁〜２桁程度低減できる。
【００１７】図３は伝送時間軸を横軸とし、本実施例の
インターフェースの論理信号電流を縦軸とした説明図で
あって、時間軸に沿って論理「１」、「０」に対応した
電流Ｉ１、Ｉ０が流れることになる。Ｉthは閾値データ
信号電流である。
インターフェースの論理信号電流を縦軸とした説明図で
あって、時間軸に沿って論理「１」、「０」に対応した
電流Ｉ１、Ｉ０が流れることになる。Ｉthは閾値データ
信号電流である。
【００１８】本実施例では、送信側の論理「１」用電流
回路１、論理「０」用電流回路２、閾値用電流回路４、
電流切替スイッチ８、スイッチ制御部９、同期回路１０
等はその機能をＬＳＩ化等で機能集約できるため、小型
化が可能となる。
回路１、論理「０」用電流回路２、閾値用電流回路４、
電流切替スイッチ８、スイッチ制御部９、同期回路１０
等はその機能をＬＳＩ化等で機能集約できるため、小型
化が可能となる。
【００１９】
【発明の効果】以上から本発明によれば、電流の値を論
理「０」、「１」に対応して規定したので、接続するケ
ーブル長や伝送信号速度に依存せずに伝送を行うことが
でき、従来の電圧伝送のインターフェースに比較して長
距離伝送が可能となる。また、終端抵抗も不要となり無
駄な電力消費もなくなる。
理「０」、「１」に対応して規定したので、接続するケ
ーブル長や伝送信号速度に依存せずに伝送を行うことが
でき、従来の電圧伝送のインターフェースに比較して長
距離伝送が可能となる。また、終端抵抗も不要となり無
駄な電力消費もなくなる。
【図１】 本発明の一実施例の送信側のインターフェー
スの回路図である。
スの回路図である。
【図２】 同実施例の受信側のインターフェースの回路
図である。
図である。
【図３】 同実施例のインターフェース特性を示す図で
ある。
ある。
【図４】 従来の電圧伝送のインターフェース特性を示
す図である。
す図である。
【図５】 従来の電圧伝送のインターフェースの伝送信
号電圧振幅減衰量の特性を示す図である。
号電圧振幅減衰量の特性を示す図である。
１：論理「１」用電流回路、２：論理「０」用電流回
路、３：ケーブル、４：閾値用電流回路、５：ケーブ
ル、６：伝送データ信号、７：閾値データ信号、８：電
流切替スイッチ、９：スイッチ制御部、１０：同期回路
部、１１：データ信号、１２：クロック信号、１３：電
流判別回路、１４：同期回路、１５：クロック信号。
路、３：ケーブル、４：閾値用電流回路、５：ケーブ
ル、６：伝送データ信号、７：閾値データ信号、８：電
流切替スイッチ、９：スイッチ制御部、１０：同期回路
部、１１：データ信号、１２：クロック信号、１３：電
流判別回路、１４：同期回路、１５：クロック信号。
Claims (1)
- 【請求項１】 電子装置架を構成するラック間、或いは
電子装置架間を接続するインターフェースにおいて、 送信側で、論理「１」と「０」に対応して異なる値の２
種の電流を規定すると共に該論理の閾値となる電流を規
定し、伝送にあたり該論理「１」と「０」の信号継続時
間に応じて上記２種の電流を切り替え伝送データ信号と
して、上記閾値となる電流と共に送信し、 受信側で、上記閾値の電流に対する上記伝送データ信号
の電流値の大小で上記論理「１」と「０」を判別するこ
とを特徴とする電流回路インターフェース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20613192A JPH0630053A (ja) | 1992-07-10 | 1992-07-10 | 電流回路インターフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20613192A JPH0630053A (ja) | 1992-07-10 | 1992-07-10 | 電流回路インターフェース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0630053A true JPH0630053A (ja) | 1994-02-04 |
Family
ID=16518302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20613192A Withdrawn JPH0630053A (ja) | 1992-07-10 | 1992-07-10 | 電流回路インターフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018176A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Electronics Service Co Ltd | リモート監視システムおよび方法 |
| WO2018173129A1 (ja) * | 2017-03-22 | 2018-09-27 | 株式会社エニイワイヤ | 制御・監視信号伝送システム |
-
1992
- 1992-07-10 JP JP20613192A patent/JPH0630053A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018176A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Electronics Service Co Ltd | リモート監視システムおよび方法 |
| WO2018173129A1 (ja) * | 2017-03-22 | 2018-09-27 | 株式会社エニイワイヤ | 制御・監視信号伝送システム |
| JPWO2018173129A1 (ja) * | 2017-03-22 | 2020-01-16 | 株式会社 エニイワイヤ | 制御・監視信号伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287386A (en) | Differential driver/receiver circuit | |
| JPH07202947A (ja) | 信号伝送回路 | |
| US5495186A (en) | Differential type MOS transmission circuit | |
| US5587824A (en) | Open collector communications link | |
| US5898729A (en) | Fault tolerant digital transmission system | |
| US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
| EP0687069A1 (en) | Pulse generation | |
| USRE42178E1 (en) | Fiber optic conversion system and method | |
| JPH0630053A (ja) | 電流回路インターフェース | |
| US6801043B2 (en) | Time domain reflectometry based transmitter equalization | |
| US4987322A (en) | Driver-receiver pair for low noise digital signaling | |
| JPH09505708A (ja) | 受信および信号処理装置 | |
| US7106125B1 (en) | Method and apparatus to optimize receiving signal reflection | |
| JPH07118725B2 (ja) | パルス伝送方式 | |
| US6628721B1 (en) | Simplified differential signaling | |
| JPH0818583A (ja) | 伝送線路終端方法 | |
| US6366976B1 (en) | Device for connecting a subscriber to a bus line | |
| JP3180697B2 (ja) | アンダーシュートオーバーシュート防止回路 | |
| US4648132A (en) | Communication control apparatus | |
| JP3132450B2 (ja) | 差動受信回路 | |
| JP3736784B2 (ja) | 受信装置および信号伝送システム | |
| JP3232797B2 (ja) | キャリアセンス付き受信回路 | |
| JPH05153099A (ja) | 双方向性信号線の信号送受信回路 | |
| KR950007503B1 (ko) | 디지탈 키폰시스템의 고속용 피씨엠 하이웨이 회로 | |
| JPH0239904B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |