JPH07118725B2 - パルス伝送方式 - Google Patents
パルス伝送方式Info
- Publication number
- JPH07118725B2 JPH07118725B2 JP61021902A JP2190286A JPH07118725B2 JP H07118725 B2 JPH07118725 B2 JP H07118725B2 JP 61021902 A JP61021902 A JP 61021902A JP 2190286 A JP2190286 A JP 2190286A JP H07118725 B2 JPH07118725 B2 JP H07118725B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- transmitted
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はECL,CML回路でのパルス伝送に好適なパルス伝
送方式に関する。
送方式に関する。
従来のECL,CML回路のパルス伝送は、グランドと共にパ
ルス信号のみを伝送していた。
ルス信号のみを伝送していた。
しかし、送信，受信側のグランド電位に差がある場合、
この電位の分、信号比較電位が変化したことになり、第
３図に示すように、受信側が信号変化（“H"レベル→
“L"レベル，“L"レベル→“H"レベル）を検出する時刻
が変わる。これは送信側からの遅延時間が変化するとい
うことである。
この電位の分、信号比較電位が変化したことになり、第
３図に示すように、受信側が信号変化（“H"レベル→
“L"レベル，“L"レベル→“H"レベル）を検出する時刻
が変わる。これは送信側からの遅延時間が変化するとい
うことである。
第３図で信号はＡ点,B点,C点の順に伝送され、Ｃ点の波
形は送信，受信側のグランド電位差△Ｖが０〔Ｖ〕のと
きＣとなり、×〔Ｖ〕のときＣ×となる。このときＢ点
の信号変化時間と比較電位の差（×〔Ｖ〕）から時間差
△tpdが生ずる。つまり比較電位が正常時（△Ｖ＝０
〔Ｖ〕）の遅延時間tpdから△tpdだけ遅延時間が変化し
たことになる。
形は送信，受信側のグランド電位差△Ｖが０〔Ｖ〕のと
きＣとなり、×〔Ｖ〕のときＣ×となる。このときＢ点
の信号変化時間と比較電位の差（×〔Ｖ〕）から時間差
△tpdが生ずる。つまり比較電位が正常時（△Ｖ＝０
〔Ｖ〕）の遅延時間tpdから△tpdだけ遅延時間が変化し
たことになる。
これは特に同種の信号を多数の受信点へ伝送する場合、
各受信点の間で信号受信時間差が生ずることになり問題
となる。
各受信点の間で信号受信時間差が生ずることになり問題
となる。
また比較電位が変化した分、伝送系のノイズマージンを
低下させたことになり問題であった。
低下させたことになり問題であった。
この対策として従来は、第４図に示すように送信側の両
極出力とグランドの３本を伝送していた。しかし、伝送
したい信号の二倍の信号線数が必要なため、伝送する信
号数が多くなると実現するのが困難であった。
極出力とグランドの３本を伝送していた。しかし、伝送
したい信号の二倍の信号線数が必要なため、伝送する信
号数が多くなると実現するのが困難であった。
なお、従来の伝送に関するものは例えば1977フェァチャ
イルドカメラ アンド インスツルメント コーポレー
ション イーシーエル データ ブック５−21 フィグ
５−22（1977Fairchild Camera and Instrument Corpor
ation ECL DATA BOOK5−21 Fig5−22）が挙げられ
る。
イルドカメラ アンド インスツルメント コーポレー
ション イーシーエル データ ブック５−21 フィグ
５−22（1977Fairchild Camera and Instrument Corpor
ation ECL DATA BOOK5−21 Fig5−22）が挙げられ
る。
本発明の目的は、パルス信号伝送時の送信側、受信側の
グランド電位差によれ遅延時間の変化、ノイズマージン
の低下を防ぐパルス伝送方式を提供することにある。
グランド電位差によれ遅延時間の変化、ノイズマージン
の低下を防ぐパルス伝送方式を提供することにある。
本発明では、送信回路の電源部においてパルス信号の変
位検出用の比較電位を生成し、これを受信回路に伝送す
ることにより、受信回路が受信信号の変位検出をその比
較電位によって行なう。これにより、比較電位を一定に
することができ、送信回路側と受信回路側のグランド電
位に電位差がある場合でも、常に、両者のグランド電位
に電位差がない場合と同じだけの遅延時間でパルス信号
を伝送することが可能となる。
位検出用の比較電位を生成し、これを受信回路に伝送す
ることにより、受信回路が受信信号の変位検出をその比
較電位によって行なう。これにより、比較電位を一定に
することができ、送信回路側と受信回路側のグランド電
位に電位差がある場合でも、常に、両者のグランド電位
に電位差がない場合と同じだけの遅延時間でパルス信号
を伝送することが可能となる。
以下、本発明の一実施例を第１図，第２図により説明す
る。
る。
第１図は従来例を示す第３図に対する図で、信号作成の
基準電源Vrefが送信側のみで、受信側は送信側のVrefを
使用している点が異なる。
基準電源Vrefが送信側のみで、受信側は送信側のVrefを
使用している点が異なる。
第２図は第１図を実際の回路で記述したものである。
本実施例は、送信受信ともECL回路の同極性アンプで、
パルス信号はＡ点,B点,C点の順で伝送される。
パルス信号はＡ点,B点,C点の順で伝送される。
伝送はパルス信号の他に比較電位Vrefとグランドを行
う。
う。
伝送されるパルス信号と、Vrefは受信側でRTにより終端
される。このRTは伝送線のインピーダンスと同じ値の抵
抗を使用する。
される。このRTは伝送線のインピーダンスと同じ値の抵
抗を使用する。
ECL回路は、公知の如くVrefに対し入力信号の電位が高
電位か低電位かによりスイッチする回路であり、遅延時
間を考える場合の基準はVrefを信号が通過した時点であ
る。
電位か低電位かによりスイッチする回路であり、遅延時
間を考える場合の基準はVrefを信号が通過した時点であ
る。
本実施例ではこの遅延時間の基準となるVrefが信号と同
じ条件で伝送されるため、送受信間のグランド電位差の
影響を受けず、またコモンモードノイズに対しても信号
とVrefに同じ条件でノイズが乗ることになるため、ノイ
ズマージンを応げる効果がある。
じ条件で伝送されるため、送受信間のグランド電位差の
影響を受けず、またコモンモードノイズに対しても信号
とVrefに同じ条件でノイズが乗ることになるため、ノイ
ズマージンを応げる効果がある。
本発明によれば、伝送系でのグランド電位差が遅延時間
に与える影響を無視でき、またコモンモードノイズに対
するノイズマージンを広げることが可能なため、ノイズ
マージンの広い高精度な信号伝送が行える。
に与える影響を無視でき、またコモンモードノイズに対
するノイズマージンを広げることが可能なため、ノイズ
マージンの広い高精度な信号伝送が行える。
第１図は本発明の一実施例の伝送概念図、第２図は同じ
く実施例の回路図、第３図は従来の伝送概念図、第４図
は従来の両極性伝送図である。 Vref……比較電位、△Ｖ……グランド電位差、RT……終
端抵抗。
く実施例の回路図、第３図は従来の伝送概念図、第４図
は従来の両極性伝送図である。 Vref……比較電位、△Ｖ……グランド電位差、RT……終
端抵抗。
Claims (1)
- 【請求項１】伝送線の一端に接続された送信回路と、他
端に接続された受信回路とを有し、前記伝送線を介して
前記送信回路から前記受信回路へパルス信号が伝送され
るパルス伝送方式において、 前記送信回路はパルス信号の変位検出用の比較電位を生
成する電源部を備え、前記電源部において生成した比較
電位を前記受信回路に伝送することを特徴とするパルス
伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021902A JPH07118725B2 (ja) | 1986-02-05 | 1986-02-05 | パルス伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021902A JPH07118725B2 (ja) | 1986-02-05 | 1986-02-05 | パルス伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62180643A JPS62180643A (ja) | 1987-08-07 |
| JPH07118725B2 true JPH07118725B2 (ja) | 1995-12-18 |
Family
ID=12068036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61021902A Expired - Lifetime JPH07118725B2 (ja) | 1986-02-05 | 1986-02-05 | パルス伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118725B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996031038A1 (fr) * | 1995-03-24 | 1996-10-03 | Hitachi, Ltd. | Technique de transmission de donnees, circuit emetteur/recepteur correspondant et unite de traitement de signaux |
| JP3179330B2 (ja) * | 1996-02-28 | 2001-06-25 | 日本電気株式会社 | インタフェース回路 |
| JP3512168B2 (ja) * | 1999-04-21 | 2004-03-29 | 松下電器産業株式会社 | 信号送受信装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068408A (ja) * | 1973-10-18 | 1975-06-07 |
-
1986
- 1986-02-05 JP JP61021902A patent/JPH07118725B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62180643A (ja) | 1987-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388725A (en) | Bus transmission system | |
| US3991379A (en) | Logic level decoding circuit | |
| WO1992017938A3 (en) | Differential driver/receiver circuit | |
| WO1998028886A3 (en) | Line terminal circuit for controlling the common mode voltage level on a transmission line | |
| GB2095064A (en) | Level-crossing point detection circuit | |
| US4375099A (en) | Link performance indicator with alternate data sampling and error indication generation | |
| JPH04219035A (ja) | 通信装置 | |
| CA2289357A1 (en) | Digital signal transmitter and receiver using source based reference logic levels | |
| JPH0741232Y2 (ja) | 非同期２進データ通信回路 | |
| JPH07118725B2 (ja) | パルス伝送方式 | |
| US5625648A (en) | Signal receiving and signal processing unit | |
| US4680431A (en) | Data network interface module with circuitry for disconnecting a module that has lost supply voltage | |
| JP3325851B2 (ja) | 通信システムの障害検出装置 | |
| US4785467A (en) | Transmission system employing high impedance detection for carrier detection | |
| US4598412A (en) | Binary digital data signal reproducing circuit in digital data transmission system | |
| US5687321A (en) | Method and apparatus for transmitting signals over a wire pair having activity detection capability | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| US6628721B1 (en) | Simplified differential signaling | |
| JPH0441531B2 (ja) | ||
| JPS599473Y2 (ja) | 平衡形直流バス回路 | |
| JP3436214B2 (ja) | データ検出方式およびこれを用いた電子機器 | |
| JP3350476B2 (ja) | 通信システムの受信回路 | |
| US6600791B1 (en) | Receiver and signal transmission system | |
| JP3232797B2 (ja) | キャリアセンス付き受信回路 | |
| JPS6247019B2 (ja) |