JPH0629857A - Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステム - Google Patents
Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステムInfo
- Publication number
- JPH0629857A JPH0629857A JP20454892A JP20454892A JPH0629857A JP H0629857 A JPH0629857 A JP H0629857A JP 20454892 A JP20454892 A JP 20454892A JP 20454892 A JP20454892 A JP 20454892A JP H0629857 A JPH0629857 A JP H0629857A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dsp
- digital
- signal processing
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】
【目的】 従来のＡ／Ｄ，Ｄ／Ａ内蔵ＤＳＰによる信号
処理方式は、ＤＳＰ内部にＭＯＳ構造化されたＡ／Ｄ，
Ｄ／Ａ変換器を内蔵したものが使用されている。しか
し、これら変換器はあくまでもハードウエア構成によ
り、ワンチップにしたもので、価格のアップ等は避けら
れない。これらのハードウエア構成による弊害を取り除
くことにある。 【構成】 Ａ／Ｄ変換器１によってアナログ入力信号を
ディジタルに変換する。ディジタルインタフェース（Ｉ
／Ｆ）４はディジタル入力信号の受入部であり、切換え
スイッチ２はこれらの入力信号を切換える。ＤＳＰ３は
従来ハードウエアにおいて行っていたΣΔＤＡ変換のプ
ロセスをシグナル・プロセッサーのファーム・ウェアを
ソフトウエア的に行う。Ａ／Ｄ変換器１によって変換さ
れたディジタル信号、或いはディジタルＩ／Ｆ４を介し
て入力されるディジタル入力信号をＤＳＰ３によって演
算処理することによりＰＷＭ化された信号を得る。
処理方式は、ＤＳＰ内部にＭＯＳ構造化されたＡ／Ｄ，
Ｄ／Ａ変換器を内蔵したものが使用されている。しか
し、これら変換器はあくまでもハードウエア構成によ
り、ワンチップにしたもので、価格のアップ等は避けら
れない。これらのハードウエア構成による弊害を取り除
くことにある。 【構成】 Ａ／Ｄ変換器１によってアナログ入力信号を
ディジタルに変換する。ディジタルインタフェース（Ｉ
／Ｆ）４はディジタル入力信号の受入部であり、切換え
スイッチ２はこれらの入力信号を切換える。ＤＳＰ３は
従来ハードウエアにおいて行っていたΣΔＤＡ変換のプ
ロセスをシグナル・プロセッサーのファーム・ウェアを
ソフトウエア的に行う。Ａ／Ｄ変換器１によって変換さ
れたディジタル信号、或いはディジタルＩ／Ｆ４を介し
て入力されるディジタル入力信号をＤＳＰ３によって演
算処理することによりＰＷＭ化された信号を得る。
Description
【０００１】
【産業上の利用分野】本発明は音響増幅等に使用される
ＤＳＰによる信号処理方式に関する。
ＤＳＰによる信号処理方式に関する。
【０００２】
【従来の技術】従来のディジタル信号処理装置は図７の
ような構成となっている。図に示すように、アナログ入
力信号をディジタルに変換するＡ／Ｄ変換器１、入力信
号を切換える切換えスイッチ２、トーンコントロール，
ラウドネス，イコライザ等の処理を行うＤＳＰ３、ディ
ジタルを１ビットのディジタルに変換するＤ／Ａ変換器
１９及びディジタル入力信号の受入部であるディジタル
インタフェース（Ｉ／Ｆ）４などから構成されている。
なお、Ａ／Ｄ変換器１やＤ／Ａ変換器１９は逐次比較型
やΣΔ型などが利用されている。また、Ｄ／Ａ変換器１
９における入力信号はディジタル信号であり、ΣΔ型の
場合の出力信号は１ビットのディジタル信号である。Σ
Δ変調においては、この１ビット・ディジタル信号を、
ローパスフィルター（ＬＰＦ）に通すことにより、アナ
ログ信号を得る。
ような構成となっている。図に示すように、アナログ入
力信号をディジタルに変換するＡ／Ｄ変換器１、入力信
号を切換える切換えスイッチ２、トーンコントロール，
ラウドネス，イコライザ等の処理を行うＤＳＰ３、ディ
ジタルを１ビットのディジタルに変換するＤ／Ａ変換器
１９及びディジタル入力信号の受入部であるディジタル
インタフェース（Ｉ／Ｆ）４などから構成されている。
なお、Ａ／Ｄ変換器１やＤ／Ａ変換器１９は逐次比較型
やΣΔ型などが利用されている。また、Ｄ／Ａ変換器１
９における入力信号はディジタル信号であり、ΣΔ型の
場合の出力信号は１ビットのディジタル信号である。Σ
Δ変調においては、この１ビット・ディジタル信号を、
ローパスフィルター（ＬＰＦ）に通すことにより、アナ
ログ信号を得る。
【０００３】図８はΣΔ変調の基本構成のブロック図で
ある。ディジタル入力信号は、積分器２１で積分され、
加算器２２を介して比較器２３に入力される。この入力
波形は比較器２３で基準値と比較されて二値化される。
遅延２４で遅延され、積分器２１で積分することにより
同様の信号が出力され、加算器２２でマイナスとして加
算され、情報量が減ってくる。これが比較され、１ビッ
トのオン／オフ信号が出力される。
ある。ディジタル入力信号は、積分器２１で積分され、
加算器２２を介して比較器２３に入力される。この入力
波形は比較器２３で基準値と比較されて二値化される。
遅延２４で遅延され、積分器２１で積分することにより
同様の信号が出力され、加算器２２でマイナスとして加
算され、情報量が減ってくる。これが比較され、１ビッ
トのオン／オフ信号が出力される。
【０００４】このように、ΣΔ変調の基本構成は、Ａ／
Ｄ変換器に近い内容であり、元々、Ａ／Ｄ変換器のため
に作られたものであるが、高精度な出力がとれるので、
Ｄ／Ａ変換器に応用されている回路の内容である。従っ
て、少し仕様を変更することによってＡ／Ｄ変換器にも
Ｄ／Ａ変換器にも使用できる。このΣΔ変調の内容をハ
ードウエアにより実現したものがΣΔ型Ａ／Ｄ，Ｄ／Ａ
変換器である。
Ｄ変換器に近い内容であり、元々、Ａ／Ｄ変換器のため
に作られたものであるが、高精度な出力がとれるので、
Ｄ／Ａ変換器に応用されている回路の内容である。従っ
て、少し仕様を変更することによってＡ／Ｄ変換器にも
Ｄ／Ａ変換器にも使用できる。このΣΔ変調の内容をハ
ードウエアにより実現したものがΣΔ型Ａ／Ｄ，Ｄ／Ａ
変換器である。
【０００５】
【発明が解決しようとする課題】しかし、従来のＤＳＰ
による信号処理方式は、ＤＳＰ内部にＭＯＳ構造化され
たＡ／Ｄ，Ｄ／Ａ変換器を内蔵したものが使用されてい
る。しかし、これら変換器はあくまでもハードウエア構
成により、ワンチップにしたもので、価格のアップ等は
避けられない。また、ΣΔ型などはオーディオ用など、
その利用範囲が限定される場合が多く、研究・開発段階
や、特殊用途向けなどに対しての汎用性は高いとは言え
ない。逆に、それらの目的に合うデバイスがあったとし
ても、かなりのコストになり、カスタム化した場合で
は、最小量産数の限度という問題がある。
による信号処理方式は、ＤＳＰ内部にＭＯＳ構造化され
たＡ／Ｄ，Ｄ／Ａ変換器を内蔵したものが使用されてい
る。しかし、これら変換器はあくまでもハードウエア構
成により、ワンチップにしたもので、価格のアップ等は
避けられない。また、ΣΔ型などはオーディオ用など、
その利用範囲が限定される場合が多く、研究・開発段階
や、特殊用途向けなどに対しての汎用性は高いとは言え
ない。逆に、それらの目的に合うデバイスがあったとし
ても、かなりのコストになり、カスタム化した場合で
は、最小量産数の限度という問題がある。
【０００６】本発明はこのような点に鑑みてなされたも
のであり、ハードウエア構成による弊害を取り除いた、
利用範囲が広く、汎用性が高く、数量によるコスト高の
少ないＤＳＰによる信号処理方式を提供することを目的
とする。また、本発明の他の目的は、上記ＤＳＰによる
信号処理方式を用いた電力増幅装置を提供することを目
的とする。さらに、上記電力増幅装置を備えたスピーカ
システムを提供することを目的とする。
のであり、ハードウエア構成による弊害を取り除いた、
利用範囲が広く、汎用性が高く、数量によるコスト高の
少ないＤＳＰによる信号処理方式を提供することを目的
とする。また、本発明の他の目的は、上記ＤＳＰによる
信号処理方式を用いた電力増幅装置を提供することを目
的とする。さらに、上記電力増幅装置を備えたスピーカ
システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明によるＤＳＰによる信号処理方式は、Ａ／Ｄ変
換器によってアナログ信号からＰＣＭ化されたディジタ
ル信号、或いは信号合成装置等によって作り出されたデ
ィジタル信号をＤＳＰによって演算処理することにより
ＰＷＭ化された信号を得ることに特徴を有している。ま
た、本発明によるＤＳＰによる信号処理方式を用いた電
力増幅装置は、上記のＤＳＰによる信号処理方式によ
り、ＰＷＭ化された信号をＤ級増幅によりＰＷＭ増幅す
ることに特徴を有している。さらに、本発明によるスピ
ーカーシステムは、上記のＤＳＰによる信号処理方式を
用いた電力増幅装置を備えたことに特徴を有している。
に本発明によるＤＳＰによる信号処理方式は、Ａ／Ｄ変
換器によってアナログ信号からＰＣＭ化されたディジタ
ル信号、或いは信号合成装置等によって作り出されたデ
ィジタル信号をＤＳＰによって演算処理することにより
ＰＷＭ化された信号を得ることに特徴を有している。ま
た、本発明によるＤＳＰによる信号処理方式を用いた電
力増幅装置は、上記のＤＳＰによる信号処理方式によ
り、ＰＷＭ化された信号をＤ級増幅によりＰＷＭ増幅す
ることに特徴を有している。さらに、本発明によるスピ
ーカーシステムは、上記のＤＳＰによる信号処理方式を
用いた電力増幅装置を備えたことに特徴を有している。
【０００８】
【作用】Ａ／Ｄ変換器によってアナログ入力信号をＰＣ
Ｍ化されたディジタル信号に変換する。この変換された
ディジタル信号は切換えスイッチを介して、ＤＳＰに入
力される。従来ハードウエアにおいて行っていたΣΔＤ
Ａ変換のプロセスをシグナル・プロセッサーのファーム
・ウェアをソフトウエア的に行うＤＳＰによって演算処
理することによりＰＷＭ化された信号を得る。或いはデ
ィジタルＩ／Ｆを介して入力されるディジタル入力信号
は切換えスイッチを介して上記ＤＳＰに入力され、ＤＳ
Ｐによって演算処理することによりＰＷＭ化された信号
を得る。
Ｍ化されたディジタル信号に変換する。この変換された
ディジタル信号は切換えスイッチを介して、ＤＳＰに入
力される。従来ハードウエアにおいて行っていたΣΔＤ
Ａ変換のプロセスをシグナル・プロセッサーのファーム
・ウェアをソフトウエア的に行うＤＳＰによって演算処
理することによりＰＷＭ化された信号を得る。或いはデ
ィジタルＩ／Ｆを介して入力されるディジタル入力信号
は切換えスイッチを介して上記ＤＳＰに入力され、ＤＳ
Ｐによって演算処理することによりＰＷＭ化された信号
を得る。
【０００９】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の一実施例におけるＤＳＰによる
信号処理方式のブロック図である。図に示すように、ア
ナログ入力信号をディジタルに変換するＡ／Ｄ変換器
１、入力信号を切換える切換えスイッチ２、従来ハード
ウエアにおいて行っていたΣΔＤＡ変換のプロセスをシ
グナル・プロセッサーのファーム・ウェアにおいて、ソ
フトウエア的に行うＤＳＰ３及びディジタル入力信号の
受入部であるディジタルインタフェース（Ｉ／Ｆ）４な
どから構成されている。Ａ／Ｄ変換器１によってアナロ
グ信号からＰＣＭ化されたディジタル信号、或いはディ
ジタルＩ／Ｆ４を介して入力されるディジタル入力信号
をＤＳＰ３によって演算処理することによりＰＷＭ化さ
れた信号を得る。
明する。図１は本発明の一実施例におけるＤＳＰによる
信号処理方式のブロック図である。図に示すように、ア
ナログ入力信号をディジタルに変換するＡ／Ｄ変換器
１、入力信号を切換える切換えスイッチ２、従来ハード
ウエアにおいて行っていたΣΔＤＡ変換のプロセスをシ
グナル・プロセッサーのファーム・ウェアにおいて、ソ
フトウエア的に行うＤＳＰ３及びディジタル入力信号の
受入部であるディジタルインタフェース（Ｉ／Ｆ）４な
どから構成されている。Ａ／Ｄ変換器１によってアナロ
グ信号からＰＣＭ化されたディジタル信号、或いはディ
ジタルＩ／Ｆ４を介して入力されるディジタル入力信号
をＤＳＰ３によって演算処理することによりＰＷＭ化さ
れた信号を得る。
【００１０】図２は本発明の一実施例におけるＤＳＰに
よる信号処理方式を用いた電力増幅装置のブロック図で
ある。図において、５はＤ級増幅器であり、６はＬＰＦ
であり、７は負荷であり、他は図１と同じである。ＤＳ
Ｐ３から出力されたＰＷＭ信号はＤ級増幅器５によりＰ
ＷＭ増幅され、ＬＰＦ６でアナログ信号に復調されたア
ナログ電力は負荷７に供給される。
よる信号処理方式を用いた電力増幅装置のブロック図で
ある。図において、５はＤ級増幅器であり、６はＬＰＦ
であり、７は負荷であり、他は図１と同じである。ＤＳ
Ｐ３から出力されたＰＷＭ信号はＤ級増幅器５によりＰ
ＷＭ増幅され、ＬＰＦ６でアナログ信号に復調されたア
ナログ電力は負荷７に供給される。
【００１１】図３は本発明の一実施例におけるＤＳＰに
よる信号処理方式を用いた電力増幅装置を備えたスピー
カシステムのブロック図である。図において８はスピー
カを表しており、他は図２と同じである。ＤＳＰ３から
出力されたＰＷＭ信号はＤ級増幅器５によりＰＷＭ増幅
され、ＬＰＦ６でアナログ信号に復調されたアナログ電
力はスピーカ８に供給される。
よる信号処理方式を用いた電力増幅装置を備えたスピー
カシステムのブロック図である。図において８はスピー
カを表しており、他は図２と同じである。ＤＳＰ３から
出力されたＰＷＭ信号はＤ級増幅器５によりＰＷＭ増幅
され、ＬＰＦ６でアナログ信号に復調されたアナログ電
力はスピーカ８に供給される。
【００１２】本発明は、従来ハードウエアにおいて行っ
ていたΣΔＤＡ変換のプロセスをシグナル・プロセッサ
ーのファーム・ウェアにおいて、ソフトウエア的に実現
するというものである。本来、このΣΔ変調の構成は信
号処理であり、理論的にはソフトウエアにおいても実現
可能なものである。特に、ディジタル・シグナル・プロ
セッサー（ＤＳＰ）を利用すれば、容易に実現できる。
図４は標準的なΣΔ変調方式のシグナルフロー・チャー
トである。この図において構成されるものは、加算処理
の加算１２と遅延処理の１サンプル遅延１４と比較処理
の比較器１３である。演算処理に関して言えば、これら
の処理は、従来のマイクロプロセッサー等でも問題なく
処理できる。しかし、リアルタイム性が必要となるの
で、そのためにはシグナル、プロセッサー（ＤＳＰ）の
高速処理で行う必要がある。比較処理の時に、生じる誤
差をＱ（Ｚ）とすれば、ΣΔ変調方式の動作は一般的に
次の式によって表現できる。 ｛Ｘ（Ｚ）−Ｚ-1Ｙ（Ｚ）｝１／（１−Ｚ-1）＋Ｑ（Ｚ）＝Ｙ（Ｚ） 式(1) または、 Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ-1）Ｑ（Ｚ） 式(2) 以上のことからわかるとおり、ΣΔ変換の処理はソフト
ウエアによる演算処理で、充分動作する。ここで、アナ
ログのＬＰＦに送る１ビットの信号は次の図５の構成で
実現する。つまり、演算の結果を、サンプリング信号ｆ
ｓのサンプリング期間だけ、ラッチ１６でラッチし、Ｌ
ＰＦ６に送れば良いわけである。
ていたΣΔＤＡ変換のプロセスをシグナル・プロセッサ
ーのファーム・ウェアにおいて、ソフトウエア的に実現
するというものである。本来、このΣΔ変調の構成は信
号処理であり、理論的にはソフトウエアにおいても実現
可能なものである。特に、ディジタル・シグナル・プロ
セッサー（ＤＳＰ）を利用すれば、容易に実現できる。
図４は標準的なΣΔ変調方式のシグナルフロー・チャー
トである。この図において構成されるものは、加算処理
の加算１２と遅延処理の１サンプル遅延１４と比較処理
の比較器１３である。演算処理に関して言えば、これら
の処理は、従来のマイクロプロセッサー等でも問題なく
処理できる。しかし、リアルタイム性が必要となるの
で、そのためにはシグナル、プロセッサー（ＤＳＰ）の
高速処理で行う必要がある。比較処理の時に、生じる誤
差をＱ（Ｚ）とすれば、ΣΔ変調方式の動作は一般的に
次の式によって表現できる。 ｛Ｘ（Ｚ）−Ｚ-1Ｙ（Ｚ）｝１／（１−Ｚ-1）＋Ｑ（Ｚ）＝Ｙ（Ｚ） 式(1) または、 Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ-1）Ｑ（Ｚ） 式(2) 以上のことからわかるとおり、ΣΔ変換の処理はソフト
ウエアによる演算処理で、充分動作する。ここで、アナ
ログのＬＰＦに送る１ビットの信号は次の図５の構成で
実現する。つまり、演算の結果を、サンプリング信号ｆ
ｓのサンプリング期間だけ、ラッチ１６でラッチし、Ｌ
ＰＦ６に送れば良いわけである。
【００１３】図６は本発明を実施するために用いられる
ＤＳＰのブロック構成図である。ディジタル信号処理器
であるＤＳＰ３は外部入出力３ａ、演算部３ｂ、ディジ
タル信号処理のアプリケーション及びΣΔ変調ソフトウ
エア等を格納している記憶部３ｃ及びその他周辺３ｄか
ら構成されており、ディジタル入力信号は１ビット信号
として出力される。続いてＬＰＦ６でアナログに復調さ
れる。図から明らかなように、ＤＳＰ３の内部にも外部
にも従来のハードウエアによるＤＡ変換器は存在してい
ない。
ＤＳＰのブロック構成図である。ディジタル信号処理器
であるＤＳＰ３は外部入出力３ａ、演算部３ｂ、ディジ
タル信号処理のアプリケーション及びΣΔ変調ソフトウ
エア等を格納している記憶部３ｃ及びその他周辺３ｄか
ら構成されており、ディジタル入力信号は１ビット信号
として出力される。続いてＬＰＦ６でアナログに復調さ
れる。図から明らかなように、ＤＳＰ３の内部にも外部
にも従来のハードウエアによるＤＡ変換器は存在してい
ない。
【００１４】また、近年ＤＳＰの性能も向上し、音声や
オーディオ処理においては主目的の処理以外に、他の処
理が充分に可能となっている。この様に、コスト、スペ
ースや仕様の問題等で、既存のＤ／Ａ変換器が利用でき
なくなった場合、本発明の方式は非常に有効であり、次
のような高範囲の利用が可能である。 ＤＳＰによるΣΔ変換方式Ｄ／Ａを利用した音声及
び音響用信号処理システム。 上記システムを内蔵する音声及び音響用信号処理装
置。 ＤＳＰによるΣΔ変換方式Ｄ／Ａを利用したディジ
ダル制御システム。 上記システムを内蔵するディジタル制御装置。 ＤＳＰによるΣΔ変換方式Ｄ／ＡとＤ級増幅器を利
用した、音声及び音響用信号処理システム。 上記システムを内蔵する音声及び音響処理装置。 ＤＳＰによるΣΔ変換方式Ｄ／ＡとＤ級増幅器を利
用した、ディジタル制御システム。 上記システムを内蔵するディジタル制御装置。
オーディオ処理においては主目的の処理以外に、他の処
理が充分に可能となっている。この様に、コスト、スペ
ースや仕様の問題等で、既存のＤ／Ａ変換器が利用でき
なくなった場合、本発明の方式は非常に有効であり、次
のような高範囲の利用が可能である。 ＤＳＰによるΣΔ変換方式Ｄ／Ａを利用した音声及
び音響用信号処理システム。 上記システムを内蔵する音声及び音響用信号処理装
置。 ＤＳＰによるΣΔ変換方式Ｄ／Ａを利用したディジ
ダル制御システム。 上記システムを内蔵するディジタル制御装置。 ＤＳＰによるΣΔ変換方式Ｄ／ＡとＤ級増幅器を利
用した、音声及び音響用信号処理システム。 上記システムを内蔵する音声及び音響処理装置。 ＤＳＰによるΣΔ変換方式Ｄ／ＡとＤ級増幅器を利
用した、ディジタル制御システム。 上記システムを内蔵するディジタル制御装置。
【００１５】
【発明の効果】以上説明したように、本発明によるＤＳ
Ｐによる信号処理方式は、Ａ／Ｄ変換器によってアナロ
グ信号からＰＣＭ化されたディジタル信号、或いは信号
合成装置等によって作り出されたディジタル信号をＤＳ
Ｐによって演算処理するようにしたので、ハードウエア
構成による弊害を取り除き、利用範囲が広く、汎用性が
高く、数量によるコスト高の少ないＤＳＰによるＰＷＭ
化された信号を得ることができる。また、本発明による
ＤＳＰによる信号処理方式を用いた電力増幅装置及びこ
の電力増幅装置を備えたスピーカシステムは、上記のＤ
ＳＰによる信号処理方式により、ＰＷＭ化された信号を
Ｄ級増幅によりＰＷＭ増幅するようにしたので、コス
ト、スペースや仕様等で非常に優れている。
Ｐによる信号処理方式は、Ａ／Ｄ変換器によってアナロ
グ信号からＰＣＭ化されたディジタル信号、或いは信号
合成装置等によって作り出されたディジタル信号をＤＳ
Ｐによって演算処理するようにしたので、ハードウエア
構成による弊害を取り除き、利用範囲が広く、汎用性が
高く、数量によるコスト高の少ないＤＳＰによるＰＷＭ
化された信号を得ることができる。また、本発明による
ＤＳＰによる信号処理方式を用いた電力増幅装置及びこ
の電力増幅装置を備えたスピーカシステムは、上記のＤ
ＳＰによる信号処理方式により、ＰＷＭ化された信号を
Ｄ級増幅によりＰＷＭ増幅するようにしたので、コス
ト、スペースや仕様等で非常に優れている。
【図１】本発明の一実施例におけるＤＳＰによる信号処
理方式のブロック図である。
理方式のブロック図である。
【図２】本発明の一実施例におけるＤＳＰによる信号処
理方式を用いた電力増幅装置のブロック図である。
理方式を用いた電力増幅装置のブロック図である。
【図３】本発明の一実施例におけるＤＳＰによる信号処
理方式を用いた電力増幅装置を備えたスピーカシステム
のブロック図である。
理方式を用いた電力増幅装置を備えたスピーカシステム
のブロック図である。
【図４】ΣΔ変調の基本構成のブロック図である。
【図５】ＰＷＭ信号からアナログ信号へ変換するブロッ
ク図である。
ク図である。
【図６】本発明を実施するために用いられるＤＳＰのブ
ロック構成図である。
ロック構成図である。
【図７】従来例におけるディジタル信号処理装置のブロ
ック図である。
ック図である。
【図８】ΣΔ変調の基本構成のブロック図である。
１ Ａ／Ｄ変換器 ２ 切換えスイッチ ３ ＤＳＰ ３ａ 外部入出力 ３ｂ 演算部 ３ｃ 記憶部 ３ｄ その他周辺 ４ ディジタルＩ／Ｆ ５ Ｄ級増幅器 ６ ＬＰＦ ７ 負荷 ８ スピーカ １１ 積分器 １２ 加算器 １３ 比較器 １４ サンプル遅延 １６ ラッチ回路 １９ Ｄ／Ａ変換器 ２１ 積分器 ２２ 加算器 ２３ 比較器 ２４ 遅延
Claims (3)
- 【請求項１】 Ａ／Ｄ変換器によってアナログ信号から
ＰＣＭ化されたディジタル信号、或いは信号合成装置等
によって作り出されたディジタル信号をディジタル信号
処理器（以下ＤＳＰと記す）によって演算処理すること
によりＰＷＭ化された信号を得ることを特徴とするＤＳ
Ｐによる信号処理方式。 - 【請求項２】 請求項１記載のＤＳＰによる信号処理方
式により、ＰＷＭ化された信号をＤ級増幅によりＰＷＭ
増幅することを特徴とするＤＳＰによる信号処理方式を
用いた電力増幅装置。 - 【請求項３】 請求項２記載のＤＳＰによる信号処理方
式を用いた電力増幅装置を備えたことを特徴とするスピ
ーカーシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20454892A JPH0629857A (ja) | 1992-07-08 | 1992-07-08 | Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20454892A JPH0629857A (ja) | 1992-07-08 | 1992-07-08 | Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629857A true JPH0629857A (ja) | 1994-02-04 |
Family
ID=16492335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20454892A Pending JPH0629857A (ja) | 1992-07-08 | 1992-07-08 | Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629857A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795094A (ja) * | 1993-07-26 | 1995-04-07 | Samsung Electron Co Ltd | 信号処理方法及びその装置 |
| DE19953121A1 (de) * | 1999-11-04 | 2001-05-31 | Harman Audio Electronic Sys | Verfahren zur Steuerung einer Audioanlage und Audioanlage |
| JP2013009083A (ja) * | 2011-06-23 | 2013-01-10 | Yokogawa Electric Corp | Ａ／ｄ変換器 |
-
1992
- 1992-07-08 JP JP20454892A patent/JPH0629857A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795094A (ja) * | 1993-07-26 | 1995-04-07 | Samsung Electron Co Ltd | 信号処理方法及びその装置 |
| DE19953121A1 (de) * | 1999-11-04 | 2001-05-31 | Harman Audio Electronic Sys | Verfahren zur Steuerung einer Audioanlage und Audioanlage |
| DE19953121B4 (de) * | 1999-11-04 | 2008-05-29 | Harman Becker Automotive Systems Gmbh | Verfahren zur Ansteuerung einer digitalen Endstufe und Audioanlage |
| JP2013009083A (ja) * | 2011-06-23 | 2013-01-10 | Yokogawa Electric Corp | Ａ／ｄ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7058464B2 (en) | Device and method for signal processing | |
| US20040233085A1 (en) | Output filter for delta sigma modulator and digital signal processor provided with the same | |
| ATE357772T1 (de) | Aufwartsabtaster-, abtastrateumsetzungs- und abtastfrequenzerniedrigungsstufen enthaltendes zeitdiskretes filter | |
| JPH0629857A (ja) | Ｄｓｐによる信号処理方式、同方式を用いた電力増幅装置及び同電力増幅装置を備えたスピーカシステム | |
| JP3136797B2 (ja) | 音データ処理方法および音データ処理装置 | |
| JPH09298468A (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| TWI275251B (en) | Audio digital to analog converter with harmonic suppression | |
| JPH06291784A (ja) | 音声信号処理及び補正装置 | |
| JP3297792B2 (ja) | 信号伸張装置及び方法 | |
| JP3103908B2 (ja) | デジタル／アナログ変換回路 | |
| JP2004304536A (ja) | 半導体装置及びその半導体装置を使用した携帯電話装置 | |
| JP3110589B2 (ja) | Ａ／ｄ変換装置およびｄ／ａ変換装置 | |
| US7359521B1 (en) | Aliasing cancellation in audio effects algorithms | |
| JP3355977B2 (ja) | Ａ／ｄコンバータ回路 | |
| JPH10187190A (ja) | 音響信号処理方法及び音響信号処理装置 | |
| JP2993457B2 (ja) | オーバサンプル型ｄａコンバータ | |
| JPH0683378A (ja) | 残響付加装置 | |
| JPH03117216A (ja) | Ａ／ｄ変換装置 | |
| JPS6354827A (ja) | 差分ｐｃｍ信号形成回路 | |
| JPH06152291A (ja) | 入力信号のダイナミックレンジ圧縮装置 | |
| JPS58133044A (ja) | 音声信号処理回路 | |
| JPH0529946A (ja) | Ｄ／ａ変換器 | |
| JPS63300699A (ja) | マルチウェイスピ−カ装置用ネットワ−ク | |
| JP2000040963A (ja) | デジタル信号処理回路 | |
| JP2003142970A (ja) | トーンコントロール装置 |