JPH0629802A - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPH0629802A JPH0629802A JP4182014A JP18201492A JPH0629802A JP H0629802 A JPH0629802 A JP H0629802A JP 4182014 A JP4182014 A JP 4182014A JP 18201492 A JP18201492 A JP 18201492A JP H0629802 A JPH0629802 A JP H0629802A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- switching circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】ショットキバリアダイオードを使用することな
く飽和防止する。 【構成】トランジスタ１〜３は、高速スイッチング用の
トランジスタである。トランジスタ１は、エミッタが接
地され、コレクタが出力端子１２に接続されてスイッチ
ング動作を行う。トランジスタ２，３は、ダイオードと
して動作するようにそれぞれベースとコレクタとが接続
される。トランジスタ２は、入力端子１１とトランジス
タ１のベース間に接続され、またトランジスタ３は、入
力端子１１とトランジスタ１のコレクタ間に抵抗４を介
して接続される。
く飽和防止する。 【構成】トランジスタ１〜３は、高速スイッチング用の
トランジスタである。トランジスタ１は、エミッタが接
地され、コレクタが出力端子１２に接続されてスイッチ
ング動作を行う。トランジスタ２，３は、ダイオードと
して動作するようにそれぞれベースとコレクタとが接続
される。トランジスタ２は、入力端子１１とトランジス
タ１のベース間に接続され、またトランジスタ３は、入
力端子１１とトランジスタ１のコレクタ間に抵抗４を介
して接続される。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ用いたスイ
ッチング回路に関し、特に集積回路に適用できるスイッ
チング回路に関する。
ッチング回路に関し、特に集積回路に適用できるスイッ
チング回路に関する。
【０００２】
【従来の技術】一般に、エミッタ接地のスイッチング回
路では、負荷抵抗が小さい場合、トランジスタが飽和し
て周波数特性が劣化し、高速動作ができなくなる。ま
た、集積回路内においては、ラッチアップの原因にな
る。このため、従来は図４に示すように、トランジスタ
ＴＲ１のコレクタとベースの間に、飽和防止用のショッ
トキバリアダイオードＤ１を接続している。
路では、負荷抵抗が小さい場合、トランジスタが飽和し
て周波数特性が劣化し、高速動作ができなくなる。ま
た、集積回路内においては、ラッチアップの原因にな
る。このため、従来は図４に示すように、トランジスタ
ＴＲ１のコレクタとベースの間に、飽和防止用のショッ
トキバリアダイオードＤ１を接続している。
【０００３】ここで、トランジスタＴＲ１のベースに入
力する入力信号Ｓｉの電位が高い場合、トランジスタＴ
Ｒ１はオン状態となり、コレクタの電位は低下する。こ
の場合、コレクタ電位が、ベース電位よりもショットキ
バリアダイオードＤ１の順方向電圧以上に低くなると、
ショットキバリアダイオードＤ１はオン状態となってベ
ースからコレクタへ電流が流れ込むので、コレクタ電位
はベース電位よりもショットキバリアダイオードＤ１の
順方向電圧だけ低い電位でクランプされる。従って、ト
ランジスタが飽和するのを防止できる。
力する入力信号Ｓｉの電位が高い場合、トランジスタＴ
Ｒ１はオン状態となり、コレクタの電位は低下する。こ
の場合、コレクタ電位が、ベース電位よりもショットキ
バリアダイオードＤ１の順方向電圧以上に低くなると、
ショットキバリアダイオードＤ１はオン状態となってベ
ースからコレクタへ電流が流れ込むので、コレクタ電位
はベース電位よりもショットキバリアダイオードＤ１の
順方向電圧だけ低い電位でクランプされる。従って、ト
ランジスタが飽和するのを防止できる。
【０００４】
【発明が解決しようとする課題】上述した従来のスイッ
チング回路では、トランジスタが飽和して周波数特性が
劣化するのを防止するために、飽和防止用のショットキ
バリアダイオードを使用している。
チング回路では、トランジスタが飽和して周波数特性が
劣化するのを防止するために、飽和防止用のショットキ
バリアダイオードを使用している。
【０００５】しかし、集積回路上にスイッチング回路を
形成する場合、ショットキバリアダイオードを設けるた
めに余分な製造工程が必要となり、集積回路がコスト高
となる。また、ショットキバリアダイオードの接合容量
のために、高速スイッチングが困難になるという問題点
がある。
形成する場合、ショットキバリアダイオードを設けるた
めに余分な製造工程が必要となり、集積回路がコスト高
となる。また、ショットキバリアダイオードの接合容量
のために、高速スイッチングが困難になるという問題点
がある。
【０００６】本発明の目的は、ショットキバリアダイオ
ードを使用することなく飽和防止できるスイッチング回
路を提供することにある。
ードを使用することなく飽和防止できるスイッチング回
路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のスイッチング回
路は、エミッタが接地されコレクタが出力端子に接続さ
れる第１のトランジスタと、ベースとコレクタとが接合
されて入力端子と前記第１のトランジスタのベースとの
間に接続されダイオードとして動作する第２のトランジ
スタと、ベースとコレクタとが接合されて前記入力端子
と前記出力端子との間に接続されダイオードとして動作
する第３のトランジスタと、この第３のトランジスタと
直列に接続される抵抗とを備えて構成されている。ま
た、前記第２および第３のトランジスタをそれぞれ複数
個直列に接続して構成してもよい。更に、前記入力端子
に一定電圧を印加し、前記第１のトランジスタのベース
とエミッタとの間に別のスイッチング回路を設けて構成
してもよい。
路は、エミッタが接地されコレクタが出力端子に接続さ
れる第１のトランジスタと、ベースとコレクタとが接合
されて入力端子と前記第１のトランジスタのベースとの
間に接続されダイオードとして動作する第２のトランジ
スタと、ベースとコレクタとが接合されて前記入力端子
と前記出力端子との間に接続されダイオードとして動作
する第３のトランジスタと、この第３のトランジスタと
直列に接続される抵抗とを備えて構成されている。ま
た、前記第２および第３のトランジスタをそれぞれ複数
個直列に接続して構成してもよい。更に、前記入力端子
に一定電圧を印加し、前記第１のトランジスタのベース
とエミッタとの間に別のスイッチング回路を設けて構成
してもよい。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の第１の実施例を示す回路図
である。ここで、トランジスタ１〜３は、高速スイッチ
ング用のトランジスタである。トランジスタ１は、エミ
ッタ接地され、コレクタが出力端子１２に接続されてス
イッチング動作を行う。トランジスタ２，３は、ダイオ
ードとして動作するようにベースとコレクタとが接続さ
れている。トランジスタ２は、入力端子１１とトランジ
スタ１のベース間に接続され、またトランジスタ３は、
入力端子１１とトランジスタ１のコレクタ間に抵抗４を
介して接続されている。
である。ここで、トランジスタ１〜３は、高速スイッチ
ング用のトランジスタである。トランジスタ１は、エミ
ッタ接地され、コレクタが出力端子１２に接続されてス
イッチング動作を行う。トランジスタ２，３は、ダイオ
ードとして動作するようにベースとコレクタとが接続さ
れている。トランジスタ２は、入力端子１１とトランジ
スタ１のベース間に接続され、またトランジスタ３は、
入力端子１１とトランジスタ１のコレクタ間に抵抗４を
介して接続されている。
【００１０】さて、入力電圧Ｖｉが、トランジスタ１，
２のベース・エミッタ順方向電圧Ｖ１，Ｖ２の和よりも
高い電圧値になったとき、すなわち、Ｖｉ＞Ｖ１＋Ｖ２
のとき、トランジスタ１はオン状態となる。
２のベース・エミッタ順方向電圧Ｖ１，Ｖ２の和よりも
高い電圧値になったとき、すなわち、Ｖｉ＞Ｖ１＋Ｖ２
のとき、トランジスタ１はオン状態となる。
【００１１】このとき、トランジスタ１のコレクタ電圧
Ｖｃが、入力電圧Ｖｉからトランジスタ３のベース・エ
ミッタ順方向電圧Ｖ３を引いた電圧値よりも低くなる
と、すなわち、Ｖｃ＜Ｖｉ−Ｖ３になると、トランジス
タ３はオン状態となり、入力側からトランジスタ１のコ
レクタに電流が流れ込み、トランジスタ１が飽和状態に
なるのを防止する。ここで、抵抗４を調整することによ
り、トランジスタ１のコレクタ電位、すなわちクランプ
電位を任意に設定できる。
Ｖｃが、入力電圧Ｖｉからトランジスタ３のベース・エ
ミッタ順方向電圧Ｖ３を引いた電圧値よりも低くなる
と、すなわち、Ｖｃ＜Ｖｉ−Ｖ３になると、トランジス
タ３はオン状態となり、入力側からトランジスタ１のコ
レクタに電流が流れ込み、トランジスタ１が飽和状態に
なるのを防止する。ここで、抵抗４を調整することによ
り、トランジスタ１のコレクタ電位、すなわちクランプ
電位を任意に設定できる。
【００１２】このように、接合容量の小さい高速スイッ
チング用トランジスタを使用して、ショットキバリアダ
イオードを使用することなく飽和防止できる。
チング用トランジスタを使用して、ショットキバリアダ
イオードを使用することなく飽和防止できる。
【００１３】なお、本実施例のように入力電圧Ｖｉを変
化させてスイッチング動作させる代りに、入力電圧を一
定とし、トランジスタ１のベースとエミッタ間にスイッ
チング回路を設け、これをオンオフさせることによりス
イッチング動作させるようにしても同様な効果が得られ
る。
化させてスイッチング動作させる代りに、入力電圧を一
定とし、トランジスタ１のベースとエミッタ間にスイッ
チング回路を設け、これをオンオフさせることによりス
イッチング動作させるようにしても同様な効果が得られ
る。
【００１４】図２は本発明の第２の実施例を示す回路図
である。
である。
【００１５】ここで、出力端子１２にはバイアス電圧が
印加されており、また、図１に示した第１の実施例と同
一部分には同一符号を付している。
印加されており、また、図１に示した第１の実施例と同
一部分には同一符号を付している。
【００１６】さて、トランジスタ２ａ，２ｂ，３ａ，３
ｂは、ダイオードとして動作するようにベースとコレク
タとが接続されたトランジスタであり、エミッタ・ベー
ス間耐圧に応じて複数個（この場合は２個）を直列に接
続している。また、抵抗５ａ，５ｂは電圧分配用の抵抗
である。
ｂは、ダイオードとして動作するようにベースとコレク
タとが接続されたトランジスタであり、エミッタ・ベー
ス間耐圧に応じて複数個（この場合は２個）を直列に接
続している。また、抵抗５ａ，５ｂは電圧分配用の抵抗
である。
【００１７】さて、トランジスタ２ａ，２ｂ，３ａ，３
ｂのベース・エミッタ順方向電圧をＶ２ａ，Ｖ２ｂ，Ｖ
３ａ，Ｖ３ｂとすると、第１の実施例と同様に、入力電
圧Ｖｉが、Ｖｉ＞Ｖ１＋Ｖ２ａ＋Ｖ２ｂのとき、トラン
ジスタ１はオン状態となる。
ｂのベース・エミッタ順方向電圧をＶ２ａ，Ｖ２ｂ，Ｖ
３ａ，Ｖ３ｂとすると、第１の実施例と同様に、入力電
圧Ｖｉが、Ｖｉ＞Ｖ１＋Ｖ２ａ＋Ｖ２ｂのとき、トラン
ジスタ１はオン状態となる。
【００１８】このとき、トランジスタ１のコレクタ電圧
Ｖｃが、Ｖｃ＜Ｖｉ−Ｖ３ａ−Ｖ３ｂになると、トラン
ジスタ３ａ，３ｂはオン状態となり、入力側からトラン
ジスタ１のコレクタに電流が流れ込み、トランジスタ１
が飽和状態になるのを防止する。
Ｖｃが、Ｖｃ＜Ｖｉ−Ｖ３ａ−Ｖ３ｂになると、トラン
ジスタ３ａ，３ｂはオン状態となり、入力側からトラン
ジスタ１のコレクタに電流が流れ込み、トランジスタ１
が飽和状態になるのを防止する。
【００１９】図３は本発明の第３の実施例を示す回路図
である。
である。
【００２０】ここで、正相および逆相の差動出力信号を
受けて動作するスイッチング回路の場合を示しており、
また、図１に示した第１の実施例と同一部分には同一符
号を付してある。このような回路は、ＴＴＬ出力バッフ
ァとして使用される。
受けて動作するスイッチング回路の場合を示しており、
また、図１に示した第１の実施例と同一部分には同一符
号を付してある。このような回路は、ＴＴＬ出力バッフ
ァとして使用される。
【００２１】さて、駆動回路７の正相出力Ｓａが「Ｈ」
レベル、逆相出力Ｓｂが「Ｌ」レベルのとき、正相出力
Ｓａをベースに受けたトランジスタ６はオン状態とな
る。一方、逆相出力Ｓｂを受けたトランジスタ１はオフ
状態となるので、出力端子１２には「Ｈ」レベルが出力
される。
レベル、逆相出力Ｓｂが「Ｌ」レベルのとき、正相出力
Ｓａをベースに受けたトランジスタ６はオン状態とな
る。一方、逆相出力Ｓｂを受けたトランジスタ１はオフ
状態となるので、出力端子１２には「Ｈ」レベルが出力
される。
【００２２】また、駆動回路７の正相出力Ｓａが「Ｌ」
レベル、逆相出力Ｓｂが「Ｈ」レベルのとき、トランジ
スタ６はオフ状態となり、トランジスタ１はオン状態と
なるので、出力端子１２は「Ｌ」レベルとなる。このと
き、第１の実施例で説明したように、トランジスタ３お
よび抵抗４を介してトランジスタ１のコレクタに電流が
流れ込み、トランジスタ１が飽和状態になるのを防止す
る。ここで、抵抗４を調整することにより、ＴＴＬに最
適なクランプ電圧を設定できる。
レベル、逆相出力Ｓｂが「Ｈ」レベルのとき、トランジ
スタ６はオフ状態となり、トランジスタ１はオン状態と
なるので、出力端子１２は「Ｌ」レベルとなる。このと
き、第１の実施例で説明したように、トランジスタ３お
よび抵抗４を介してトランジスタ１のコレクタに電流が
流れ込み、トランジスタ１が飽和状態になるのを防止す
る。ここで、抵抗４を調整することにより、ＴＴＬに最
適なクランプ電圧を設定できる。
【００２３】
【発明の効果】以上説明したように本発明によれば、接
合容量の小さい高速スイッチング用トランジスタのベー
スとコレクタとを接続してダイオードとして動作させる
ことにより、従来のようにショットキバリアダイオード
を使用することなく飽和防止でき、従って、集積回路内
にスイッチング回路を形成する場合、製造工程が複雑化
しないので低コストとなる。更に、高速動作が可能にな
るという効果を有している。
合容量の小さい高速スイッチング用トランジスタのベー
スとコレクタとを接続してダイオードとして動作させる
ことにより、従来のようにショットキバリアダイオード
を使用することなく飽和防止でき、従って、集積回路内
にスイッチング回路を形成する場合、製造工程が複雑化
しないので低コストとなる。更に、高速動作が可能にな
るという効果を有している。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】本発明の第３の実施例を示すブロック図であ
る。
る。
【図４】従来のスイッチング回路の一例を示すブロック
図である。
図である。
１〜３，２ａ，２ｂ，３ａ，３ｂ トランジスタ ４，５ａ，５ｂ 抵抗
Claims (3)
- 【請求項１】 エミッタが接地されコレクタが出力端子
に接続される第１のトランジスタと、ベースとコレクタ
とが接合されて入力端子と前記第１のトランジスタのベ
ースとの間に接続されダイオードとして動作する第２の
トランジスタと、ベースとコレクタとが接合されて前記
入力端子と前記出力端子との間に接続されダイオードと
して動作する第３のトランジスタと、この第３のトラン
ジスタと直列に接続される抵抗とを備えることを特徴と
するスイッチング回路。 - 【請求項２】 請求項１記載のスイッチング回路におい
て、前記第２および第３のトランジスタがそれぞれ複数
個直列に接続されていることを特徴とするスイッチング
回路。 - 【請求項３】 請求項１または２記載のスイッチング回
路において、前記入力端子に一定電圧を印加し、前記第
１のトランジスタのベースとエミッタとの間に別のスイ
ッチング回路を設けてなることを特徴とするスイッチン
グ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182014A JPH0629802A (ja) | 1992-07-09 | 1992-07-09 | スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182014A JPH0629802A (ja) | 1992-07-09 | 1992-07-09 | スイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629802A true JPH0629802A (ja) | 1994-02-04 |
Family
ID=16110830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182014A Withdrawn JPH0629802A (ja) | 1992-07-09 | 1992-07-09 | スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629802A (ja) |
-
1992
- 1992-07-09 JP JP4182014A patent/JPH0629802A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0328850B2 (ja) | ||
| US5206546A (en) | Logic circuit including variable impedance means | |
| US4620115A (en) | Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage | |
| EP0590246A2 (en) | Power supply dependent input buffer | |
| EP0590247B1 (en) | BICMOS level converter circuit | |
| US4651033A (en) | Device for complementary input signals using two circuits with different threshold voltages | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| US4709169A (en) | Logic level control for current switch emitter follower logic | |
| US5331225A (en) | BiCMOS logic circuit with bipolar transistor and MOS transistor formed on the same semiconductor substrate | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JPH01277019A (ja) | シュミット―トリガ回路 | |
| US4584490A (en) | Input circuit for providing discharge path to enhance operation of switching transistor circuits | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| JPH0629802A (ja) | スイッチング回路 | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| JPH10145221A (ja) | 出力回路装置 | |
| JPH04227326A (ja) | 高速反転用ヒステリシスｔｔｌバッファ回路 | |
| US4675548A (en) | Antisaturation circuit for TTL circuits having TTL input and output compatibility | |
| JPH04233324A (ja) | 内部電圧供給回線の電位の一時的はね返りを制限する論理ゲート回路 | |
| EP0496277B1 (en) | Output stage for a digital circuit | |
| US5666076A (en) | Negative input voltage comparator | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH10503347A (ja) | 動作速度及び精度を改善した帰還増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |