JPH0629238A - Formation method of electrode interconnection - Google Patents

Formation method of electrode interconnection

Info

Publication number
JPH0629238A
JPH0629238A JP4183735A JP18373592A JPH0629238A JP H0629238 A JPH0629238 A JP H0629238A JP 4183735 A JP4183735 A JP 4183735A JP 18373592 A JP18373592 A JP 18373592A JP H0629238 A JPH0629238 A JP H0629238A
Authority
JP
Japan
Prior art keywords
film layer
aluminum
electrode wiring
layer
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4183735A
Other languages
Japanese (ja)
Other versions
JP3062514B2 (en
Inventor
Hiromasa Morita
浩正 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4183735A priority Critical patent/JP3062514B2/en
Publication of JPH0629238A publication Critical patent/JPH0629238A/en
Application granted granted Critical
Publication of JP3062514B2 publication Critical patent/JP3062514B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To obtain the formation method, of an electrode wiring, wherein a special process is not required to be added, generation of whiskers are restrained and the covering property of a protective film is improved. CONSTITUTION:A semiconductor layer such as a phosphorus-doped amorphous silicon film layer 7 or the like is formed on an insulating substrate 1; a high- melting-point metal film layer 8 and an aluminum film layer 9 are laminated and formed as an electrode wiring which comes into contact with the semiconductor layer; the weight density of the high-melting-point metal layer 8 is set at 70 to 85% of the true density of its metal. Generation of whiskers from the aluminum film layer 9 is thereby restrained even at a high temperature when a protective film 10 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体素子、例えば
マトリクス型表示装置用薄膜トランジスタ等の電極配線
の形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor element such as an electrode wiring of a thin film transistor for a matrix type display device.

【0002】[0002]

【従来の技術】図3は例えば特開平2−188922号
公報に開示された従来の電極配線の形成方法により形成
された電極配線の断面であり、図3において、1は絶縁
性基板、6は窒化シリコン膜層、8は高融点金属(Ti
W)膜層、11はアルミニウム合金膜層である。
2. Description of the Related Art FIG. 3 is a cross section of an electrode wiring formed by a conventional method for forming an electrode wiring disclosed in, for example, Japanese Patent Application Laid-Open No. 2-188922. In FIG. 3, 1 is an insulating substrate and 6 is an insulating substrate. Silicon nitride film layer, 8 is a refractory metal (Ti
W) film layer, 11 is an aluminum alloy film layer.

【0003】図3において、電極配線を構成するアルミ
ニウム合金膜層11中にはシリコン(Si)、銅(C
u)等の不純物が添加されている。この電極配線がアル
ミニウム膜のみにより形成されている場合、電極配線の
形成後に熱処理を加えると、電極配線中のアルミニウム
原子がマイグレーションを起こし、ホイスカ(針状結
晶)等の粒成長が起きる。これらの粒成長は、電極配線
上の保護膜を突き破り、絶縁不良や信号漏れ等の障害を
引き起こす。
In FIG. 3, silicon (Si) and copper (C) are contained in the aluminum alloy film layer 11 which constitutes the electrode wiring.
An impurity such as u) is added. When this electrode wiring is formed of only an aluminum film, when heat treatment is applied after the formation of the electrode wiring, aluminum atoms in the electrode wiring cause migration and grain growth such as whiskers (needle-shaped crystals) occurs. The grain growth breaks through the protective film on the electrode wiring and causes problems such as insulation failure and signal leakage.

【0004】図3のようにシリコン(Si)、銅(C
u)をアルミニウム合金膜層11中に添加した場合、シ
リコン、銅はアルミの粒界等に析出するため上記のよう
なアルミニウムのマイグレーションを抑制する働きを持
つ。そのため、ホイスカの様な粒成長も抑制され、上記
のような障害も軽減される。
As shown in FIG. 3, silicon (Si), copper (C
When u) is added to the aluminum alloy film layer 11, silicon and copper are precipitated at grain boundaries of aluminum and the like, and thus have a function of suppressing the migration of aluminum as described above. Therefore, grain growth such as whiskers is also suppressed, and the above obstacles are alleviated.

【0005】図4は、例えば特開平2−85826号公
報に開示された従来の電極配線の形成方法により形成し
た電極配線の断面であり、図4において、1は絶縁性基
板、3は透明電極層、6は窒化シリコン膜層、9はアル
ミニウム膜層、12は酸化アルミニウム膜層である。
FIG. 4 is a cross section of an electrode wiring formed by the conventional method of forming an electrode wiring disclosed in, for example, Japanese Patent Laid-Open No. 2-85826. In FIG. 4, 1 is an insulating substrate and 3 is a transparent electrode. A layer, 6 is a silicon nitride film layer, 9 is an aluminum film layer, and 12 is an aluminum oxide film layer.

【0006】図4において、電極配線上にはアルミニウ
ム膜層9を陽極酸化する事により得られた酸化アルミニ
ウム膜層12が形成されている。この酸化アルミニウム
膜層12は、電極配線形成後の熱処理により生じるアル
ミニウム膜層9からの粒成長を抑制するため、ホイスカ
等による絶縁不良を軽減する効果をもつ。
In FIG. 4, an aluminum oxide film layer 12 obtained by anodizing the aluminum film layer 9 is formed on the electrode wiring. The aluminum oxide film layer 12 suppresses grain growth from the aluminum film layer 9 caused by the heat treatment after the electrode wiring is formed, and thus has an effect of reducing insulation failure due to whiskers and the like.

【0007】以上のように、アルミニウム電極配線を熱
処理することにより生じるホイスカ等の異常突起を抑制
し、電極配線上の保護膜の絶縁不良等の障害を軽減する
ためには、アルミニウム電極配線中にシリコン、銅等の
不純物を添加する方法、アルミニウム電極配線上に酸化
アルミニウムを形成する方法といった従来例が存在す
る。
As described above, in order to suppress abnormal protrusions such as whiskers caused by heat treatment of the aluminum electrode wiring and to reduce obstacles such as defective insulation of the protective film on the electrode wiring, There are conventional examples such as a method of adding impurities such as silicon and copper, and a method of forming aluminum oxide on aluminum electrode wiring.

【0008】[0008]

【発明が解決しようとする課題】従来の電極配線の形成
方法は以上のようなので、シリコンや銅等の添加不純物
をアルミニウムに添加した場合、これらの添加不純物が
アルミニウム合金電極配線のパターニング時にエッチン
グ残渣として析出するので、その除去工程を増やさなけ
ればならない問題点があった。
Since the conventional method for forming the electrode wiring is as described above, when added impurities such as silicon and copper are added to aluminum, these added impurities cause etching residue when patterning the aluminum alloy electrode wiring. Therefore, there is a problem that the number of removing steps must be increased.

【0009】また、電極配線上に酸化アルミニウム膜を
形成する方法は、陽極酸化の工程が増える、あるいは陽
極酸化の制御が比較的困難である問題点があった。さら
に、電極配線のパターニング後に陽極酸化を行う場合に
は、電極部のように孤立したパターン部には陽極酸化は
不可能である。また、電極配線のパターニング前に電極
配線部のみ全面に陽極酸化を行う場合には、パターニン
グ時にアルミニウムと酸化アルミニウムとの選択エッチ
ング技術が必要であり、配線抵抗が増加するなどの問題
点があった。
Further, the method of forming an aluminum oxide film on the electrode wiring has a problem that the number of steps of anodic oxidation is increased or the control of anodic oxidation is relatively difficult. Furthermore, when anodization is performed after patterning the electrode wiring, isolated pattern portions such as the electrode portions cannot be anodized. Further, when anodization is performed only on the entire electrode wiring portion before patterning the electrode wiring, a selective etching technique of aluminum and aluminum oxide is required at the time of patterning, which causes a problem that wiring resistance increases. .

【0010】この発明は上記のような問題点を解消する
ためになされたもので、シリコン、銅等の添加不純物の
添加、あるいはアルミニウム電極配線上の酸化アルミニ
ウム膜形成工程を要することなく、アルミニウムからの
ホイスカ等の異常突起を大幅に抑制し、電極配線上の保
護膜の被覆性を向上させることのできる電極配線の形成
方法を提供することを目的とする。
The present invention has been made in order to solve the above problems, and it is possible to remove aluminum from aluminum without adding an additive impurity such as silicon or copper or forming an aluminum oxide film on an aluminum electrode wiring. It is an object of the present invention to provide an electrode wiring forming method capable of significantly suppressing abnormal protrusions such as whiskers and improving the coverage of the protective film on the electrode wiring.

【0011】[0011]

【課題を解決するための手段】この発明の電極配線の形
成方法は、アルミニウム膜層またはアルミニウム合金膜
層とその下の高融点金属膜層との2層から成り、高融点
金属膜層の重量密度を高融点金属真密度の70〜85%
にしたものである。
A method of forming an electrode wiring according to the present invention comprises two layers of an aluminum film layer or an aluminum alloy film layer and a refractory metal film layer thereunder, and the weight of the refractory metal film layer. Density 70 to 85% of true density of high melting point metal
It is the one.

【0012】[0012]

【作用】この発明に係る電極配線の形成方法は、高融点
金属膜層と、アルミニウム膜層またはアルミニウム合金
膜層を形成し、この後に成膜等の加熱処理を行っても、
高融点金属膜層の重量密度が、その真密度の70〜85
%である高融点金属膜層においては、格子定数、熱膨張
率ともに大きく、従って、高融点金属膜層がアルミニウ
ム膜層またはアルミニウム合金膜層と絶縁性基板との熱
膨張率差を緩和する作用をなし、アルミニウム膜層また
はアルミニウム合金膜層に対する高温下での膜応力を少
なくし、ホイスカ等の異常突起が発生するのを抑制す
る。
The electrode wiring forming method according to the present invention includes the steps of forming a refractory metal film layer and an aluminum film layer or an aluminum alloy film layer, and then performing heat treatment such as film formation.
The weight density of the refractory metal film layer is 70 to 85 of its true density.
%, The lattice constant and the coefficient of thermal expansion are large. Therefore, the function of the refractory metal film layer to reduce the difference in the coefficient of thermal expansion between the aluminum film layer or the aluminum alloy film layer and the insulating substrate. By suppressing the film stress on the aluminum film layer or the aluminum alloy film layer at high temperature, occurrence of abnormal protrusions such as whiskers is suppressed.

【0013】[0013]

【実施例】実施例1.図1はこの発明の一実施例による
電極配線の形成方法を用いて作製した薄膜トランジスタ
の断面を示している。以下、この薄膜トランジスタの製
造方法について説明する。
EXAMPLES Example 1. FIG. 1 shows a cross section of a thin film transistor manufactured by using a method for forming an electrode wiring according to an embodiment of the present invention. Hereinafter, a method of manufacturing this thin film transistor will be described.

【0014】まず、絶縁性基板1上にゲート電極配線層
2としてクロムを膜厚2000〜3000Åに電子線加
熱蒸着法もしくはスパッタリング法により堆積し、パタ
ーニングする。次に酸化インジウムから成る透明電極層
3を絶縁性基板1上に膜厚500〜1500Åに堆積
し、パターン化して、画素電極を形成する。全面にゲー
ト絶縁膜層4として例えばプラズマCVD法により窒化
シリコン膜を膜厚1000〜4000Åに堆積する。
First, chromium is deposited on the insulating substrate 1 as the gate electrode wiring layer 2 to a film thickness of 2000 to 3000 Å by an electron beam heating vapor deposition method or a sputtering method and patterned. Next, a transparent electrode layer 3 made of indium oxide is deposited on the insulating substrate 1 to a film thickness of 500 to 1500Å and patterned to form a pixel electrode. As the gate insulating film layer 4, a silicon nitride film having a film thickness of 1000 to 4000 Å is deposited on the entire surface by, for example, a plasma CVD method.

【0015】さらに、非晶質シリコン膜層5を膜厚50
0〜1000Åに、窒化シリコン膜層6を膜厚1000
〜3000Åに順次堆積する。その後、窒化シリコン膜
層6をパターニングして、薄膜トランジスタのチャネル
となる部分および透明電極層3上の部分を局所的に除去
する。次に、リンを0.5〜3%ドーピングした非晶質
シリコン膜層7を膜厚500〜1000Åに堆積した
後、透明電極層3のコンタクト部上でゲート絶縁膜層
4、非晶質シリコン膜層5、リンドープ非晶質シリコン
膜層7を局所的に除去し、コンタクトホールを形成す
る。
Further, the amorphous silicon film layer 5 has a film thickness of 50.
The thickness of the silicon nitride film layer 6 is 1000 to 0 to 1000Å
It deposits up to 3,000Å. After that, the silicon nitride film layer 6 is patterned to locally remove a portion which becomes a channel of the thin film transistor and a portion on the transparent electrode layer 3. Next, after depositing an amorphous silicon film layer 7 doped with phosphorus of 0.5 to 3% to a film thickness of 500 to 1000Å, the gate insulating film layer 4 and the amorphous silicon film 4 are formed on the contact portion of the transparent electrode layer 3. The film layer 5 and the phosphorus-doped amorphous silicon film layer 7 are locally removed to form contact holes.

【0016】次に、アルミニウムとシリコンとの反応を
阻止する高融点金属膜層8として例えばクロム膜を膜厚
500〜1000Åに、アルミニウム膜層9を膜厚20
00〜6000Åに電子線加熱蒸着法あるいはスパッタ
リング法により順次堆積した後、電極配線の形状にパタ
ーニングする。この際、高融点金属膜層8は透明電極層
3に電気的にコンタクトする。また、この時のクロム膜
の重量密度はその真密度の70〜85%となるようにす
る。この後、表面が露出したリンドープ非晶質シリコン
膜層7の部分とその下側の非晶質シリコン膜層5の部分
を除去する。この際、ゲート電極配線層2上にある窒化
シリコン膜層6の表面が露出する。
Next, as the refractory metal film layer 8 for preventing the reaction between aluminum and silicon, for example, a chromium film having a film thickness of 500 to 1000Å and an aluminum film layer 9 having a film thickness of 20 are formed.
After being sequentially deposited by an electron beam heating vapor deposition method or a sputtering method in the range of 00 to 6000 Å, patterning is performed in the shape of the electrode wiring. At this time, the refractory metal film layer 8 electrically contacts the transparent electrode layer 3. The weight density of the chromium film at this time is 70 to 85% of its true density. After that, the portion of the phosphorus-doped amorphous silicon film layer 7 whose surface is exposed and the portion of the amorphous silicon film layer 5 below it are removed. At this time, the surface of the silicon nitride film layer 6 on the gate electrode wiring layer 2 is exposed.

【0017】最後に、保護膜10として例えばプラズマ
CVD法により窒化シリコン膜を6000〜10000
Åの膜厚に堆積した後、端子部上の保護膜10部分を除
去して、薄膜トランジスタアレイ基板が完成する。
Finally, as the protective film 10, for example, a silicon nitride film is formed from 6000 to 10000 by a plasma CVD method.
After depositing to a film thickness of Å, the protective film 10 portion on the terminal portion is removed to complete the thin film transistor array substrate.

【0018】以下に、この実施例での作用について説明
する。保護膜層10の堆積時に通常約300℃の加熱が
行われるが、この時に、アルミニウム膜層9からの粒成
長が発生するため、保護膜層10の被覆不良等の障害が
発生すると想定される。粒成長の中でも特にホイスカ等
の異常突起は保護膜層10によっても被覆が困難であ
り、重大な影響を及ぼす。
The operation of this embodiment will be described below. When the protective film layer 10 is deposited, heating is usually performed at about 300 ° C. At this time, grain growth from the aluminum film layer 9 occurs, and it is assumed that a defect such as a defective coating of the protective film layer 10 occurs. . Among the grain growth, abnormal projections such as whiskers are difficult to cover even with the protective film layer 10, and have a serious influence.

【0019】図2に、この時のアルミニウム膜層からの
ホイスカの発生密度と、高融点金属膜層であるクロム膜
層の重量密度とクロム密度の比との関係を示す。また、
アルミニウム配線膜層下にクロム膜層がない場合のホイ
スカ発生密度も破線で併せて示した。図示実線で示すよ
うに、クロム膜層の重量密度の比が90%以上において
は、重量密度の増加に伴ないホイスカ発生密度も増大し
ており、最大1000本/cm2 にも達する。
FIG. 2 shows the relationship between the density of whiskers generated from the aluminum film layer at this time and the ratio of the weight density to the chromium density of the chromium film layer which is the refractory metal film layer. Also,
The density of whiskers when there is no chromium film layer under the aluminum wiring film layer is also shown by the broken line. As shown by the solid line in the figure, when the ratio of the weight density of the chromium film layer is 90% or more, the whisker generation density also increases with the increase of the weight density, reaching a maximum of 1000 wires / cm 2 .

【0020】一方、本実施例のようにクロム膜層の重量
密度の比が70〜85%の場合には、ホイスカの発生が
ほぼ皆無であり、この場合、薄膜トランジスタの電極配
線上の保護膜10の被覆不良も大幅に低減できる。
On the other hand, when the weight density ratio of the chromium film layer is 70 to 85% as in this embodiment, whiskers are hardly generated. In this case, the protective film 10 on the electrode wiring of the thin film transistor is not generated. It is possible to significantly reduce the defective coating.

【0021】上記のようにシリコン系半導体層上の電極
配線をアルミニウム膜層および高融点金属膜層の2層で
形成し、その後に成膜等の加熱処理を行った場合、アル
ミニウム膜層と高融点金属膜層や絶縁性基板(例えばガ
ラス)との熱膨張率の差によりアルミニウム膜層には圧
縮応力が発生する。高温下でのこのような膜応力により
アルミニウム膜層中ではアルミニウム原子が移動し、ホ
イスカ等の異常突起が発生することが知られている。
As described above, when the electrode wiring on the silicon-based semiconductor layer is formed of two layers of the aluminum film layer and the refractory metal film layer, and then heat treatment such as film formation is performed, the aluminum film layer and the high-melting-point metal film layer are formed. A compressive stress is generated in the aluminum film layer due to the difference in coefficient of thermal expansion between the melting point metal film layer and the insulating substrate (for example, glass). It is known that such film stress at a high temperature causes aluminum atoms to move in the aluminum film layer to cause abnormal protrusions such as whiskers.

【0022】この時、アルミニウム膜層の下部の高融点
金属膜層が真密度に近い場合、熱膨張率はアルミニウム
膜層の熱膨張率に比較して小さく、ガラスといった絶縁
性基板とほぼ同等となる。
At this time, when the refractory metal film layer under the aluminum film layer is close to the true density, the coefficient of thermal expansion is smaller than the coefficient of thermal expansion of the aluminum film layer and is almost the same as that of an insulating substrate such as glass. Become.

【0023】しかし、上記実施例のように、高融点金属
膜層8の重量密度が、その金属の真密度の70〜85%
であることを特徴とする高融点金属膜層8においては、
格子定数、熱膨張率ともに大きく、従って、この場合、
高融点金属膜層8はアルミニウム膜層9と絶縁性基板1
との熱膨張率差を緩和する働きを持ち、保護膜10形成
時のアルミニウム膜層9のホイスカ等の発生を抑制す
る。なお、上記重量密度範囲においては、高融点金属膜
層8はアルミニウムと半導体層中のシリコンとの共晶反
応を有効に阻止することができる。
However, as in the above embodiment, the weight density of the refractory metal film layer 8 is 70 to 85% of the true density of the metal.
In the refractory metal film layer 8 characterized by
Both the lattice constant and the coefficient of thermal expansion are large, so in this case,
The refractory metal film layer 8 is formed of the aluminum film layer 9 and the insulating substrate 1.
And has a function of alleviating the difference in the coefficient of thermal expansion from the above, and suppresses the generation of whiskers and the like in the aluminum film layer 9 when the protective film 10 is formed. In the above weight density range, the refractory metal film layer 8 can effectively prevent the eutectic reaction between aluminum and silicon in the semiconductor layer.

【0024】[0024]

【発明の効果】以上のように、この発明によれば、絶縁
性基板上の半導体素子において、半導体層と接し、かつ
真密度の70〜85%の重量密度を有するクロム膜等の
高融点金属膜層とアルミニウム膜層またはアルミニウム
合金膜層との2層により電極配線を形成したので、工程
の追加や不純物の添加等を行うことなしに、電極配線形
成後加熱処理時のアルミニウム膜層からのホイスカ発生
密度を低減できる。また、電極配線上の保護膜の被覆不
良による絶縁不良や信号漏れ等の障害も大幅に改善され
るため、素子の信頼性が向上する効果がある。
As described above, according to the present invention, in a semiconductor element on an insulating substrate, a refractory metal such as a chromium film which is in contact with the semiconductor layer and has a weight density of 70 to 85% of the true density. Since the electrode wiring is formed by two layers of the film layer and the aluminum film layer or the aluminum alloy film layer, it is possible to remove the electrode wiring from the aluminum film layer at the time of heat treatment after forming the electrode wiring without adding steps or adding impurities. Whisker density can be reduced. In addition, faults such as insulation failure and signal leakage due to poor coverage of the protective film on the electrode wiring are significantly reduced, which has the effect of improving the reliability of the device.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による電極配線の形成方法
を適用した薄膜トランジスタを示す断面図である。
FIG. 1 is a cross-sectional view showing a thin film transistor to which an electrode wiring forming method according to an embodiment of the present invention is applied.

【図2】アルミニウム膜層からのホイスカの発生密度
と、高融点金属であるクロム膜層の重量密度とクロム密
度との比との関係を示す図である。
FIG. 2 is a diagram showing a relationship between a whisker generation density from an aluminum film layer and a ratio of a weight density and a chromium density of a chromium film layer which is a refractory metal.

【図3】従来の電極配線の形成方法の一例により形成さ
れた電極配線を示す断面図である。
FIG. 3 is a cross-sectional view showing an electrode wiring formed by an example of a conventional electrode wiring forming method.

【図4】従来の電極配線の形成方法の他の一例により形
成された電極配線を示す断面図である。
FIG. 4 is a cross-sectional view showing an electrode wiring formed by another example of a conventional electrode wiring forming method.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 ゲート電極配線層 3 透明電極層 4 ゲート絶縁膜層 5 非晶質シリコン膜層 6 窒化シリコン膜層 7 リンドープ非晶質シリコン膜層 8 高融点金属膜層 9 アルミニウム膜層 10 保護膜層 1 Insulating Substrate 2 Gate Electrode Wiring Layer 3 Transparent Electrode Layer 4 Gate Insulating Film Layer 5 Amorphous Silicon Film Layer 6 Silicon Nitride Film Layer 7 Phosphorus Doped Amorphous Silicon Film Layer 8 Refractory Metal Film Layer 9 Aluminum Film Layer 10 Protection Membrane layer

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年12月4日[Submission date] December 4, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0009】また、電極配線上に酸化アルミニウム膜を
形成する方法は、陽極酸化の工程が増える、あるいは陽
極酸化の制御が比較的困難である問題点があった。さら
に、電極配線のパターニング後に陽極酸化を行う場合に
は、電極部のように孤立したパターン部には陽極酸化は
不可能である。また、電極配線のパターニング前に電極
配線部のみ全面に陽極酸化を行う場合には、パターニン
グ時にアルミニウムと酸化アルミニウムとの選択エッチ
ング技術が必要であり、それに加えて配線抵抗が増加す
るなどの問題点があった。
Further, the method of forming an aluminum oxide film on the electrode wiring has a problem that the number of steps of anodic oxidation is increased or the control of anodic oxidation is relatively difficult. Furthermore, when anodization is performed after patterning the electrode wiring, isolated pattern portions such as the electrode portions cannot be anodized. Further, when anodization is performed only on the entire surface of the electrode wiring before patterning the electrode wiring, a selective etching technique of aluminum and aluminum oxide is required at the time of patterning, and in addition , there is a problem that wiring resistance increases. was there.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0011】[0011]

【課題を解決するための手段】この発明の電極配線の形
成方法は、アルミニウム膜層またはアルミニウム合金膜
層とその下の高融点金属膜層との2層から成り、高融点
金属膜層の重量密度を高融点金属の重量密度の70〜8
5%にしたものである。
A method of forming an electrode wiring according to the present invention comprises two layers of an aluminum film layer or an aluminum alloy film layer and a refractory metal film layer thereunder, and the weight of the refractory metal film layer. The density is 70 to 8 of the weight density of the high melting point metal.
5%.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0012[Correction target item name] 0012

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0012】[0012]

【作用】この発明に係る電極配線の形成方法は、高融点
金属膜層と、アルミニウム膜層またはアルミニウム合金
膜層を形成し、この後に成膜等の加熱処理を行っても、
高融点金属膜層の重量密度が、その高融点金属の重量密
の70〜85%である高融点金属膜層においては、格
子定数、熱膨張率ともに大きく、従って、高融点金属膜
層がアルミニウム膜層またはアルミニウム合金膜層と絶
縁性基板との熱膨張率差を緩和する作用をなし、アルミ
ニウム膜層またはアルミニウム合金膜層に対する高温下
での膜応力を少なくし、ホイスカ等の異常突起が発生す
るのを抑制する。
The electrode wiring forming method according to the present invention includes the steps of forming a refractory metal film layer and an aluminum film layer or an aluminum alloy film layer, and then performing heat treatment such as film formation.
The weight density of the refractory metal film layer is the same as that of the refractory metal.
In the refractory metal film layer having 70 to 85% of the degree , both the lattice constant and the coefficient of thermal expansion are large. Therefore, the refractory metal film layer has a coefficient of thermal expansion between the aluminum film layer or the aluminum alloy film layer and the insulating substrate. It acts to reduce the difference, reduces film stress on the aluminum film layer or aluminum alloy film layer at high temperature, and suppresses abnormal protrusions such as whiskers.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0016】次に、アルミニウムとシリコンとの反応を
阻止する高融点金属膜層8として例えばクロム膜を膜厚
500〜1000Åに、アルミニウム膜層9を膜厚20
00〜6000Åに電子線加熱蒸着法あるいはスパッタ
リング法により順次堆積した後、電極配線の形状にパタ
ーニングする。この際、高融点金属膜層8は透明電極層
3に電気的にコンタクトする。また、この時のクロム膜
の重量密度はその高融点金属の重量密度の70〜85%
となるようにする。この後、表面が露出したリンドープ
非晶質シリコン膜層7の部分とその下側の非晶質シリコ
ン膜層5の部分を除去する。この際、ゲート電極配線層
2上にある窒化シリコン膜層6の表面が露出する。
Next, as the refractory metal film layer 8 for preventing the reaction between aluminum and silicon, for example, a chromium film having a film thickness of 500 to 1000Å and an aluminum film layer 9 having a film thickness of 20 are formed.
After being sequentially deposited by an electron beam heating vapor deposition method or a sputtering method in the range of 00 to 6000 Å, patterning is performed in the shape of the electrode wiring. At this time, the refractory metal film layer 8 electrically contacts the transparent electrode layer 3. The weight density of the chromium film at this time is 70 to 85% of the weight density of the refractory metal.
So that After that, the portion of the phosphorus-doped amorphous silicon film layer 7 whose surface is exposed and the portion of the amorphous silicon film layer 5 below it are removed. At this time, the surface of the silicon nitride film layer 6 on the gate electrode wiring layer 2 is exposed.

【手続補正6】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0019[Correction target item name] 0019

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0019】図2に、この時のアルミニウム膜層からの
ホイスカの発生密度と、高融点金属膜層であるクロム膜
層の重量密度とクロム密度の比との関係を示す。また、
アルミニウム配線膜層下にクロム膜層がない場合のホイ
スカ発生密度も破線で併せて示した。図示実線で示すよ
うに、クロム膜層の重量密度とクロム重量密度との比が
90%以上においては、重量密度の増加に伴ないホイス
カ発生密度も増大しており、最大1000(a.u.)にも
達する。
FIG. 2 shows the relationship between the density of whiskers generated from the aluminum film layer at this time and the ratio of the weight density to the chromium density of the chromium film layer which is the refractory metal film layer. Also,
The density of whiskers when there is no chromium film layer under the aluminum wiring film layer is also shown by the broken line. As shown by the solid line in the figure , when the ratio of the weight density of the chromium film layer to the weight density of chromium is 90% or more, the whisker generation density increases with the increase of the weight density, and the maximum whisker density is 1000 (au). Reach

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0020[Correction target item name] 0020

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0020】一方、本実施例のようにクロム膜層の重量
密度とクロム重量密度との比が70〜85%の場合に
は、ホイスカの発生がほぼ皆無であり、この場合、薄膜
トランジスタの電極配線上の保護膜10の被覆不良も大
幅に低減できる。
On the other hand, when the ratio of the weight density of the chromium film layer to the weight density of chromium is 70 to 85% as in the present embodiment, whiskers are hardly generated. In this case, the electrode wiring of the thin film transistor is formed. Poor coating of the upper protective film 10 can be greatly reduced.

【手続補正8】[Procedure Amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0022[Name of item to be corrected] 0022

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0022】この時、アルミニウム膜層の下部の高融点
金属膜層の重量密度がその高融点金属の重量密度に近い
場合、熱膨張率はアルミニウム膜層の熱膨張率に比較し
て小さく、ガラスといった絶縁性基板とほぼ同等とな
る。
At this time, when the weight density of the refractory metal film layer below the aluminum film layer is close to the weight density of the refractory metal , the coefficient of thermal expansion is small as compared with the coefficient of thermal expansion of the aluminum film layer. It is almost equivalent to such an insulating substrate.

【手続補正9】[Procedure Amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0023[Name of item to be corrected] 0023

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0023】しかし、上記実施例のように、高融点金属
膜層8の重量密度が、その金属の重量密度の70〜85
%であることを特徴とする高融点金属膜層8において
は、格子定数、熱膨張率ともに大きく、従って、この場
合、高融点金属膜層8はアルミニウム膜層9と絶縁性基
板1との熱膨張率差を緩和する働きを持ち、保護膜10
形成時のアルミニウム膜層9のホイスカ等の発生を抑制
する。なお、上記重量密度範囲においては、高融点金属
膜層8はアルミニウムと半導体層中のシリコンとの共晶
反応を有効に阻止することができる。
However, as in the above embodiment, the weight density of the refractory metal film layer 8 is 70 to 85 that of the weight density of the metal.
%, The lattice constant and the coefficient of thermal expansion are large. Therefore, in this case, the refractory metal film layer 8 has a high thermal melting point between the aluminum film layer 9 and the insulating substrate 1. The protective film 10 has a function of relaxing the difference in expansion coefficient.
Generation of whiskers and the like of the aluminum film layer 9 during formation is suppressed. In the above weight density range, the refractory metal film layer 8 can effectively prevent the eutectic reaction between aluminum and silicon in the semiconductor layer.

【手続補正10】[Procedure Amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0024[Name of item to be corrected] 0024

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0024】[0024]

【発明の効果】以上のように、この発明によれば、絶縁
性基板上の半導体素子において、半導体層と接し、かつ
クロム等の高融点金属の重量密度の70〜85%の重量
密度を有するクロム膜等の高融点金属膜層とアルミニウ
ム膜層またはアルミニウム合金膜層との2層により電極
配線を形成したので、工程の追加や不純物の添加等を行
うことなしに、電極配線形成後加熱処理時のアルミニウ
ム膜層からのホイスカ発生密度を低減できる。また、電
極配線上の保護膜の被覆不良による絶縁不良や信号漏れ
等の障害も大幅に改善されるため、素子の信頼性が向上
する効果がある。
As described above, according to the present invention, in the semiconductor element on the insulating substrate, the semiconductor element is in contact with the semiconductor layer and
Since the electrode wiring is formed by two layers of a high melting point metal film layer such as a chromium film having a weight density of 70 to 85% of the weight density of a high melting point metal such as chromium and an aluminum film layer or an aluminum alloy film layer, It is possible to reduce the density of whiskers generated from the aluminum film layer during the heat treatment after the formation of the electrode wiring, without adding a metal oxide or adding impurities. In addition, faults such as insulation failure and signal leakage due to poor coverage of the protective film on the electrode wiring are significantly reduced, which has the effect of improving the reliability of the device.

【手続補正11】[Procedure Amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図2[Name of item to be corrected] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図2】アルミニウム膜層からのホイスカの発生密度
と、高融点金属膜層であるクロム膜層の重量密度とクロ
重量密度との比との関係を示す図である。
[Figure 2] and generation density of whiskers from aluminum film layer is a diagram showing the relationship between the ratio of the weight density and chromium weight density of the chromium film layer is a refractory metal film layer.

【手続補正12】[Procedure Amendment 12]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図2[Name of item to be corrected] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図2】 [Fig. 2]

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に半導体層を形成し、この
半導体層に接する電極配線を形成する半導体素子の製造
方法において、上記電極配線として高融点金属膜層とこ
の高融点金属膜層上部にアルミニウム膜層またはアルミ
ニウム合金膜層を積層形成し、上記高融点金属膜層の重
量密度を、その高融点金属の真密度の70〜85%に設
定した事を特徴とする電極配線の形成方法。
1. A method of manufacturing a semiconductor element, comprising forming a semiconductor layer on an insulating substrate and forming electrode wiring in contact with the semiconductor layer, wherein a refractory metal film layer and an upper portion of the refractory metal film layer are used as the electrode wiring. A method for forming electrode wiring, wherein an aluminum film layer or an aluminum alloy film layer is laminated on and the weight density of the refractory metal film layer is set to 70 to 85% of the true density of the refractory metal. .
JP4183735A 1992-07-10 1992-07-10 Thin film transistor Expired - Lifetime JP3062514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4183735A JP3062514B2 (en) 1992-07-10 1992-07-10 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4183735A JP3062514B2 (en) 1992-07-10 1992-07-10 Thin film transistor

Publications (2)

Publication Number Publication Date
JPH0629238A true JPH0629238A (en) 1994-02-04
JP3062514B2 JP3062514B2 (en) 2000-07-10

Family

ID=16141060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4183735A Expired - Lifetime JP3062514B2 (en) 1992-07-10 1992-07-10 Thin film transistor

Country Status (1)

Country Link
JP (1) JP3062514B2 (en)

Also Published As

Publication number Publication date
JP3062514B2 (en) 2000-07-10

Similar Documents

Publication Publication Date Title
EP0213197A1 (en) A method in the manufacture of integrated circuits.
KR950000866B1 (en) Semiconductor device and fabricating method thereof
JPS6043858A (en) Manufacture of semiconductor device
JPS6190445A (en) Semiconductor device
JPS6364057B2 (en)
JPH0629238A (en) Formation method of electrode interconnection
JPH08172195A (en) Thin film transistor
KR950005259B1 (en) Fabricating method of semiconductor device
JPH0231507B2 (en) HANDOTAISOCHI
JPH06294973A (en) Array substrate for liquid crystal display device
JP3291069B2 (en) Semiconductor device and manufacturing method thereof
JPH06140401A (en) Integrated circuit device
JPH0224030B2 (en)
KR100372653B1 (en) Method for forming metal line of semiconductor device
JP3245613B2 (en) Manufacturing method of thin film element
KR100316030B1 (en) Method for forming Al wire of semiconductor device
JP3245614B2 (en) Manufacturing method of thin film element
KR100203303B1 (en) Method of forming metal interconnection of semiconductor device
KR100197665B1 (en) Forming method for metal wiring in semiconductor device
KR0179021B1 (en) Method of depositing double layered interlayer insulator
JPH06163896A (en) Insulated-gate semiconductor device and its manufacture
JPH08248441A (en) Liquid crystal display device
JP2001028447A (en) Insulation gate type semiconductor device
JPS6141144B2 (en)
KR20030000964A (en) Method for forming metal line of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13