JPH06284398A - 動き検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 細かい絵柄で動画像でない場合に、誤って動
画像と判定してしまうことのない動き検出装置を得る。 【構成】 画素データのＤラッチ２０２、引き算回路２
０３により周波成分を検出し、その絶対値を加算回路２
０５、Ｄラッチ２０７で構成される累算器に加え総和値
を求めて判定回路２０８に加える。また、画素データを
２乗する２乗回路２１０で電力を検出し、その電力値を
加算回路２１１、Ｄラッチ２１３で構成される累算回路
に加え総和値を求めて判定回路２０８に加える。そし
て、周波成分と基準値とを比較して動きを判定する場合
に、電力に応じて上記基準値を変えるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルＶＴＲやコ
ーデックのような画像の伝送装置などで用いられる画像
の動きを検出するための動き検出装置に関する。

【０００２】

【従来の技術】近年、画像信号を高能率符号化して磁気
テープなどの媒体に記録し、再生する民生用ＶＴＲが提
案されている。これは、画像信号を所定の画素数毎にま
とめてブロック化した後、離散コサイン変換（以下、Ｄ
ＣＴと称す）等の直交変換を施し、変換後の係数に対し
て量子化し、その量子化された値をエントロピー符号化
を行い記録するものである。

【０００３】最近の画像圧縮としてはＤＣＴを用いた画
像圧縮が主流となっており、またＤＣＴされる際に符号
化の効率を上げるための動き適応処理が行われている。
この動き適応処理とは、ＤＣＴは通常フレーム内の８×
８画素のブロック単位で行われるが、動画像の場合フレ
ーム内処理ではフィールド間の相関が薄れ、垂直方向の
周波数成分が発生し、符号化の効率が低下する。このた
め動きを検出し、動きのあるブロックは８×８画素の処
理をフィールド内の２つの４×８画素に分けてＤＣＴを
行うことにより、符号化の効率を上げるようにしてい
る。上記の動き検出方法としてはフィールド間の差分値
を計算し、その差分値の大きさにより動きのあるブロッ
クか、動きの少ないブロックかを検出していた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来例では、画像のフィールド間差分により動きを検出し
ているために、画像が動いていない場合でも細かい絵柄
がある場合には、差分値が大きくなり動きあるブロック
と誤って判定してしまうことがあるという問題があっ
た。

【０００５】本発明は上記のような問題を解決するため
になされたもので、誤検出をなくすことのできる動き検
出装置を得ることを目的としている。

【０００６】

【課題を解決するための手段】本発明はブロック内の周
波成分を検出する検出手段と、電力を検出する検出手段
とを設け、各検出手段によって検出された周波成分と電
力とにより、そのブロックの動き判定を行うようにした
ものである。

【０００７】

【作用】上記発明によれば、細かい絵柄の場合でも誤検
出を避けることができる。

【０００８】

【実施例】図１は本発明にかかる動き検出装置が用いら
れるディジタルＶＴＲの構成図を示す。図１において、
記録される映像信号は輝度信号Ｙと２つの色差信号
Ｐ_r ，Ｐ_b とであり、それぞれＡＤコンバータ１０１、
１０２、１０３に入力され、ディジタル画像信号に変換
される。また、オーディオ信号はＡＤコンバータ１２３
によりディジタルオーディオ信号に変換される。上記デ
ィジタル画像信号は、フレームメモリ１０４に書き込ま
れ、読み出される際に固定長化単位内のデータの平均化
とバースト誤り訂正とのためにシャフリング回路１２４
によりシャフリングされて読み出され、ＤＣＴ回路１０
５でＤＣＴ（離散コサイン変換）により直交変換され
る。メモリ１０４から読み出される際にＤＣＴの基本単
位である垂直８画素、水平８画素のブロック単位にフレ
ーム内で読み出されるが、ＤＣＴされる際に符号化の効
率を上げるための動き適応処理が行われる。

【０００９】ＤＣＴは通常フレーム内の８×８画素のブ
ロック単位で行われるが、動きが大きい場合は、フレー
ム内の処理ではフィールド間の相関が薄れ、垂直方向の
周波数成分が発生し、符号化の効率が低下する。このた
め、動き検出回路１０６により動きのあるブロックを検
出し、その動きブロックでは８×８画素の処理をフィー
ルド内の２つの４×８画素に分けてＤＣＴを行うことに
より、効率を上げるようにしている。また、動き処理を
したブロックのＤＣＴされたデータは量子化器（図示せ
ず）で量子化され、高周波に発生するわずかな係数は０
にまるめられ、データが削減される。

【００１０】量子化された係数は可変長符号化回路（Ｖ
ＬＣ）１０７でさらに圧縮される。圧縮されたデータは
上記ディジタルオーディオ信号と共にＥＣＣ回路１０８
に加えられて訂正符号を付加され、さらにシスコン１２
５により制御されるフォーマッター１０９でＶＴＲのト
ラックフォーマットに並び変えられる。そして、変調回
路１１０でディジタル変調され、シスコン１２５により
制御される記録再生系１１１の磁気テープに記録され
る。

【００１１】再生時は、磁気テープに記録されたデータ
を読み出し、変調されたデータを復調回路１１２でもと
のディジタルデータに変換し、デフォーマッター１１３
でシスコン１２５の制御によりトラックフォーマットか
らデータを元に戻し、エラー訂正回路１１４によって伝
送路中で発生したデータを正しいデータに訂正する。こ
れらのデータのうちオーディオデータはＤ／Ａコンバー
タ１２６に加えられ、画像データは可変調符号のデコー
ド回路（ＶＬＤ）１１５によって可変長符号から固定長
の符号に伸長され、さらに逆ＤＣＴ回路１１６で逆量子
化と逆ＤＣＴ変換とが実行される。

【００１２】この時、動きブロックについては、画像デ
ータとともに送られてきた動き情報をもとに、動き制御
回路１１７で動きが小さい（静止画）ブロックについて
はフレーム内の８×８画素処理による逆ＤＣＴを行い、
動きが大きい（動画）ブロックについては２つの４×８
画素のフィールド内処理による逆ＤＣＴを行った後、メ
モリ１１８に書き込む。次に、メモリ１１８よりデシャ
フリング処理によってシャフリングを解きながらラスタ
スキャン順に読み出す。

【００１３】そして、エラー訂正回路１１４で訂正しき
れなかったデータに関しては、フラグをエラー修整回路
１１９に送って欠落ブロックをその周囲の画素や前フレ
ームのデータを用いて補間した後、Ｄ／Ａコンバータ１
２０、１２１、１２２でディジタルデータからアナログ
データに変換してコンポーネント信号として出力する。

【００１４】次にＤＣＴを行う際の動き検出回路１０６
について説明する。

【００１５】図２は本発明にかかる動き検出回路１０６
の実施例を示し、２０１は図１のフレームメモリ１０４
から読み出された画像データが入力される入力端子、２
０２は１フィールドの遅延用のＤラッチ、２０３は引き
算回路、２０４は絶対値回路、２０５は加算回路、２０
６はセレクタ、２０７はＤラッチ、２０８は判定回路、
２０９は制御回路、２１０は乗算器等で構成される２乗
回路、２１１は加算回路、２１２はセレクタ、２１３は
Ｄラッチ、２１４は動きの判定結果を出力する出力端子
である。

【００１６】次に動作について説明する。

【００１７】図１のフレームメモリ１０４から図３に示
す番号順に読み出された画素データが入力端子２０１よ
り入力される。Ｄラッチ２０２は入力データを１データ
分遅延させて出力する。引き算回路２０３では１データ
遅延した画素データと現データとの差分が取られ、この
引き算回路２０３の出力には垂直方向の高周波成分が得
られる。この高周波成分は絶対値回路２０４に入力され
て入力データの絶対値が取られる。加算回路２０５には
現高周波成分のデータと、セレクタ２０６を通りＤラッ
チ２０７で１データ分遅延したデータとが入力すること
により、１ＤＣＴブロック内の垂直方向の高周波成分の
総和を取る。ここで、加算回路２０５、セレクタ２０
６、Ｄラッチ２０７は累算器を構成している。セレクタ
２０６は制御回路２０９により制御されて１ＤＣＴブロ
ック単位ごとに値“０”を選択し、累算結果をリセット
している。

【００１８】一方、２乗回路２１０では入力された画素
データの２乗が取られ、前述の累算器と同様に加算回路
２１１とセレクタ２１２とＤラッチ２１３とによって構
成される累算器によって１ＤＣＴブロック内の２乗和が
取られる。判定回路２０８にはブロック内の垂直方向の
高周波成分と上記２乗和とが入力されて動き判定が行わ
れ、出力端子２１４に判定結果を出力する。

【００１９】図４は、図２における判定回路２０８の構
成例を示すブロック図である。図において、４０１は画
像の垂直方向の高周波成分が入力される入力端子、４０
２はブロック内の２乗和が入力される入力端子、４０
４、４０５、４０８はスレッショルドレベルＲ１，Ｒ
２，Ｒ３を設定するレジスタ、４０３、４０７は引き算
回路、４０６はセレクタ、４０９、４１０は０もしくは
正の値が入力されると“１”を出力し、負の値が入力さ
れると“０”を出力する正負判定回路、４１１は動き判
定結果の出力端子である。

【００２０】次に動作について説明する。

【００２１】今仮に、レジスタ４０４のＲ１に７１６
８、レジスタ４０５のＲ２に３５８４、レジスタ４０８
のＲ３に最大パワーの半分の値を設定しておく。入力画
像が細かい絵柄であり、Ｒ３の設定値を越えた場合に
は、引き算回路４０７の出力が正となり、正負判定回路
４０９の出力を“１”とする。これによってセレクタ４
０６ではＲ１の設定値が選択される。画像の垂直方向の
高周波成分が入力端子４０１に入力され、その値がＲ１
の設定値７１６８を越えると引き算回路４０３の出力は
正となり、正負判定回路４１０は“１”を出力する。ま
た、入力端子４０１の値が７１６８以下であると、出力
端子４１１には“０”の値が出力される。

【００２２】一方、画像の絵柄が比較的粗い（平坦な）
場合は、入力端子４０２の入力は小さな値（ここではレ
ジスタ４０８のＲ３の値を下まわる値）となり、その結
果セレクタ４０６はレジスタ４０５のＲ２の設定値を選
択して入力端子４０１における画像の垂直方向の高周波
成分の入力値に対するスレッショルドを低く設定して動
き判定を行う。

【００２３】以上述べた動作を図５を用いて説明する。
図５は横軸が画像のブロック内の垂直方向の周波数成
分、縦軸はその電力密度を表しており、図５（ａ）は静
止画の場合の垂直方向の分布、図５（ｂ）は動画像の場
合の分布を表している。

【００２４】図５（ａ）では静止画の場合の比較的細か
い絵柄と粗い絵柄とを表しており、細かい絵柄の場合に
は、分布の形はあまり変わらないが、比較的全体のパワ
ーが大きくなる傾向がある。一方、図５（ｂ）の動画像
の場合には、静止画の場合に比べると低周波成分が落ち
た形の分布になっているが、やはり細かい絵柄ではパワ
ーが大きく粗い絵柄ではパワーが小さくなることを表し
ている。従って、動きの判定を高周波成分で行うために
は、そのスレッショルドをパワーの大きさによって可変
して行う必要がある。

【００２５】図６は図２の判定回路２０８の他の構成例
を示す。図６において、６０１は画像の垂直方向の高周
波成分の入力端子、６０２は画像のブロック内のパワー
の入力端子、６０３は割り算回路、６０４は係数回路、
６０５は引き算回路、６０６はレジスタ、６０７は正負
判定回路、６０８は判定回路の出力端子である。

【００２６】次に動作について説明する。

【００２７】入力端子６０１には垂直方向の高周波成分
が入力され、入力端子６０２にはブロック内のパワーが
入力され、このパワーの値は係数回路６０４で係数ａを
かけられて適当な大きさに成される。割り算回路６０３
では垂直方向の高周波成分をパワーに係数した値で割り
算を行うため、この割り算回路６０３からは垂直方向の
高周波成分がパワーによって正規化された値となって出
力される。即ち、パワーが大きい時には高周波成分を小
さくする方向に働くために、画像が細かい絵柄であって
も、粗い（平坦な）絵柄であっても、レジスタ６０６の
スレッショルドｔｈを一定にして、動画（動きの大きい
画）、静止画（動きの小さい画）の判定を行うことがで
きる。

【００２８】

【発明の効果】以上説明したように、画像ブロック内の
周波成分と画像ブロック内の電力とを比較して動き判定
を行うことによって、画像の細かい絵柄で、動きがない
ブロックを動きブロックと誤判定することを防止し、画
像の適応符号化の効率を上げ、高画質な画像の圧縮を可
能にする効果がある。

【図面の簡単な説明】

【図１】本発明にかかるディジタルＶＴＲを示すブロッ
ク図である。

【図２】本発明の実施例を示すブロック図である。

【図３】動き検出されるブロックを示す構成図である。

【図４】判定回路の第１の実施例を示すブロック図であ
る。

【図５】判定回路の判定方法を説明するための特性図で
ある。

【図６】判定回路の第２の実施例を示すブロック図であ
る。

【符号の説明】

２０２ Ｄラッチ ２０３ 引き算回路 ２０８ 判定回路 ２１０ ２乗回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像信号の周波成分を複数個の画素デー
   タから成るブロック単位に検出する第１の検出手段と、 上記画像信号の電力を上記ブロック単位に検出する第２
   の検出手段と、 上記第１の検出手段による周波成分の検出量と上記第２
   の検出手段による電力の検出量とに基づいて上記画像信
   号の動きを上記ブロック単位に判定する判定手段とを備
   えた動き検出装置。