JPH06282337A - 電力位相制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力電源電圧が急変した場合にも、この急変
に追従して位相制御タイミングを調整して、一定の実効
値を印加することが可能な電力位相制御装置の提供。 【構成】 ライン入力を負荷Ｌに印加するスイッチング
トランジスタＴＲＣと、ライン入力電圧検出回路５と、
ライン入力のゼロクロス検出回路１と、負荷Ｌの印加電
圧検出回路２と、マイクロプロセッサ４を備え、マイク
ロプロセッサ４はライン入力電圧とゼロクロス検出タイ
ミングからスイッチングトランジスタのオンタイミング
を決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相制御電力供給装置
に関するものである。特に複写機，プリンター等への応
用に適している。

【０００２】

【従来の技術】ライン入力をサイリスタやトライアック
等のスイッチング素子でスイッチングして負荷へ電力を
供給する装置において、通常所望の電力を得るため入力
ＡＣ電圧に対応する電力印加時間及び入力ＡＣ電源のゼ
ロクロス点から前記スイッチング素子の導通タイミング
を決定している。

【０００３】これらの装置は、従来ハード回路で実現さ
れていたが、かなり高価なものであった。また以上の動
作をマイクロプロセッサーにて比較的安価に実現するこ
とも可能であり、その場合ゼロクロス信号を外部割込み
端子に接続し、割込み処理にて行なう提案がされてい
る。

【０００４】さらに、割込みに依らず種々の補正を施し
たソフトウェア処理にて実現する提案も行なわれてい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、例えば
実効電圧値を一定に制御する場合では実効値変換回路の
時定数やソフトウェア処理の遅れ等により、ＡＣ入力電
圧の急峻な変動には応答しにくかった。

【０００６】

【課題を解決するための手段及び作用】上記課題を解決
するために、ライン入力を負荷に印加するスイッチング
手段、負荷電圧検知手段と、ライン入力ゼロクロス検知
手段、ライン入力電圧検知手段、前記負荷電圧検知結果
とゼロクロス検知結果と電圧検知結果からスイッチング
手段のオンタイミングの演算手段を設けた。

【０００７】かかる構成により、入力電圧が急変して
も、一定実効値を負荷に印加することが可能になった。

【０００８】更に、演算手段に於いては負荷電圧検知結
果を所定値と比較し、その差分によりオンタイミングを
決定し、さらに入力電圧検知結果の時間方向の差分でオ
ンタイミングを補正する様構成すると有効である。

【０００９】

【実施例】以下図面を用い本発明を詳述する。

【００１０】図１は、本発明の実施例のブロック図であ
る。

【００１１】ＡＣライン入力はトランスＴ１を介してそ
の巻数比に応じた電圧を２次側に伝達される。トランス
Ｔ１出力は電圧検知回路５によりＡＣライン入力電圧に
応じたＤＣ電圧を生成し、必要なら分圧されマイクロプ
ロセッサ４の第一のアナログ入力ポートＡ１にＥとして
入力される。またトランスＴ１出力はゼロクロス検出回
路１によりＡＣライン入力のゼロクロスを検出されマイ
クロプロセッサ４の入力ポートＰ１に接続される。ＡＣ
ライン入力のホット側は定着器やランプ等の電力負荷Ｌ
の一端にも接続され、負荷の他端はトライアックＲＴＣ
等のＡＣスイッチを用いた電力制御回路６を介してＡＣ
ライン入力のニュートラル側に接続される。電力制御回
路６の制御端子はマイクロプロセッサ４の出力ポートに
接続される。電力制御回路６がＯＮすることでＡＣライ
ン入力を電力負荷Ｌに印加する。なお通常マイクロプロ
セッサ４は２次側に置かれるため電力制御回路６内で図
に示すような１次／２次間は絶縁構造になっている。

【００１２】トランスＴ２は電力負荷Ｌの両端に接続さ
れ、電力負荷Ｌに印加されたＡＣ位相制御波形を検出し
巻数比に応じた電圧を２次側に伝達する。該波形は実効
値変換回路２で実効値変換されＶSNSとしてマイクロプ
ロセッサ４に入力される。実効値変換回路２は通常簡便
のために、全波整流した後ＲＣフィルターでＤＣ化する
ことで、疑似的に実効値検出するよう構成される。

【００１３】ＡＣライン入力はこのほかスイッチング電
源等に接続され、２次側の各回路に電源を供給する。

【００１４】さて、本実施例の電力制御方法を説明す
る。

【００１５】マイクロプロセッサ４は内蔵または外付け
のＲＯＭに格納されたプログラムに従って装置全体の制
御を行なっている。

【００１６】入力ＡＣ波形を正弦波とした時に、前述の
ような電力負荷を駆動する場合、例えば位相制御により
電力負荷に印加する実効電圧値を所定の一定値ＺVr.m.
s.に制御したいとすると、以下の式に従う制御を行なわ
なければならない。

【００１７】Ｖ：ＡＣライン入力の実効値，Ｔ：ＡＣラ
イン入力の一周期， ｔ：ゼロクロスからの印加開始時間（Ｏ≦ｔ≦Ｔ／２）

【００１８】

【外１】 上記式よりゼロクロス発生時からｔ秒の時間遅延後に
電力制御回路６をアクティブにすれば良いことが判る。
ここで時間遅延量ｔは入力電源電圧Ｖ及び所望の実効電
圧値Ｚから決定される訳であるから、その決定は上式に
従って計算してもよいし、テーブル形式でＲＯＭ又はＲ
ＡＭに書込んでおき読みだしてもよい。

【００１９】マイクロプロセッサ４はゼロクロス検出回
路１の出力を監視しておき、ゼロクロスが発生してから
上述のようにして得られた電力印加時間を初期値とする
ディレー後に電力制御回路６をアクティブにする。

【００２０】なお、負荷への電力供給の停止状態から急
激に電力供給を開始すると、ＡＣ入力ラインに多大なノ
イズを伝播してしまうことがある。この場合、徐々に電
力を供給するいわゆるソフトスタートを行ない徐々に供
給電力量を増加させることもある。

【００２１】ＡＣライン入力波形が正弦波ならば上記電
力印加時間で所定の実効値を得ることができるが、通常
入力波形は各種の要因で正弦波形からの歪を生じてい
る。波形が歪んでいると上記計算式で得られた正弦波形
を前提とした実効値との誤差が生じてしまう。そこで、
負荷Ｌの両端電圧を検出し、その実効値を一定にするよ
う制御する必要が生じる。

【００２２】本実施例ではトランスＴ２により負荷Ｌの
両端電圧を２次側に伝達し、実効値変換回路２により制
御電力波形からその実効値ＶSNSを生成する。

【００２３】しかしながら実効値変換回路は通常時定数
が長い為、ある一定期間上記初期値をゼロクロス毎に出
力する。

【００２４】そして上記一定期間を経過し実効値変換回
路２の出力Ｖｓｎｓが立上がると、所望の制御電圧Ｖｒ
ｅｆを比較し、例えば下式の演算により電力制御回路に
与えるべき印加時間すなわちゼロクロスから電力制御回
路をオンすべきディレー時間を決定する。

【００２５】 ｔ_n＝α＊（Ｖｓｎｓ−Ｖｒｅｆ）＋ｔ_n-1 ・ ・ ・ 式 ここでｔ_nは次の印加タイミング時間 ｔ_n-1は前回の印加タイミング時間 αは定数（ゲイン）

【００２６】上式で決定されたタイミングを計算してお
き、ゼロクロスの発生毎電力制御回路を駆動し続ける。

【００２７】以上の動作により入力ＡＣ波形に拘らず一
定実効電圧値に位相制御される。

【００２８】ところが前述のように実効値変換回路２の
時定数が比較的長いため、ＡＣ入力電圧の急変が発生し
ても即時応答出来ない。そのため入力電圧の変化分を前
記ディレー時間に反映できずに、大きな誤差を生じてし
まう。

【００２９】そこで上述で得られたｔ_nに電圧検出回路
５の入力値で以下の様な補正を行なう。

【００３０】 ｔ_n＝ｔ_n＋β＊（Ｅ_n−Ｅ_n-1） ・ ・ ・ 式 ここでＥ_nは電圧検出回路の現在値 Ｅ_n-1電圧検出回路の前回値 βは定数

【００３１】すなわち、入力電源電圧値の変動分で印加
タイミングを補正する。前回電力制御回路をオンしたと
きに比べ電源電圧が急上昇したなら上昇分に見合う時間
分オンタイミングを遅延させ、急低下したなら逆に早め
る。こうする事で入力電圧の変動があっても追従して制
御する事が可能になる。

【００３２】以上の動作を従来例と比較したタイムチャ
ートを図２に示す。

【００３３】図２中（ａ）が入力電圧波形，（ｂ）が従
来例，（ｃ）が電圧検知回路の出力，（ｄ）が本発明に
よる例である。（ｂ），（ｄ）では実線が実効値変換回
路２の出力Ｖｓｎｓを表し、破線が半サイクル毎の実効
値を表す。（ａ）のＡで示すタイミングで入力電圧が急
上昇したとする。従来例ではマイクロプロセッサ４は入
力電圧変動の発生を考慮しないため、Ａでの電圧変動後
も負荷へは同一電力印加時間の設定を保持し続ける。実
効値変換回路２の時定数はかなり長いため実際の実効値
が変動してもＶｓｎｓが変化するまで長時間を要し、そ
の結果点線で示すように実効値の目標値Ｖｒｅｆと大き
く異なる実効電圧値である期間が長くなってしまう。そ
して、Ｖｓｎｓが反応し始めると印加時間を減少させる
ように動作し、徐々にＶｒｅｆに戻っていく。

【００３４】これに対し本実施例によると、（ｃ）の電
圧検知結果を電力印加時間を反映させる。即ち、この例
で電圧検知結果が前回の電力制御回路を駆動した時に比
べΔＥ変化していると、この値にゲインβを乗じ次回の
電力制御回路を駆動するタイミングを遅延させる。この
結果実効値変換回路が応答しなくとも、実際の実効値を
目標値Ｖｒｅｆに近い値に補正する事が出来る。ここで
Ｖｒｅｆと微小な差異があれば、実効値変換回路が応答
し始めると印加時間をさらに減少すべく動作し、徐々に
Ｖｒｅｆに収束していく。従って、電源電圧検知回路の
時定数分の遅延が生じるにしても、実効値変換回路の時
定数より電源電圧検知回路の時定数を遥かに短くする事
で、目標値Ｖｒｅｆから大きく異なる制御電圧値になっ
ている期間を極めて短期間にする事が可能になる。

【００３５】図３は以上の動作のフローチャートであ
る。上述のようにゼロクロスが発生したなら，式に
従ってｔ_n′を求めタイマーに設定しタイマーを起動す
る。その後次回のゼロクロス発生時の演算に用いるた
め、ｔ_n-1としてｔ_n′をＥ_n-1としてＥ_nを代入してお
く。なお、本発明に関わらないソフト処理のフローチャ
ートは省略する。すなわち例えば、一定周期でのＶｓｎ
ｓ及びＥｎのＡ／Ｄ変換処理、またタイマーオーバーフ
ローしたときは電力制御回路をアクティブにする処理、
さらにソフトスタート等の処理のフローチャートは省略
する。また必要なら処理プログラムに要した時間をさら
に補正してもよい。

【００３６】〔他の実施例〕 １．第２実施例 図４のフローチャートに示したのが第２の実施例であ
る。

【００３７】電圧検出回路５も通常、整流してＲＣフィ
ルターでＤＣ化するため、入力電圧の変動を早期に検出
するためには時定数を短めにしておかなければならな
い。ところがそのような設定ではリップルが大きく、そ
のまま第１の実施例で示した補正を行なうと制御電圧値
が安定しない可能性がある。そこで本実施例では、予め
所定の値Ｅｒを決定しておき、Ｅ_n−Ｅ_n-1がその値を越
えない場合は補正を行なわないようにする。所定の値を
越えた場合は電圧急変が発生したとみなし、補正を実施
する。こうすることで、必要以上のオンタイミングの変
動を避け安定した制御電圧を得る事が出来る。

【００３８】２．第３実施例（図５） ソフトウェアやデジタル制御で位相制御している場合は
時間分解能は一定であるが、入力波形の如何なる部分で
オンしているかまた入力電圧値により、オンタイミング
の１ｂｉｔあたりの制御電圧値の変動量が変化する。す
なわち条件により入力電圧が変動したときのリップル量
及び収束時間が変動する。本実施例ではオンタイミング
と入力電圧値を把握しているので、１ｂｉｔあたりの概
略の変動量を知る事ができ、上記βを可変する。この処
理により条件に依らず一定のリップル量と収束時間を得
る事が出来る。

【００３９】これは簡便には、式にしたがったテーブ
ルから差分により求めることができる。

【００４０】図５はその処理のフローチャートである。
制御目標値Ｖｒｅｆ，および入力電源電圧Ｅ_nまたはＥ
_n-1からテーブルサーチによりオンタイミングディレー
時間を求め、両者の差分が入力電圧急変による補正分で
ある。

【００４１】３．第４実施例 図６に第４実施例のブロック図，図７にタイムチャート
を示す。

【００４２】図６でゼロクロス信号は例えばタイマー内
部割込みの処理中に定期的にモニターする。この場合マ
イクロプロセッサ４がゼロクロスを検知した時には、実
際のゼロクロスの発生から最大でタイマー割込みの時間
設定分の遅延がある。よって、もしゼロクロス信号だけ
で電力制御回路６に与えるトリガーの生成の時間を決定
すると前記時間遅延分のジッタを生じてしまう。前記タ
イマー割込みの時間設定を短くすれば、該ジッターを低
減できるがマイクロプロセッサ４の能力に依存する。ま
たゼロクロス信号を外部割込み端子に接続しかつ該割込
みの優先順位を高く設定できれば本発明のような処理を
行なうことなく電力負荷の制御を精度良く実行できる
が、システム設計上上記の様に設定できない事がある。

【００４３】本実施例では、ゼロクロス信号及びエッジ
検出回路７によりワンショットタイマー２を起動すると
積分器３が積分を開始する。マイクロプロセッサ４は前
述のように定期的にゼロクロス信号をモニターしゼロク
ロスを認識した時に積分器３の出力をＡ／Ｄ変換する。
すなわち、この時の積分器３の出力は実際のゼロクロス
の発生とマイクロプロセッサ４が認識したゼロクロスの
時間差に比例している。そこで積分器３出力から実際の
ゼロクロス発生の時間を演算にて算出する。すなわち、
Ａ／Ｄ変換の分解能がγ秒／ｂｉｔでＡ／Ｄ変換値がｘ
だったなら第１〜３実施例で求められたｔ_n′からさら
にγｘを引いた時間をタイマーに設定し、電力制御回路
６を駆動し電力負荷にＡＣライン入力を印加する。

【００４４】以上をタイムチャートであらわしたのが図
７であり、図中（ａ）はＡＣ入力電源波形で、（ｂ）は
（ａ）から生成されるゼロクロス信号であり、（ｃ）は
（ｂ）のエッジから生成されるパルス信号である。一般
に位相制御は両極性で行なうため、後段のワンショット
タイマーをゼロクロスの立上がり，立ち下がりの両方向
で起動させるように（ｃ）を生成している。ここで
（ｃ）のパルス幅は実際にはソフトがゼロクロス信号を
検知する周期の最大値よりわずかに長く設定しておけば
よい。（ｄ）は（ｃ）により起動される積分器の出力信
号である。積分時定数は（ｃ）のパルス幅，必要時間分
解能から決定される。（ｅ）はソフトがゼロクロスを検
出したタイミングを示す。図で判るようにゼロクロスの
発生に対して検知するまで時間的にばらつく。しかしこ
の時の積分器出力（ｄ）はゼロクロス発生からの時間遅
延に比例しているため、この値をＡ／Ｄ変換して読み込
む事でマイクロプロセッサは実際にゼロクロスが発生し
た時間を知ることが出来る。すなわち、上述の動作で正
確にゼロクロスを検知することが出来、精度良く位相制
御できる。

【００４５】４．第５実施例 図８に第５実施例のブロック図，図９にタイムチャート
を示す。

【００４６】図８のように、積分器３の出力をサンプル
＆ホールドする。一般にフラッシュＡ／Ｄコンバーター
はコストが高いため逐次変換型等の低価格コンバーター
を用いたいが変換スピードが遅いのでそのままＡ／Ｄ変
換すると誤差を含んでしまう。そこでサンプル＆ホール
ドすることで、特に高速のコンバーターを使用する必要
がなく、低価格コンバーターの使用が可能になる。また
マイクロプロセッサ内蔵のＡ／Ｄコンバーターの変換ス
ピードが遅くとも特に制約を受けずに使用することが可
能になる。

【００４７】図８で積分器３の出力がサンプル・ホール
ド回路８を介してマイクロプロセッサ４のアナログ入力
に接続される。またサンプル・ホールド回路８にはマイ
クロプロセッサ４からサンプル・ホールド信号が入力さ
れる。図９にタイミングチャートを示す。マイクロプロ
セッサ４がゼロクロスを検知すると即座にサンプル・ホ
ールド信号（ｅ）を出力する。するとサンプル・ホール
ド回路８の出力はその時の値にホールドされる（ｇ）。
この入力をＡ／Ｄ変換する。ホールド時間はＡ／Ｄコン
バータの変換時間に依存する。Ａ／Ｄ変換が終了したら
サンプル・ホールドを解除する。その後の動作は第１〜
４実施例と同様である。

【００４８】

【発明の効果】以上説明したように、本発明により高価
な位相制御回路を用いることなく電力制御が可能になっ
た。また従来マイクロプロセッサの性能に依存して実施
できなかったシステム構成でも実施が可能になった。さ
らに、入力電源電圧が急変し実効値変換回路が応答しき
れなくても、急変に追従して位相制御タイミングを調整
し一定実効値を負荷に印加することが可能になった。

【図面の簡単な説明】

【図１】本発明の第１の実施例のブロック図。

【図２】本発明の第１の実施例のタイムチャート。

【図３】本発明の第１の実施例のフローチャート。

【図４】本発明の第２の実施例のフローチャート。

【図５】本発明の第３の実施例のフローチャート。

【図６】本発明の第４の実施例のブロック図。

【図７】本発明の第４の実施例のタイムチャート。

【図８】本発明の第５の実施例のブロック図。

【図９】本発明の第５の実施例のタイムチャート。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ライン入力を負荷に印加するスイッチン
   グ手段と、ライン入力電圧検知手段と、ライン入力ゼロ
   クロス検知手段と、前記負荷印加電圧検知手段と、演算
   手段からなり、前記負荷印加電圧検知結果とライン入力
   電圧検知結果と前記ゼロクロス検知結果からスイッチン
   グ手段のオンタイミングを演算することを特徴とする電
   力位相制御装置。
2. 【請求項２】 入力電力検知結果の時間方向の差分でオ
   ンタイミングを補正することを特徴とする請求項１記載
   の電力位相制御装置。