JPH06282337A - 電力位相制御装置 - Google Patents
電力位相制御装置Info
- Publication number
- JPH06282337A JPH06282337A JP6993593A JP6993593A JPH06282337A JP H06282337 A JPH06282337 A JP H06282337A JP 6993593 A JP6993593 A JP 6993593A JP 6993593 A JP6993593 A JP 6993593A JP H06282337 A JPH06282337 A JP H06282337A
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- input
- timing
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Ac-Ac Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力電源電圧が急変した場合にも、この急変
に追従して位相制御タイミングを調整して、一定の実効
値を印加することが可能な電力位相制御装置の提供。 【構成】 ライン入力を負荷Lに印加するスイッチング
トランジスタTRCと、ライン入力電圧検出回路5と、
ライン入力のゼロクロス検出回路1と、負荷Lの印加電
圧検出回路2と、マイクロプロセッサ4を備え、マイク
ロプロセッサ4はライン入力電圧とゼロクロス検出タイ
ミングからスイッチングトランジスタのオンタイミング
を決定する。
に追従して位相制御タイミングを調整して、一定の実効
値を印加することが可能な電力位相制御装置の提供。 【構成】 ライン入力を負荷Lに印加するスイッチング
トランジスタTRCと、ライン入力電圧検出回路5と、
ライン入力のゼロクロス検出回路1と、負荷Lの印加電
圧検出回路2と、マイクロプロセッサ4を備え、マイク
ロプロセッサ4はライン入力電圧とゼロクロス検出タイ
ミングからスイッチングトランジスタのオンタイミング
を決定する。
Description
【0001】
【産業上の利用分野】本発明は、位相制御電力供給装置
に関するものである。特に複写機,プリンター等への応
用に適している。
に関するものである。特に複写機,プリンター等への応
用に適している。
【0002】
【従来の技術】ライン入力をサイリスタやトライアック
等のスイッチング素子でスイッチングして負荷へ電力を
供給する装置において、通常所望の電力を得るため入力
AC電圧に対応する電力印加時間及び入力AC電源のゼ
ロクロス点から前記スイッチング素子の導通タイミング
を決定している。
等のスイッチング素子でスイッチングして負荷へ電力を
供給する装置において、通常所望の電力を得るため入力
AC電圧に対応する電力印加時間及び入力AC電源のゼ
ロクロス点から前記スイッチング素子の導通タイミング
を決定している。
【0003】これらの装置は、従来ハード回路で実現さ
れていたが、かなり高価なものであった。また以上の動
作をマイクロプロセッサーにて比較的安価に実現するこ
とも可能であり、その場合ゼロクロス信号を外部割込み
端子に接続し、割込み処理にて行なう提案がされてい
る。
れていたが、かなり高価なものであった。また以上の動
作をマイクロプロセッサーにて比較的安価に実現するこ
とも可能であり、その場合ゼロクロス信号を外部割込み
端子に接続し、割込み処理にて行なう提案がされてい
る。
【0004】さらに、割込みに依らず種々の補正を施し
たソフトウェア処理にて実現する提案も行なわれてい
る。
たソフトウェア処理にて実現する提案も行なわれてい
る。
【0005】
【発明が解決しようとする課題】しかしながら、例えば
実効電圧値を一定に制御する場合では実効値変換回路の
時定数やソフトウェア処理の遅れ等により、AC入力電
圧の急峻な変動には応答しにくかった。
実効電圧値を一定に制御する場合では実効値変換回路の
時定数やソフトウェア処理の遅れ等により、AC入力電
圧の急峻な変動には応答しにくかった。
【0006】
【課題を解決するための手段及び作用】上記課題を解決
するために、ライン入力を負荷に印加するスイッチング
手段、負荷電圧検知手段と、ライン入力ゼロクロス検知
手段、ライン入力電圧検知手段、前記負荷電圧検知結果
とゼロクロス検知結果と電圧検知結果からスイッチング
手段のオンタイミングの演算手段を設けた。
するために、ライン入力を負荷に印加するスイッチング
手段、負荷電圧検知手段と、ライン入力ゼロクロス検知
手段、ライン入力電圧検知手段、前記負荷電圧検知結果
とゼロクロス検知結果と電圧検知結果からスイッチング
手段のオンタイミングの演算手段を設けた。
【0007】かかる構成により、入力電圧が急変して
も、一定実効値を負荷に印加することが可能になった。
も、一定実効値を負荷に印加することが可能になった。
【0008】更に、演算手段に於いては負荷電圧検知結
果を所定値と比較し、その差分によりオンタイミングを
決定し、さらに入力電圧検知結果の時間方向の差分でオ
ンタイミングを補正する様構成すると有効である。
果を所定値と比較し、その差分によりオンタイミングを
決定し、さらに入力電圧検知結果の時間方向の差分でオ
ンタイミングを補正する様構成すると有効である。
【0009】
【実施例】以下図面を用い本発明を詳述する。
【0010】図1は、本発明の実施例のブロック図であ
る。
る。
【0011】ACライン入力はトランスT1を介してそ
の巻数比に応じた電圧を2次側に伝達される。トランス
T1出力は電圧検知回路5によりACライン入力電圧に
応じたDC電圧を生成し、必要なら分圧されマイクロプ
ロセッサ4の第一のアナログ入力ポートA1にEとして
入力される。またトランスT1出力はゼロクロス検出回
路1によりACライン入力のゼロクロスを検出されマイ
クロプロセッサ4の入力ポートP1に接続される。AC
ライン入力のホット側は定着器やランプ等の電力負荷L
の一端にも接続され、負荷の他端はトライアックRTC
等のACスイッチを用いた電力制御回路6を介してAC
ライン入力のニュートラル側に接続される。電力制御回
路6の制御端子はマイクロプロセッサ4の出力ポートに
接続される。電力制御回路6がONすることでACライ
ン入力を電力負荷Lに印加する。なお通常マイクロプロ
セッサ4は2次側に置かれるため電力制御回路6内で図
に示すような1次/2次間は絶縁構造になっている。
の巻数比に応じた電圧を2次側に伝達される。トランス
T1出力は電圧検知回路5によりACライン入力電圧に
応じたDC電圧を生成し、必要なら分圧されマイクロプ
ロセッサ4の第一のアナログ入力ポートA1にEとして
入力される。またトランスT1出力はゼロクロス検出回
路1によりACライン入力のゼロクロスを検出されマイ
クロプロセッサ4の入力ポートP1に接続される。AC
ライン入力のホット側は定着器やランプ等の電力負荷L
の一端にも接続され、負荷の他端はトライアックRTC
等のACスイッチを用いた電力制御回路6を介してAC
ライン入力のニュートラル側に接続される。電力制御回
路6の制御端子はマイクロプロセッサ4の出力ポートに
接続される。電力制御回路6がONすることでACライ
ン入力を電力負荷Lに印加する。なお通常マイクロプロ
セッサ4は2次側に置かれるため電力制御回路6内で図
に示すような1次/2次間は絶縁構造になっている。
【0012】トランスT2は電力負荷Lの両端に接続さ
れ、電力負荷Lに印加されたAC位相制御波形を検出し
巻数比に応じた電圧を2次側に伝達する。該波形は実効
値変換回路2で実効値変換されVSNSとしてマイクロプ
ロセッサ4に入力される。実効値変換回路2は通常簡便
のために、全波整流した後RCフィルターでDC化する
ことで、疑似的に実効値検出するよう構成される。
れ、電力負荷Lに印加されたAC位相制御波形を検出し
巻数比に応じた電圧を2次側に伝達する。該波形は実効
値変換回路2で実効値変換されVSNSとしてマイクロプ
ロセッサ4に入力される。実効値変換回路2は通常簡便
のために、全波整流した後RCフィルターでDC化する
ことで、疑似的に実効値検出するよう構成される。
【0013】ACライン入力はこのほかスイッチング電
源等に接続され、2次側の各回路に電源を供給する。
源等に接続され、2次側の各回路に電源を供給する。
【0014】さて、本実施例の電力制御方法を説明す
る。
る。
【0015】マイクロプロセッサ4は内蔵または外付け
のROMに格納されたプログラムに従って装置全体の制
御を行なっている。
のROMに格納されたプログラムに従って装置全体の制
御を行なっている。
【0016】入力AC波形を正弦波とした時に、前述の
ような電力負荷を駆動する場合、例えば位相制御により
電力負荷に印加する実効電圧値を所定の一定値ZVr.m.
s.に制御したいとすると、以下の式に従う制御を行なわ
なければならない。
ような電力負荷を駆動する場合、例えば位相制御により
電力負荷に印加する実効電圧値を所定の一定値ZVr.m.
s.に制御したいとすると、以下の式に従う制御を行なわ
なければならない。
【0017】V:ACライン入力の実効値,T:ACラ
イン入力の一周期, t:ゼロクロスからの印加開始時間(O≦t≦T/2)
イン入力の一周期, t:ゼロクロスからの印加開始時間(O≦t≦T/2)
【0018】
【外1】 上記式よりゼロクロス発生時からt秒の時間遅延後に
電力制御回路6をアクティブにすれば良いことが判る。
ここで時間遅延量tは入力電源電圧V及び所望の実効電
圧値Zから決定される訳であるから、その決定は上式に
従って計算してもよいし、テーブル形式でROM又はR
AMに書込んでおき読みだしてもよい。
電力制御回路6をアクティブにすれば良いことが判る。
ここで時間遅延量tは入力電源電圧V及び所望の実効電
圧値Zから決定される訳であるから、その決定は上式に
従って計算してもよいし、テーブル形式でROM又はR
AMに書込んでおき読みだしてもよい。
【0019】マイクロプロセッサ4はゼロクロス検出回
路1の出力を監視しておき、ゼロクロスが発生してから
上述のようにして得られた電力印加時間を初期値とする
ディレー後に電力制御回路6をアクティブにする。
路1の出力を監視しておき、ゼロクロスが発生してから
上述のようにして得られた電力印加時間を初期値とする
ディレー後に電力制御回路6をアクティブにする。
【0020】なお、負荷への電力供給の停止状態から急
激に電力供給を開始すると、AC入力ラインに多大なノ
イズを伝播してしまうことがある。この場合、徐々に電
力を供給するいわゆるソフトスタートを行ない徐々に供
給電力量を増加させることもある。
激に電力供給を開始すると、AC入力ラインに多大なノ
イズを伝播してしまうことがある。この場合、徐々に電
力を供給するいわゆるソフトスタートを行ない徐々に供
給電力量を増加させることもある。
【0021】ACライン入力波形が正弦波ならば上記電
力印加時間で所定の実効値を得ることができるが、通常
入力波形は各種の要因で正弦波形からの歪を生じてい
る。波形が歪んでいると上記計算式で得られた正弦波形
を前提とした実効値との誤差が生じてしまう。そこで、
負荷Lの両端電圧を検出し、その実効値を一定にするよ
う制御する必要が生じる。
力印加時間で所定の実効値を得ることができるが、通常
入力波形は各種の要因で正弦波形からの歪を生じてい
る。波形が歪んでいると上記計算式で得られた正弦波形
を前提とした実効値との誤差が生じてしまう。そこで、
負荷Lの両端電圧を検出し、その実効値を一定にするよ
う制御する必要が生じる。
【0022】本実施例ではトランスT2により負荷Lの
両端電圧を2次側に伝達し、実効値変換回路2により制
御電力波形からその実効値VSNSを生成する。
両端電圧を2次側に伝達し、実効値変換回路2により制
御電力波形からその実効値VSNSを生成する。
【0023】しかしながら実効値変換回路は通常時定数
が長い為、ある一定期間上記初期値をゼロクロス毎に出
力する。
が長い為、ある一定期間上記初期値をゼロクロス毎に出
力する。
【0024】そして上記一定期間を経過し実効値変換回
路2の出力Vsnsが立上がると、所望の制御電圧Vr
efを比較し、例えば下式の演算により電力制御回路に
与えるべき印加時間すなわちゼロクロスから電力制御回
路をオンすべきディレー時間を決定する。
路2の出力Vsnsが立上がると、所望の制御電圧Vr
efを比較し、例えば下式の演算により電力制御回路に
与えるべき印加時間すなわちゼロクロスから電力制御回
路をオンすべきディレー時間を決定する。
【0025】 tn=α*(Vsns−Vref)+tn-1 ・ ・ ・ 式 ここでtnは次の印加タイミング時間 tn-1は前回の印加タイミング時間 αは定数(ゲイン)
【0026】上式で決定されたタイミングを計算してお
き、ゼロクロスの発生毎電力制御回路を駆動し続ける。
き、ゼロクロスの発生毎電力制御回路を駆動し続ける。
【0027】以上の動作により入力AC波形に拘らず一
定実効電圧値に位相制御される。
定実効電圧値に位相制御される。
【0028】ところが前述のように実効値変換回路2の
時定数が比較的長いため、AC入力電圧の急変が発生し
ても即時応答出来ない。そのため入力電圧の変化分を前
記ディレー時間に反映できずに、大きな誤差を生じてし
まう。
時定数が比較的長いため、AC入力電圧の急変が発生し
ても即時応答出来ない。そのため入力電圧の変化分を前
記ディレー時間に反映できずに、大きな誤差を生じてし
まう。
【0029】そこで上述で得られたtnに電圧検出回路
5の入力値で以下の様な補正を行なう。
5の入力値で以下の様な補正を行なう。
【0030】 tn=tn+β*(En−En-1) ・ ・ ・ 式 ここでEnは電圧検出回路の現在値 En-1電圧検出回路の前回値 βは定数
【0031】すなわち、入力電源電圧値の変動分で印加
タイミングを補正する。前回電力制御回路をオンしたと
きに比べ電源電圧が急上昇したなら上昇分に見合う時間
分オンタイミングを遅延させ、急低下したなら逆に早め
る。こうする事で入力電圧の変動があっても追従して制
御する事が可能になる。
タイミングを補正する。前回電力制御回路をオンしたと
きに比べ電源電圧が急上昇したなら上昇分に見合う時間
分オンタイミングを遅延させ、急低下したなら逆に早め
る。こうする事で入力電圧の変動があっても追従して制
御する事が可能になる。
【0032】以上の動作を従来例と比較したタイムチャ
ートを図2に示す。
ートを図2に示す。
【0033】図2中(a)が入力電圧波形,(b)が従
来例,(c)が電圧検知回路の出力,(d)が本発明に
よる例である。(b),(d)では実線が実効値変換回
路2の出力Vsnsを表し、破線が半サイクル毎の実効
値を表す。(a)のAで示すタイミングで入力電圧が急
上昇したとする。従来例ではマイクロプロセッサ4は入
力電圧変動の発生を考慮しないため、Aでの電圧変動後
も負荷へは同一電力印加時間の設定を保持し続ける。実
効値変換回路2の時定数はかなり長いため実際の実効値
が変動してもVsnsが変化するまで長時間を要し、そ
の結果点線で示すように実効値の目標値Vrefと大き
く異なる実効電圧値である期間が長くなってしまう。そ
して、Vsnsが反応し始めると印加時間を減少させる
ように動作し、徐々にVrefに戻っていく。
来例,(c)が電圧検知回路の出力,(d)が本発明に
よる例である。(b),(d)では実線が実効値変換回
路2の出力Vsnsを表し、破線が半サイクル毎の実効
値を表す。(a)のAで示すタイミングで入力電圧が急
上昇したとする。従来例ではマイクロプロセッサ4は入
力電圧変動の発生を考慮しないため、Aでの電圧変動後
も負荷へは同一電力印加時間の設定を保持し続ける。実
効値変換回路2の時定数はかなり長いため実際の実効値
が変動してもVsnsが変化するまで長時間を要し、そ
の結果点線で示すように実効値の目標値Vrefと大き
く異なる実効電圧値である期間が長くなってしまう。そ
して、Vsnsが反応し始めると印加時間を減少させる
ように動作し、徐々にVrefに戻っていく。
【0034】これに対し本実施例によると、(c)の電
圧検知結果を電力印加時間を反映させる。即ち、この例
で電圧検知結果が前回の電力制御回路を駆動した時に比
べΔE変化していると、この値にゲインβを乗じ次回の
電力制御回路を駆動するタイミングを遅延させる。この
結果実効値変換回路が応答しなくとも、実際の実効値を
目標値Vrefに近い値に補正する事が出来る。ここで
Vrefと微小な差異があれば、実効値変換回路が応答
し始めると印加時間をさらに減少すべく動作し、徐々に
Vrefに収束していく。従って、電源電圧検知回路の
時定数分の遅延が生じるにしても、実効値変換回路の時
定数より電源電圧検知回路の時定数を遥かに短くする事
で、目標値Vrefから大きく異なる制御電圧値になっ
ている期間を極めて短期間にする事が可能になる。
圧検知結果を電力印加時間を反映させる。即ち、この例
で電圧検知結果が前回の電力制御回路を駆動した時に比
べΔE変化していると、この値にゲインβを乗じ次回の
電力制御回路を駆動するタイミングを遅延させる。この
結果実効値変換回路が応答しなくとも、実際の実効値を
目標値Vrefに近い値に補正する事が出来る。ここで
Vrefと微小な差異があれば、実効値変換回路が応答
し始めると印加時間をさらに減少すべく動作し、徐々に
Vrefに収束していく。従って、電源電圧検知回路の
時定数分の遅延が生じるにしても、実効値変換回路の時
定数より電源電圧検知回路の時定数を遥かに短くする事
で、目標値Vrefから大きく異なる制御電圧値になっ
ている期間を極めて短期間にする事が可能になる。
【0035】図3は以上の動作のフローチャートであ
る。上述のようにゼロクロスが発生したなら,式に
従ってtn′を求めタイマーに設定しタイマーを起動す
る。その後次回のゼロクロス発生時の演算に用いるた
め、tn-1としてtn′をEn-1としてEnを代入してお
く。なお、本発明に関わらないソフト処理のフローチャ
ートは省略する。すなわち例えば、一定周期でのVsn
s及びEnのA/D変換処理、またタイマーオーバーフ
ローしたときは電力制御回路をアクティブにする処理、
さらにソフトスタート等の処理のフローチャートは省略
する。また必要なら処理プログラムに要した時間をさら
に補正してもよい。
る。上述のようにゼロクロスが発生したなら,式に
従ってtn′を求めタイマーに設定しタイマーを起動す
る。その後次回のゼロクロス発生時の演算に用いるた
め、tn-1としてtn′をEn-1としてEnを代入してお
く。なお、本発明に関わらないソフト処理のフローチャ
ートは省略する。すなわち例えば、一定周期でのVsn
s及びEnのA/D変換処理、またタイマーオーバーフ
ローしたときは電力制御回路をアクティブにする処理、
さらにソフトスタート等の処理のフローチャートは省略
する。また必要なら処理プログラムに要した時間をさら
に補正してもよい。
【0036】〔他の実施例〕 1.第2実施例 図4のフローチャートに示したのが第2の実施例であ
る。
る。
【0037】電圧検出回路5も通常、整流してRCフィ
ルターでDC化するため、入力電圧の変動を早期に検出
するためには時定数を短めにしておかなければならな
い。ところがそのような設定ではリップルが大きく、そ
のまま第1の実施例で示した補正を行なうと制御電圧値
が安定しない可能性がある。そこで本実施例では、予め
所定の値Erを決定しておき、En−En-1がその値を越
えない場合は補正を行なわないようにする。所定の値を
越えた場合は電圧急変が発生したとみなし、補正を実施
する。こうすることで、必要以上のオンタイミングの変
動を避け安定した制御電圧を得る事が出来る。
ルターでDC化するため、入力電圧の変動を早期に検出
するためには時定数を短めにしておかなければならな
い。ところがそのような設定ではリップルが大きく、そ
のまま第1の実施例で示した補正を行なうと制御電圧値
が安定しない可能性がある。そこで本実施例では、予め
所定の値Erを決定しておき、En−En-1がその値を越
えない場合は補正を行なわないようにする。所定の値を
越えた場合は電圧急変が発生したとみなし、補正を実施
する。こうすることで、必要以上のオンタイミングの変
動を避け安定した制御電圧を得る事が出来る。
【0038】2.第3実施例(図5) ソフトウェアやデジタル制御で位相制御している場合は
時間分解能は一定であるが、入力波形の如何なる部分で
オンしているかまた入力電圧値により、オンタイミング
の1bitあたりの制御電圧値の変動量が変化する。す
なわち条件により入力電圧が変動したときのリップル量
及び収束時間が変動する。本実施例ではオンタイミング
と入力電圧値を把握しているので、1bitあたりの概
略の変動量を知る事ができ、上記βを可変する。この処
理により条件に依らず一定のリップル量と収束時間を得
る事が出来る。
時間分解能は一定であるが、入力波形の如何なる部分で
オンしているかまた入力電圧値により、オンタイミング
の1bitあたりの制御電圧値の変動量が変化する。す
なわち条件により入力電圧が変動したときのリップル量
及び収束時間が変動する。本実施例ではオンタイミング
と入力電圧値を把握しているので、1bitあたりの概
略の変動量を知る事ができ、上記βを可変する。この処
理により条件に依らず一定のリップル量と収束時間を得
る事が出来る。
【0039】これは簡便には、式にしたがったテーブ
ルから差分により求めることができる。
ルから差分により求めることができる。
【0040】図5はその処理のフローチャートである。
制御目標値Vref,および入力電源電圧EnまたはE
n-1からテーブルサーチによりオンタイミングディレー
時間を求め、両者の差分が入力電圧急変による補正分で
ある。
制御目標値Vref,および入力電源電圧EnまたはE
n-1からテーブルサーチによりオンタイミングディレー
時間を求め、両者の差分が入力電圧急変による補正分で
ある。
【0041】3.第4実施例 図6に第4実施例のブロック図,図7にタイムチャート
を示す。
を示す。
【0042】図6でゼロクロス信号は例えばタイマー内
部割込みの処理中に定期的にモニターする。この場合マ
イクロプロセッサ4がゼロクロスを検知した時には、実
際のゼロクロスの発生から最大でタイマー割込みの時間
設定分の遅延がある。よって、もしゼロクロス信号だけ
で電力制御回路6に与えるトリガーの生成の時間を決定
すると前記時間遅延分のジッタを生じてしまう。前記タ
イマー割込みの時間設定を短くすれば、該ジッターを低
減できるがマイクロプロセッサ4の能力に依存する。ま
たゼロクロス信号を外部割込み端子に接続しかつ該割込
みの優先順位を高く設定できれば本発明のような処理を
行なうことなく電力負荷の制御を精度良く実行できる
が、システム設計上上記の様に設定できない事がある。
部割込みの処理中に定期的にモニターする。この場合マ
イクロプロセッサ4がゼロクロスを検知した時には、実
際のゼロクロスの発生から最大でタイマー割込みの時間
設定分の遅延がある。よって、もしゼロクロス信号だけ
で電力制御回路6に与えるトリガーの生成の時間を決定
すると前記時間遅延分のジッタを生じてしまう。前記タ
イマー割込みの時間設定を短くすれば、該ジッターを低
減できるがマイクロプロセッサ4の能力に依存する。ま
たゼロクロス信号を外部割込み端子に接続しかつ該割込
みの優先順位を高く設定できれば本発明のような処理を
行なうことなく電力負荷の制御を精度良く実行できる
が、システム設計上上記の様に設定できない事がある。
【0043】本実施例では、ゼロクロス信号及びエッジ
検出回路7によりワンショットタイマー2を起動すると
積分器3が積分を開始する。マイクロプロセッサ4は前
述のように定期的にゼロクロス信号をモニターしゼロク
ロスを認識した時に積分器3の出力をA/D変換する。
すなわち、この時の積分器3の出力は実際のゼロクロス
の発生とマイクロプロセッサ4が認識したゼロクロスの
時間差に比例している。そこで積分器3出力から実際の
ゼロクロス発生の時間を演算にて算出する。すなわち、
A/D変換の分解能がγ秒/bitでA/D変換値がx
だったなら第1〜3実施例で求められたtn′からさら
にγxを引いた時間をタイマーに設定し、電力制御回路
6を駆動し電力負荷にACライン入力を印加する。
検出回路7によりワンショットタイマー2を起動すると
積分器3が積分を開始する。マイクロプロセッサ4は前
述のように定期的にゼロクロス信号をモニターしゼロク
ロスを認識した時に積分器3の出力をA/D変換する。
すなわち、この時の積分器3の出力は実際のゼロクロス
の発生とマイクロプロセッサ4が認識したゼロクロスの
時間差に比例している。そこで積分器3出力から実際の
ゼロクロス発生の時間を演算にて算出する。すなわち、
A/D変換の分解能がγ秒/bitでA/D変換値がx
だったなら第1〜3実施例で求められたtn′からさら
にγxを引いた時間をタイマーに設定し、電力制御回路
6を駆動し電力負荷にACライン入力を印加する。
【0044】以上をタイムチャートであらわしたのが図
7であり、図中(a)はAC入力電源波形で、(b)は
(a)から生成されるゼロクロス信号であり、(c)は
(b)のエッジから生成されるパルス信号である。一般
に位相制御は両極性で行なうため、後段のワンショット
タイマーをゼロクロスの立上がり,立ち下がりの両方向
で起動させるように(c)を生成している。ここで
(c)のパルス幅は実際にはソフトがゼロクロス信号を
検知する周期の最大値よりわずかに長く設定しておけば
よい。(d)は(c)により起動される積分器の出力信
号である。積分時定数は(c)のパルス幅,必要時間分
解能から決定される。(e)はソフトがゼロクロスを検
出したタイミングを示す。図で判るようにゼロクロスの
発生に対して検知するまで時間的にばらつく。しかしこ
の時の積分器出力(d)はゼロクロス発生からの時間遅
延に比例しているため、この値をA/D変換して読み込
む事でマイクロプロセッサは実際にゼロクロスが発生し
た時間を知ることが出来る。すなわち、上述の動作で正
確にゼロクロスを検知することが出来、精度良く位相制
御できる。
7であり、図中(a)はAC入力電源波形で、(b)は
(a)から生成されるゼロクロス信号であり、(c)は
(b)のエッジから生成されるパルス信号である。一般
に位相制御は両極性で行なうため、後段のワンショット
タイマーをゼロクロスの立上がり,立ち下がりの両方向
で起動させるように(c)を生成している。ここで
(c)のパルス幅は実際にはソフトがゼロクロス信号を
検知する周期の最大値よりわずかに長く設定しておけば
よい。(d)は(c)により起動される積分器の出力信
号である。積分時定数は(c)のパルス幅,必要時間分
解能から決定される。(e)はソフトがゼロクロスを検
出したタイミングを示す。図で判るようにゼロクロスの
発生に対して検知するまで時間的にばらつく。しかしこ
の時の積分器出力(d)はゼロクロス発生からの時間遅
延に比例しているため、この値をA/D変換して読み込
む事でマイクロプロセッサは実際にゼロクロスが発生し
た時間を知ることが出来る。すなわち、上述の動作で正
確にゼロクロスを検知することが出来、精度良く位相制
御できる。
【0045】4.第5実施例 図8に第5実施例のブロック図,図9にタイムチャート
を示す。
を示す。
【0046】図8のように、積分器3の出力をサンプル
&ホールドする。一般にフラッシュA/Dコンバーター
はコストが高いため逐次変換型等の低価格コンバーター
を用いたいが変換スピードが遅いのでそのままA/D変
換すると誤差を含んでしまう。そこでサンプル&ホール
ドすることで、特に高速のコンバーターを使用する必要
がなく、低価格コンバーターの使用が可能になる。また
マイクロプロセッサ内蔵のA/Dコンバーターの変換ス
ピードが遅くとも特に制約を受けずに使用することが可
能になる。
&ホールドする。一般にフラッシュA/Dコンバーター
はコストが高いため逐次変換型等の低価格コンバーター
を用いたいが変換スピードが遅いのでそのままA/D変
換すると誤差を含んでしまう。そこでサンプル&ホール
ドすることで、特に高速のコンバーターを使用する必要
がなく、低価格コンバーターの使用が可能になる。また
マイクロプロセッサ内蔵のA/Dコンバーターの変換ス
ピードが遅くとも特に制約を受けずに使用することが可
能になる。
【0047】図8で積分器3の出力がサンプル・ホール
ド回路8を介してマイクロプロセッサ4のアナログ入力
に接続される。またサンプル・ホールド回路8にはマイ
クロプロセッサ4からサンプル・ホールド信号が入力さ
れる。図9にタイミングチャートを示す。マイクロプロ
セッサ4がゼロクロスを検知すると即座にサンプル・ホ
ールド信号(e)を出力する。するとサンプル・ホール
ド回路8の出力はその時の値にホールドされる(g)。
この入力をA/D変換する。ホールド時間はA/Dコン
バータの変換時間に依存する。A/D変換が終了したら
サンプル・ホールドを解除する。その後の動作は第1〜
4実施例と同様である。
ド回路8を介してマイクロプロセッサ4のアナログ入力
に接続される。またサンプル・ホールド回路8にはマイ
クロプロセッサ4からサンプル・ホールド信号が入力さ
れる。図9にタイミングチャートを示す。マイクロプロ
セッサ4がゼロクロスを検知すると即座にサンプル・ホ
ールド信号(e)を出力する。するとサンプル・ホール
ド回路8の出力はその時の値にホールドされる(g)。
この入力をA/D変換する。ホールド時間はA/Dコン
バータの変換時間に依存する。A/D変換が終了したら
サンプル・ホールドを解除する。その後の動作は第1〜
4実施例と同様である。
【0048】
【発明の効果】以上説明したように、本発明により高価
な位相制御回路を用いることなく電力制御が可能になっ
た。また従来マイクロプロセッサの性能に依存して実施
できなかったシステム構成でも実施が可能になった。さ
らに、入力電源電圧が急変し実効値変換回路が応答しき
れなくても、急変に追従して位相制御タイミングを調整
し一定実効値を負荷に印加することが可能になった。
な位相制御回路を用いることなく電力制御が可能になっ
た。また従来マイクロプロセッサの性能に依存して実施
できなかったシステム構成でも実施が可能になった。さ
らに、入力電源電圧が急変し実効値変換回路が応答しき
れなくても、急変に追従して位相制御タイミングを調整
し一定実効値を負荷に印加することが可能になった。
【図1】本発明の第1の実施例のブロック図。
【図2】本発明の第1の実施例のタイムチャート。
【図3】本発明の第1の実施例のフローチャート。
【図4】本発明の第2の実施例のフローチャート。
【図5】本発明の第3の実施例のフローチャート。
【図6】本発明の第4の実施例のブロック図。
【図7】本発明の第4の実施例のタイムチャート。
【図8】本発明の第5の実施例のブロック図。
【図9】本発明の第5の実施例のタイムチャート。
Claims (2)
- 【請求項1】 ライン入力を負荷に印加するスイッチン
グ手段と、ライン入力電圧検知手段と、ライン入力ゼロ
クロス検知手段と、前記負荷印加電圧検知手段と、演算
手段からなり、前記負荷印加電圧検知結果とライン入力
電圧検知結果と前記ゼロクロス検知結果からスイッチン
グ手段のオンタイミングを演算することを特徴とする電
力位相制御装置。 - 【請求項2】 入力電力検知結果の時間方向の差分でオ
ンタイミングを補正することを特徴とする請求項1記載
の電力位相制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6993593A JPH06282337A (ja) | 1993-03-29 | 1993-03-29 | 電力位相制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6993593A JPH06282337A (ja) | 1993-03-29 | 1993-03-29 | 電力位相制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06282337A true JPH06282337A (ja) | 1994-10-07 |
Family
ID=13417024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6993593A Pending JPH06282337A (ja) | 1993-03-29 | 1993-03-29 | 電力位相制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06282337A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008000949A1 (de) | 2007-04-09 | 2008-11-13 | Omron Corp. | Phasensteuerungsverfahren und Phasensteuerungsvorrichtung |
-
1993
- 1993-03-29 JP JP6993593A patent/JPH06282337A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008000949A1 (de) | 2007-04-09 | 2008-11-13 | Omron Corp. | Phasensteuerungsverfahren und Phasensteuerungsvorrichtung |
US7923666B2 (en) | 2007-04-09 | 2011-04-12 | Omron Corporation | Phase control method and phase control device |
DE102008000949B4 (de) * | 2007-04-09 | 2017-03-02 | Omron Corp. | Phasensteuerungsverfahren und Phasensteuerungsvorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014077958A2 (en) | Feed forward current mode switching regulator with improved transient response | |
JPH0740797B2 (ja) | 誘導電動機の力率制御装置に対し要求される位相遅れ入力を自動的に設定する方法および装置 | |
JPH06282337A (ja) | 電力位相制御装置 | |
JP2969767B2 (ja) | サイリスタレオナード装置制御方法 | |
JP4300998B2 (ja) | 電力制御方法および電力制御装置 | |
JPH0222849B2 (ja) | ||
JP3332509B2 (ja) | 位相制御型電源装置 | |
JPH0242302B2 (ja) | ||
JPS648539B2 (ja) | ||
TWI824802B (zh) | 返馳式電源轉換器及其二次側控制方法 | |
JPH04308459A (ja) | 電源装置 | |
JP2637178B2 (ja) | 電力変換装置 | |
JP2002027754A (ja) | 冗長電源とその制御方法 | |
JPH01170395A (ja) | フアンモータ制御装置 | |
JPH0219649B2 (ja) | ||
JPH1141936A (ja) | サイリスタ変換器の点弧制御装置 | |
JP2000113993A (ja) | 光源制御装置および方法 | |
JPS61156419A (ja) | 交流電力調整装置 | |
JPS5922101A (ja) | 燃焼制御回路 | |
JPH10323024A (ja) | チョッパ装置の制御装置 | |
JPH02249014A (ja) | 定電圧装置 | |
JPH0638517A (ja) | スイッチング電源 | |
JPH04222460A (ja) | 波形補正付整流回路 | |
JPH0574847B2 (ja) | ||
JPH0156639B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |