JP2969767B2 - サイリスタレオナード装置制御方法 - Google Patents
サイリスタレオナード装置制御方法Info
- Publication number
- JP2969767B2 JP2969767B2 JP2097244A JP9724490A JP2969767B2 JP 2969767 B2 JP2969767 B2 JP 2969767B2 JP 2097244 A JP2097244 A JP 2097244A JP 9724490 A JP9724490 A JP 9724490A JP 2969767 B2 JP2969767 B2 JP 2969767B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- data
- thyristor
- cpu
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Description
タレオナード装置の制御方法に関し、特にDMA(Direct
Memory Access)方式を活用したサイリスタレオナード
装置の制御に方法に関する。
で直流に変換して直流モータに加え、この直流モータに
流れる電流を交流電源側に設けた電流検出手段で検出
し、該検出電流を整流した後A/D変換器で変換してCPUバ
スを介してCPUに取り込み、該CPUによって検出電流の平
均電流値を求め、この電流によって前記サイリスタ整流
回路のゲートを制御して直流モータの速度を制御するよ
うにしたサイリスタレオナード装置の制御方法におい
て、 前記CPUバスに2つのバッファを有するRAMを接続し、
前記A/D変換器は、一定時間毎に常時電流値をサンプリ
ングし、A/D変換が完了したとき変換終了信号を出力し
てDMA要求を発生し、所定電気でオン・オフする同期信
号に応じて2つのDMA要求に振り分けてDMAコントローラ
に出力し、該DMAコントローラは、前記DMA要求に従って
DMAコントローラ内のバッファ0と1にA/D変換データを
ストアし、各バッファにストアしたデータの個数を加算
して、このデータにより平均電流値を算出して前記サイ
リスタ整流器のゲートを制御するようにするとともに、
正・逆のサイリスタアーム切換が電流断続補償などに使
用する零電流区間の検出は、DMAコントローラ内のバッ
ファ0と1により、現在処理しているバッファの直前に
前回処理したバッファの後の方のデータの一部を転送
し、零電流設定以下のデータが最長で何個あるかを探索
して零電流区間の長さを求めるようにすることにより、 直流器に流れる電流の平均値を高速かつ高精度に検出
し、電流が連続するか断続するかの検出やリップル幅の
検出などをソフトウェアで処理してハードウェアを簡単
化し、A/D変換器への入力にノイズが重畳することにも
耐性を有する技術を提供するものである。
御等を行うために電流検出回路が設けられている、ディ
ジタル制御のサイリスタレオナード装置では従来の下記
の如く電流検出を行っていた。
示す構成図である。図中、61は3相交流電源、62は逆並
列接続された2つのサイリスタ整流回路、63は直流モー
タ、64は電圧検出変圧器、65は電流検出変流器である。
変流器(CT)65より、整流器66,アクティブフィルタ67
及びA/D変換器68を介してCPUバスに取込まれる。また、
この電流が断続しているか否かは、整流器66の出力値を
コンパレータ69で設定値と比較し、シフトレジスタ70を
介してCPUバスに取込んで検出している。
る。尚、変圧器64で検出される電圧は、同期検出回路74
に入力されると共に前記シフトレジスタ70とゲート出力
ポート75を駆動し、そのゲート出力ポート75を介して、
CPU71は前記逆並列サイリスタ回路62のゲートを制御す
る。
ある。第7図は、上記第6図に示した装置の各波形を示
すタイムチャートで、上方の実線は連続した電流検出波
形を示し、点線はアクティブフィルタ67を通した波形を
示す。下方の太線は断続した電流検出波形を示し、破線
はコンパレータ69に設定されるリファレンス(ref)の
レベルを示していて、太線が破線を下回ると、コンパレ
ータ69は最下段に示す矩形波を出力する。
に、 (1)リップルを含む電流検出の平均値を得るために、
A/D変換器68への入力を、アクティブフィルタ67を介し
ているが、このアクティブフィルタ67により検出に遅れ
を生じる。
ルを除去することは困難であり、A/D変換器68のサンプ
リング時間によっては精度が悪くなる。また、電流検出
のリップル波形はモータの諸定数やサイリスタのゲート
位相角によって変化する。
(ビット数)に左右される。
と電流断続補償のために電流断続検出を行う必要がある
が、上記装置ではコンパレータ69による検出とシフトレ
ジスタ70への蓄積でその代用としている。
タのリファレンス(ref)の設定値が小さなレベルであ
って、誤動作し易い。等解決しなければならない数多く
の課題を有する。
で、直流機に流れる電流の平均値を高速かつ高精度に検
出し、電流が連続するか断続するかの検出やリップル幅
の検出等をソフトウェアで処理してハードウェアを簡単
化し、A/D変換器への入力にノイズが重畳することにも
耐性を具備したサイリスタレオナード装置の電流検出方
式を提供すことを目的としている。
流電源の交流電圧をサイリスタ整流回路で直流に変換し
て直流モータに加え、この直流モータに流れる電流を交
流電源側に設けた電流検出手段で検出し、該検出電流を
整流した後A/D変換器で変換してCPUバスを介してCPUに
取り込み、該CPUによって検出電流の平均電流値を求
め、この電流によって前記サイリスタ整流回路のゲート
を制御して直流モータの速度を制御するようしたサイリ
スタレオナード装置の制御方法において、 前記CPUバスに2つのバッファを有するRAMを接続し、
前記A/D変換器は、一定時間毎に常時電流値をサンプリ
ングし、A/D変換が完了したとき変換終了信号を出力し
てDMA要求を発生し、所定電気角でオン・オフする同期
信号に応じて2つのDMA要求に振り分けてDMAコントロー
ラに出力し、該DMAコントローラは、前記DMA要求に従っ
てDMAコントローラ内のバッファ0と1にA/D変換データ
をストアし、各バッファにストアしたデータの個数を加
算して、このデータにより平均電流値を算出して前記サ
イリスタ整流器のゲートを制御するようにするととも
に、正・逆のサイリスタアーム切換や電流断続補償など
に使用する零電流区間の検出は、DMAコントローラ内の
バッファ0と1により、現在処理しているバッファの直
前に前回処理したバッファの後の方のデータの一部を転
送し、零電流設定以下のデータが最長で何個あるかを探
索して零電流区間の長さを求めるようにしたサイリスタ
レオナード装置の制御方法によるものとする。
することによりCPUを煩わせずに、直接メモリへデータ
の入出力を行う方式として公知のDMA方式を活用して直
流機に流れる電流の平均値を高速かつ高精度に検出し、
電流が連続するか断続するかの検出やリップル幅の検出
等をソフトウェアで処理可能にしたもので、下記のプロ
セスにより電流を検出する。
固定したタイマーで、常時A/D変換器より電流をサンプ
リングする。
ば60゜毎にRAM内の2つのバッファにDMAで交互にストア
する。
によりソフトウェアによる電流検出演算を起動する。
ア中でない方のバッファの内容を参照して平均値及び零
電流区間を算出する。
サイリスタ点弧角制御の演算を行う。
する。
1は3相交流電源、2は逆並列接続した2つのサイリス
タ整流回路、3は直流モータ、4は電流検出変流器、5
は電圧検出変圧器である。同図において、直流モータ3
に流れる電流は電流検出変流器(CT)4より整流器6に
取出されるが、本装置では整流器6にサンプルホールド
回路7が接着されていて、サンプルホールド回路7より
A/D変換器8及び入力ポート9を介してCPUバスにデータ
を取込む。A/D変換器8は、一定周期のトリガを発生す
るタイマー10によりサンプルホールド回路7から一定時
間毎常に電流データをサンプリングする。このデータは
DMA(Direct Memory Access)方式により、CPVの演算処
理に負担をかけずにバッファにストアする。このサンプ
ル周期は、後記するソフトウェア処理で行われる平均値
演算精度向上のためには短いほど良いが、本実施例では
前記サンプルホールド回路7の応答時間及びA/D変換器
8の変換時間を考慮して、50μs程度(電気角1〜1.2
゜)にセットする。
下DMACと略称する)13,同期検出回路14が接続されてい
る。尚、前記変圧器5で検出された電圧が同期検出回路
14に使用される。
nd Of Convert)にDMA要求を発生させる。
る。同図において、(a)は同期検出状態を示し、
(b)はDMAのR0(バッファ0),(c)はDMAのR1(バ
ッファ1)、(d)はCPU11の電流検出演算、(e)はC
PU11の電流制御演算、(f)は出力電流を示している。
(a)の同期検出は、電気角60゜の同期信号で、第1図
の同期検出回路14よりゲートロジックに送られて、前記
DMA要求をDMAC13のR0又はR1に振分ける。DMAC13はこの
要求に従って入力ポート9を制御し、第3図にメモリの
構成をRAM12のバッファ0又はバッファ1にA/D変換器8
からのデータをストアする。このとき、CPUバスとメモ
リの入出制御は言うまでもなくDMAC13が行うので、CPU1
1の演算処理は何ら影響を受けない。このようにして、6
0゜内の数十回分のサンプリングデータがバッファ0及
びバッファ1に常時ストアされることになる。電源より
の同期信号は、外的要因又は内的要因によって、必ずし
も60゜一定でなく、±2゜程度の変動はあるが、DMAC13
内にはストアしたデータの個数を計数するカウンタが第
3図に示す如くバッファ毎に配設されていて、平均値を
とる際にこのカウンタを読んでベースとすれば、サンプ
ル数による演算結果の変動はなくなる。
毎の同期検出信号でCPU11への割込みにより、第2図に
示すタイミングで起動される。
を示すフローチャートで、同図において、フローが開始
されると、まず、第2図(a)に示した同期検出信号の
レベルがONがOFFかを判断し、処理するバッファを選択
する(直前までストアを行っていたバッファが選択され
ることになる)。次に、選択したバッファの内容をすべ
て加算する。加算するデータの個数はDMAC13の前記カウ
ンタから読出したNである。続いて、全加算値(SUM)
をこのNで除して60゜区間内の平均電流値(Ia)を得
る。
以下、第5図を参照しつつ第4図のフローを説明する。
フローは零電流区間の探索に移り、まず前回のサンプル
データを転送し、今回のバッファに接続する。この処理
は、第5図に示す如く同期信号と実際の電流の位相が一
定でないので、図中nで示すような探索の区間をオーバ
ーラップさせる。このため、現在処理しているバッファ
が例えば例3図に示したメモリ構成のバッファ0である
と、前回処理したバッファの後尾5〜10゜分のデータ、
例えば第3図に示したバッファ1の…i1N−2〜i1Nをバ
ッファ0の直前に転送する。このときソースとなるバッ
ファ即ちバッファ1は先頭から順に現在値をストア中で
あるが、第3図のメモリ下方に長さnで示す後尾5〜10
゜分のデータまではストア処理されてなく前回のデータ
のままであり、影響は受けない。
C、演算値をZCX、データ長をZCN、実際の区間をZNとす
ると、カウンタ値ZCC及び演算値ZCXを初期化し、実際の
区間Nにnを加算しておいて、零電流の設定閾値Zref以
下のデータが最長で何個あるかを探索することにより、
零電流の区間の長さZCXを求める。このとき探索の範囲
は、第3図のメモリでN0+nで示されるように、前回の
後尾を含めたデータになる。
電流制御演算に使用され、零電流区間の長さZCXは、更
にフローの後続部分で正逆のサイリスタアームの切換え
や位相角制御,電流断続補償等に使用される。
る電流を50μs程度の高速でサンプルし、その平均値を
算出しているので、A/D変換器の分解能以上の精度が得
られる。
しているので、サンプリング及びデータ処理を同時に行
い、検出が高速である。
難い。
るので、後続のデータ処理が容易である。(5)電流検
出値は同期信号の変動や電流リップルの位相の影響を受
けない。
電流の平均値を高速かつ高精度に検出し、電流が連続す
るか断続するかの検出やリップル幅の検出をソフトウェ
アで処理してハードウェアを簡単化し、A/D変換器への
入力にノイズが重畳することにも耐性を備えたサイリス
タレオナード装置の制御方法を提供することができる。
波形のタイムチャート、第3図は実施例に使用されるメ
モリの構成図、第4図は実施例の動作のフローチャー
ト、第5図は断続検出を説明するタイムチャート、第6
図は従来例の構成図、第7図は従来例の波形のタイムチ
ャートである。 1,61……3相交流電源、2,62……逆並列接続サイリスタ
整流回路、3,63……直流モータ、4,64……電圧検出変圧
器、5,65……電流検出変流器、6,66……整流器、7……
サンプルホールド回路、8,68……A/D変換器、9……入
力ポート、10……タイマー、11,71……CPU、12,72……R
AM、13……DMAC、14,74……同期検出回路、67……アク
ティブフィルタ、69……コンパレータ、70……シフトレ
ジスタ、73……ROM、75……ケート出力ポート。
Claims (2)
- 【請求項1】交流電源の交流電圧をサイリスタ整流回路
で直流に変換して直流モータに加え、この直流モータに
流れる電流を交流電源側に設けた電流検出手段で検出
し、該検出電流を整流した後A/D変換器で変換してCPUバ
スを介してCPUに取り込み、該CPUによって検出電流の平
均電流値を求め、この電流によって前記サイリスタ整流
回路のゲートを制御して直流モータの速度を制御するよ
うにしたサイリスタレオナード装置の制御方法におい
て、 前記CPUバスに2つのバッファを有するRAMを接続し、前
記A/D変換器は、一定時間毎に常時電流値をサンプリン
グし、A/D変換が完了したとき変換終了信号を出力してD
MA要求を発生し、所定電気角でオン・オフする同期信号
に応じて2つのDMA要求に振り分けてDMAコントローラに
出力し、該DMAコントローラは、前記DMA要求に従ってDM
Aコントローラ内のバッファ0と1にA/D変換データをス
トアし、各バッファにストアしたデータの個数を加算し
て、このデータにより平均電流値を算出して前記サイリ
スタ整流器のゲートを制御するようにしたことを特徴と
するサイリスタレオナード装置の制御方法。 - 【請求項2】交流電源の交流電圧をサイリスタ整流回路
で直流に変換して直流モータに加え、この直流モータに
流れる電流を交流電源側に設けた電流検出手段で検出
し、該検出電流を整流した後A/D変換器で変換してCPUバ
スを介してCPUに取り込み、該CPUによって検出電流の平
均電流値を求め、この電流によって前記サイリスタ整流
回路のゲートを制御して直流モータの速度を制御するよ
うにしたサイリスタレオナード装置の制御方法におい
て、 前記CPUバスに2つのバッファを有するRAMを接続し、前
記A/D変換器は、一定時間毎に常時電流値をサンプリン
グし、A/D変換が完了したとき変換終了信号を出力してD
MA要求を発生し、所定電気角でオン・オフする同期信号
に応じて2つのDMA要求に振り分けてDMAコントローラに
出力し、該DMAコントローラは、前記DMA要求に従ってDM
Aコントローラ内のバッファ0と1にA/D変換データをス
トアし、各バッファにストアしたデータの個数を加算し
て、このデータにより平均電流値を算出するとともに、
DMAコントローラ内のバッファ0と1により、現在処理
しているバッファの直前に前回処理したバッファの後の
方のデータの一部を転送し、零電流設定以下のデータが
最長で何個あるかを探索して零電流区間の長さを求め、
この零電流区間の長さを、正逆のサイリスタアームの切
り換えや位相角制御、電流断続補償等の演算に使用する
ようにしたことを特徴とするサイリスタレオナード装置
の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2097244A JP2969767B2 (ja) | 1990-04-12 | 1990-04-12 | サイリスタレオナード装置制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2097244A JP2969767B2 (ja) | 1990-04-12 | 1990-04-12 | サイリスタレオナード装置制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04293A JPH04293A (ja) | 1992-01-06 |
JP2969767B2 true JP2969767B2 (ja) | 1999-11-02 |
Family
ID=14187180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2097244A Expired - Lifetime JP2969767B2 (ja) | 1990-04-12 | 1990-04-12 | サイリスタレオナード装置制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2969767B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4957612A (en) * | 1987-02-09 | 1990-09-18 | Raychem Corporation | Electrodes for use in electrochemical processes |
JPH0297732U (ja) * | 1989-01-17 | 1990-08-03 | ||
US6591766B2 (en) | 1996-12-31 | 2003-07-15 | Williames Hi-Tech International Pty Ltd. | Field transplanter |
JP5385557B2 (ja) * | 2008-06-27 | 2014-01-08 | シャープ株式会社 | モータ制御装置、圧縮機駆動装置、及び冷凍・空調装置 |
JP5806633B2 (ja) * | 2012-03-06 | 2015-11-10 | 株式会社豊田中央研究所 | モータ制御装置 |
CN112526205B (zh) * | 2020-12-03 | 2024-06-07 | 常州同惠电子股份有限公司 | 基于mcu的dma功能控制ad转换器峰值采样方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593633U (ja) * | 1982-06-28 | 1984-01-11 | 日本電気株式会社 | シリアル・パラレルデ−タ変換回路 |
JPS6074925A (ja) * | 1983-09-29 | 1985-04-27 | 株式会社東芝 | 変圧器保護継電器 |
-
1990
- 1990-04-12 JP JP2097244A patent/JP2969767B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04293A (ja) | 1992-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917721A (en) | Apparatus for reducing the effects of turn on delay errors in motor control | |
JPH05292753A (ja) | Pwmインバータの電流検出方法 | |
JP2969767B2 (ja) | サイリスタレオナード装置制御方法 | |
JPH08214560A (ja) | ノイズ裕度のあるクランプ式の共振リンクインバータ | |
EP1204198B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
RU2513913C2 (ru) | Устройство цифрового преобразования и устройство преобразования энергии | |
JP5278091B2 (ja) | 誘導電動機の回転数推定装置および推定方法 | |
JPH0884493A (ja) | ブラシレス直流モータの駆動方法及び駆動装置 | |
JPS618678A (ja) | 直流値検出装置 | |
JP2002084777A (ja) | ブラシレスモータの制御方法およびその装置 | |
JP3115300B2 (ja) | 電力変換装置における負荷電流検出方法 | |
JPH02179277A (ja) | 電力変換器制御方法およびその装置 | |
JPH07123773A (ja) | ブラシレス直流モータの駆動方法 | |
JPS648539B2 (ja) | ||
JP5293554B2 (ja) | 電力変換装置 | |
JPH01311286A (ja) | 交流電圧計測方法 | |
JPS618679A (ja) | 直流電圧値検出装置 | |
JPH1198693A (ja) | 電源装置 | |
JPS626432B2 (ja) | ||
JP3130440B2 (ja) | 交流電動機の電流検出方法 | |
JP2968023B2 (ja) | 電流型インバータ制御装置 | |
JPH0574847B2 (ja) | ||
JPH1141936A (ja) | サイリスタ変換器の点弧制御装置 | |
JPH0226473B2 (ja) | ||
JPH06282337A (ja) | 電力位相制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |