JPH06281911A - コンピューター用ビデオラム（ｖ−ｒａｍ） - Google Patents
コンピューター用ビデオラム（ｖ−ｒａｍ）Info
- Publication number
- JPH06281911A JPH06281911A JP32336293A JP32336293A JPH06281911A JP H06281911 A JPH06281911 A JP H06281911A JP 32336293 A JP32336293 A JP 32336293A JP 32336293 A JP32336293 A JP 32336293A JP H06281911 A JPH06281911 A JP H06281911A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- pixel
- video
- charge
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Image Input (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】改良型のビデオＲＡＭ（Ｖ-ＲＡＭ）を与え
る。 【構成】液晶ディスプレー（ＬＣＤ）においては各ピク
セルがキャパシタを含んでおり、そのキャパシタは液晶
材料を収容している。本発明では外部的Ｖ-ＲＡＭを使
用することなく各キャパシタをビデオメモリエレメント
として使用する。リフレッシングはＶ-ＲＡＭではなく
上記キャパシタを読み取り、リフレッシングすることに
より行なう。
る。 【構成】液晶ディスプレー（ＬＣＤ）においては各ピク
セルがキャパシタを含んでおり、そのキャパシタは液晶
材料を収容している。本発明では外部的Ｖ-ＲＡＭを使
用することなく各キャパシタをビデオメモリエレメント
として使用する。リフレッシングはＶ-ＲＡＭではなく
上記キャパシタを読み取り、リフレッシングすることに
より行なう。
Description
【０００１】
【産業上の利用分野】本発明はコンピューター等で使用
する光学的ディスプレーを支援するランダムアクセスメ
モリ（Random Access Memory, RAM）に関する。このＲ
ＡＭは通常、ビデオＲＡＭ、あるいはＶ-ＲＡＭと呼ば
れる。
する光学的ディスプレーを支援するランダムアクセスメ
モリ（Random Access Memory, RAM）に関する。このＲ
ＡＭは通常、ビデオＲＡＭ、あるいはＶ-ＲＡＭと呼ば
れる。
【０００２】
【従来の技術】図１は６個のピクセルからなる液晶ディ
スプレー（Liquid-Crystal Display,LCD）の一例を示
す。デバイスと表記されたボックスはＬＣＤ素子すなわ
ちピクセルを表す。ＭＯＳと表記されたトランジスタが
それぞれのデバイス素子をオン状態及びオフ状態にさせ
る。
スプレー（Liquid-Crystal Display,LCD）の一例を示
す。デバイスと表記されたボックスはＬＣＤ素子すなわ
ちピクセルを表す。ＭＯＳと表記されたトランジスタが
それぞれのデバイス素子をオン状態及びオフ状態にさせ
る。
【０００３】ＬＣＤの動作は簡潔に次のように説明する
ことができる。図２において液晶材料ＭはキャパシタＣ
をもつ両極板Ｐの間に含まれる。（「デバイス」と表記
された図１の各ボックスはこれらの極板の一方を表
す。）
ことができる。図２において液晶材料ＭはキャパシタＣ
をもつ両極板Ｐの間に含まれる。（「デバイス」と表記
された図１の各ボックスはこれらの極板の一方を表
す。）
【０００４】図２の極板は実際には図３に示すように、
薄いインジウム スズ 酸化物（Indium Tin Oxide, IT
O）をガラス上に形成した塗布層である。各ＩＴＯ塗布
層は、図３上の挿入図４に示すようにポリイミドの塗布
層を担っている。ポリイミドは製造工程で一方向に擦ら
れる。擦られたポリイミドはこれに隣接する液晶材料分
子を擦られたポリイミドに整合させる。例えば図３で分
子Ｍ14とＭ2が整合している。
薄いインジウム スズ 酸化物（Indium Tin Oxide, IT
O）をガラス上に形成した塗布層である。各ＩＴＯ塗布
層は、図３上の挿入図４に示すようにポリイミドの塗布
層を担っている。ポリイミドは製造工程で一方向に擦ら
れる。擦られたポリイミドはこれに隣接する液晶材料分
子を擦られたポリイミドに整合させる。例えば図３で分
子Ｍ14とＭ2が整合している。
【０００５】これらのポリイミド層は図に示すように分
子Ｍ1及びＭ2が垂直となるように配置される。液晶の本
体（bulk）内に位置する分子はＭ1およびＭ2に整合しよ
うとするが、Ｍ1及びＭ2が垂直なので、Ｍ1とＭ2とをつ
なぐ螺旋を形成する。この螺旋のために、ディスプレー
は本技術分野で「捩れている」と呼称される。
子Ｍ1及びＭ2が垂直となるように配置される。液晶の本
体（bulk）内に位置する分子はＭ1およびＭ2に整合しよ
うとするが、Ｍ1及びＭ2が垂直なので、Ｍ1とＭ2とをつ
なぐ螺旋を形成する。この螺旋のために、ディスプレー
は本技術分野で「捩れている」と呼称される。
【０００６】各ガラスシートには図に示すように、偏光
フィルターが固着される。図３（ｂ）に示すように、入
射光は入射すると、その偏光は捩れた分子に追従し、連
続的に９０°ずれ、底部の偏光フィルターから出る。こ
のデバイスすなわちピクセルは、出てくる光のために明
るく見える。
フィルターが固着される。図３（ｂ）に示すように、入
射光は入射すると、その偏光は捩れた分子に追従し、連
続的に９０°ずれ、底部の偏光フィルターから出る。こ
のデバイスすなわちピクセルは、出てくる光のために明
るく見える。
【０００７】しかしながら、ある小さな電圧（３ないし
２０ボルト）がＩＴＯ極板間に印加されると、図３
（ａ）に示す分子の漸次的捩れが図４に示すように乱さ
れる。螺旋はもはや存在しない。光は進行する際にもは
や捩れず、図に示すように下方の偏光フィルターにより
阻止される。ピクセルは暗く見える。
２０ボルト）がＩＴＯ極板間に印加されると、図３
（ａ）に示す分子の漸次的捩れが図４に示すように乱さ
れる。螺旋はもはや存在しない。光は進行する際にもは
や捩れず、図に示すように下方の偏光フィルターにより
阻止される。ピクセルは暗く見える。
【０００８】実際のＬＣＤではピクセルの数は極めて大
きい。例えば小型コンピューターのディスプレーでは４
８０×６４０ピクセル、すなわち全部で３０７, ２００
ピクセルの配列を含む。このように多数のピクセルがあ
るときは、３０７, ２００個のピクセルの極板を３０
７, ２００個の制御スイッチに接続することは実効不可
能なので、図４との関係で説明するように電荷を各ＭＯ
Ｓに多重的に印加する。
きい。例えば小型コンピューターのディスプレーでは４
８０×６４０ピクセル、すなわち全部で３０７, ２００
ピクセルの配列を含む。このように多数のピクセルがあ
るときは、３０７, ２００個のピクセルの極板を３０
７, ２００個の制御スイッチに接続することは実効不可
能なので、図４との関係で説明するように電荷を各ＭＯ
Ｓに多重的に印加する。
【０００９】さらに、多重化する際、電荷は上述したよ
うに直接にＩＴＯ極板に印加する。この代わりに用いる
ものとして、各ピクセルに対するメモリセルを含む外部
的ＲＡＭ（ビデオＲＡＭ、またはＶ-ＲＡＭと呼ばれ
る）がある。このビデオＲＡＭ中にビデオコントローラ
（図示してなし）がデータを書き込む。そうすると他の
回路（図示してなし）がＶ-ＲＡＭ内の各セルを読み取
り、対応の金属酸化物半導体トランジスタ（Metal Oxid
e Semiconductor Transistors, MOS）に適当な電荷を印
加する。このＭＯＳは、そのピクセル内のキャパシタに
電流を配給し、その結果液晶分子を図４に示すように整
合させる電界を発生する。
うに直接にＩＴＯ極板に印加する。この代わりに用いる
ものとして、各ピクセルに対するメモリセルを含む外部
的ＲＡＭ（ビデオＲＡＭ、またはＶ-ＲＡＭと呼ばれ
る）がある。このビデオＲＡＭ中にビデオコントローラ
（図示してなし）がデータを書き込む。そうすると他の
回路（図示してなし）がＶ-ＲＡＭ内の各セルを読み取
り、対応の金属酸化物半導体トランジスタ（Metal Oxid
e Semiconductor Transistors, MOS）に適当な電荷を印
加する。このＭＯＳは、そのピクセル内のキャパシタに
電流を配給し、その結果液晶分子を図４に示すように整
合させる電界を発生する。
【００１０】このビデオディスプレーは周期的に「リフ
レッシュ（refresh）」される。リフレッシュの一形式
ではコントローラ（図示してなし）が、Ｖ-ＲＡＭ内の
各メモリセルを読み取り、メモリセルに基づいて各ピク
セルの各ＭＯＳに適当な電荷を印加する。
レッシュ（refresh）」される。リフレッシュの一形式
ではコントローラ（図示してなし）が、Ｖ-ＲＡＭ内の
各メモリセルを読み取り、メモリセルに基づいて各ピク
セルの各ＭＯＳに適当な電荷を印加する。
【００１１】図１はその明確化のため誇張して示されて
いる。ＭＯＳは実際は、図に示すよりも小さな比率の空
間を占め、ディスプレー素子がはるかに大きな空間を占
める。ディスプレー素子が比率上大きな空間を占める理
由は、情報発生コンポーネントすなわちディスプレー素
子に対し最大の領域を確保するためである。
いる。ＭＯＳは実際は、図に示すよりも小さな比率の空
間を占め、ディスプレー素子がはるかに大きな空間を占
める。ディスプレー素子が比率上大きな空間を占める理
由は、情報発生コンポーネントすなわちディスプレー素
子に対し最大の領域を確保するためである。
【００１２】前述の説明は簡単化したものである。液晶
には多数の型があり、液晶をＬＣＤに使用する方法は多
数ある。
には多数の型があり、液晶をＬＣＤに使用する方法は多
数ある。
【００１３】
【発明が解決しようとする課題】本発明の課題は、改良
したディスプレーを与えることにある。
したディスプレーを与えることにある。
【００１４】本発明の別の課題は、必要なビデオＲＡＭ
が最小限で済むビデオディスプレーを与えることであ
る。
が最小限で済むビデオディスプレーを与えることであ
る。
【００１５】
【課題を解決するための手段】本発明の一形態ではＬＣ
Ｄ用のビデオＲＡＭは、ＬＣＤのピクセル上に配置さ
れ、外部的に配置されない。
Ｄ用のビデオＲＡＭは、ＬＣＤのピクセル上に配置さ
れ、外部的に配置されない。
【００１６】
【実施例】
【外観】本発明の一形態ではビデオディスプレー用のビ
デオＲＡＭ（Ｖ-ＲＡＭ）が除去されている。ビデオＲ
ＡＭメモリセルの機能はディスプレー自体のピクセルの
容量を充当する。
デオＲＡＭ（Ｖ-ＲＡＭ）が除去されている。ビデオＲ
ＡＭメモリセルの機能はディスプレー自体のピクセルの
容量を充当する。
【００１７】すなわち、薄膜トランジスタ（Thin-film
Transistor, TFT）ＬＣＤマトリックスの配置設計は図
面上、動的ＲＡＭ（Ｄ-ＲＡＭ）マトリックス内のメモ
リ格納セルの配置設計と実質上同一である。その結果、
ＬＣＤディスプレーのキャパシタ（図３（ａ）のＩＴＯ
極板等）は、図６のＤＲＡＭの格納セルを置換すること
ができる。（先行技術の場合、後者の格納セルは一般
に、ＭＯＳトランジスタのゲート容量の形で与えられ
る。）
Transistor, TFT）ＬＣＤマトリックスの配置設計は図
面上、動的ＲＡＭ（Ｄ-ＲＡＭ）マトリックス内のメモ
リ格納セルの配置設計と実質上同一である。その結果、
ＬＣＤディスプレーのキャパシタ（図３（ａ）のＩＴＯ
極板等）は、図６のＤＲＡＭの格納セルを置換すること
ができる。（先行技術の場合、後者の格納セルは一般
に、ＭＯＳトランジスタのゲート容量の形で与えられ
る。）
【００１８】このようにして、本ＬＣＤはディスプレー
機能と共に、Ｖ-ＲＡＭ機能を与える。
機能と共に、Ｖ-ＲＡＭ機能を与える。
【００１９】
【詳細な説明】あるイメージをディスプレー上に表示す
るときは図５のコントローラが適当なＭＯＳトランジス
タのゲートに電荷を与える。これにより、液晶材料に隣
接した極板（図５に示してなし）に電荷が印加される。
本発明ではこの電荷はＶ-ＲＡＭデータとして使用され
る。電荷はリフレッシングにより維持され、又、ピクセ
ルの暗さ（pixel darkness）を変更するときに、再書き
込みされる。
るときは図５のコントローラが適当なＭＯＳトランジス
タのゲートに電荷を与える。これにより、液晶材料に隣
接した極板（図５に示してなし）に電荷が印加される。
本発明ではこの電荷はＶ-ＲＡＭデータとして使用され
る。電荷はリフレッシングにより維持され、又、ピクセ
ルの暗さ（pixel darkness）を変更するときに、再書き
込みされる。
【００２０】データを保持する容量に二つの要素が寄与
することに注目されたい。その一つは、キャパシタとし
て機能する図３（ａ）の極板Ｐである。第二の要素はＭ
ＯＳのドレーン容量であるが、これは全容量に対する寄
与が小さい。これら二つの合計容量が当該メモリ素子と
しての機能を与える。しかし、便宜上、図３（ａ）の極
板Ｐが電荷を蓄積すると仮定する。
することに注目されたい。その一つは、キャパシタとし
て機能する図３（ａ）の極板Ｐである。第二の要素はＭ
ＯＳのドレーン容量であるが、これは全容量に対する寄
与が小さい。これら二つの合計容量が当該メモリ素子と
しての機能を与える。しかし、便宜上、図３（ａ）の極
板Ｐが電荷を蓄積すると仮定する。
【００２１】ディスプレーのＭＯＳトランジスタに電荷
を印加した後、周期的にリフレッシュ回路がＭＯＳトラ
ンジスタにリフレッシュシーケンスを適用する。
を印加した後、周期的にリフレッシュ回路がＭＯＳトラ
ンジスタにリフレッシュシーケンスを適用する。
【００２２】このシーケンス期間中、初めに各ピクセル
の極板Ｐ（図３（ａ））上に蓄積された電荷が測定され
る。次に、この測定電荷量がしきい値と比較される。測
定電荷量がしきい値を超えるときは、既にデータ１が格
納されていることを示し、そのときは予定の大きさをも
つ新たな電荷を印加することにより極板Ｐが再度充電さ
れる。もしも測定電荷量がしきい値よりも低いと、その
ときは０が格納されていることを示し、この場合は何の
処置もとられない。
の極板Ｐ（図３（ａ））上に蓄積された電荷が測定され
る。次に、この測定電荷量がしきい値と比較される。測
定電荷量がしきい値を超えるときは、既にデータ１が格
納されていることを示し、そのときは予定の大きさをも
つ新たな電荷を印加することにより極板Ｐが再度充電さ
れる。もしも測定電荷量がしきい値よりも低いと、その
ときは０が格納されていることを示し、この場合は何の
処置もとられない。
【００２３】ＭＯＳトランジスタのリフレッシュを行な
うためのアレイ（リフレッシングアレイ）は、本技術分
野で公知であり、多数の実現方法がある。
うためのアレイ（リフレッシングアレイ）は、本技術分
野で公知であり、多数の実現方法がある。
【００２４】ディスプレーのピクセルの読み取り／書き
込みオペレーションは、それらがリフレッシングと衝突
しないように、タイミングをとって行なわなければなら
ない。そのような同期方法は本技術分野で公知である。
多数の公知Ｖ-ＲＡＭはＤＲＡＭ型であり、リフレッシ
ングを必要とする。読み取り／書き込みサイクルをＶ-
ＲＡＭのリフレッシュサイクルに同期させることは完成
した技術である。
込みオペレーションは、それらがリフレッシングと衝突
しないように、タイミングをとって行なわなければなら
ない。そのような同期方法は本技術分野で公知である。
多数の公知Ｖ-ＲＡＭはＤＲＡＭ型であり、リフレッシ
ングを必要とする。読み取り／書き込みサイクルをＶ-
ＲＡＭのリフレッシュサイクルに同期させることは完成
した技術である。
【００２５】
１．液晶ディスプレーにおいて図４に示すようなピクセ
ルを暗くするため図３（ａ）の極板Ｐの一方に常に同一
の電荷極性、例えば正、を与えるときは、液晶はやがて
当該電荷により支配される方向に永久的に捩れる。液晶
はその電荷が除去されても完全に緩和した元の位置に戻
らないので、ピクセルは劣化する。さらに、ピクセルの
電極（すなわち図３（ａ）のＩＴＯフィルム）は電気化
学的に溶解する。
ルを暗くするため図３（ａ）の極板Ｐの一方に常に同一
の電荷極性、例えば正、を与えるときは、液晶はやがて
当該電荷により支配される方向に永久的に捩れる。液晶
はその電荷が除去されても完全に緩和した元の位置に戻
らないので、ピクセルは劣化する。さらに、ピクセルの
電極（すなわち図３（ａ）のＩＴＯフィルム）は電気化
学的に溶解する。
【００２６】この問題を軽減するために、本技術分野で
はディスプレーの電極Ｐに印加される極性を周期的に変
更する。例えばある時間間隔にわたってピクセルを暗く
しなければならないとき（すなわち当該ピクセルを図４
に示す状態に保持しなければならないとき）は、図３
（ａ）に示す極板Ｐに正電荷を印加する。ピクセルを別
の時間間隔暗くしなければならないときは、その極板に
負の電荷を印加する。いずれの場合にも、電荷は図４に
示すように結晶を指向させ（ただし方向は反対である可
能性があるが）、その結果、光は吸収される。
はディスプレーの電極Ｐに印加される極性を周期的に変
更する。例えばある時間間隔にわたってピクセルを暗く
しなければならないとき（すなわち当該ピクセルを図４
に示す状態に保持しなければならないとき）は、図３
（ａ）に示す極板Ｐに正電荷を印加する。ピクセルを別
の時間間隔暗くしなければならないときは、その極板に
負の電荷を印加する。いずれの場合にも、電荷は図４に
示すように結晶を指向させ（ただし方向は反対である可
能性があるが）、その結果、光は吸収される。
【００２７】この周期的反転を行なうための装置が略線
図７に示してある。ダブルポール・ダブルスロー（doub
le-pole, double-throw、ＤＰＤＴ）リレーが、リレー
コイル２０に印加されるパルス列に応答して線Ｌ1及び
Ｌ2の極性を周期的に切り替える。極性のこの反転によ
って、それぞれのピクセルのＭＯＳが導通するとき、極
板Ｐ1及びＰ2は逆極性を獲得する。
図７に示してある。ダブルポール・ダブルスロー（doub
le-pole, double-throw、ＤＰＤＴ）リレーが、リレー
コイル２０に印加されるパルス列に応答して線Ｌ1及び
Ｌ2の極性を周期的に切り替える。極性のこの反転によ
って、それぞれのピクセルのＭＯＳが導通するとき、極
板Ｐ1及びＰ2は逆極性を獲得する。
【００２８】例えば、一シーケンスは次のようになる： イ．最初、パルス列の「低」パルス LOW がＤＰＤＴに
印加される。この低パルスはコイル２０を作動させない
ので、リレーのリード（reeds）２２は実線で示す位置
に留まる。Ｌ1（点線）はゼロボルト位置であり、Ｌ2
（実線）は高電圧（例えば約３ないし２０ボルト）位置
である。ここで、ＭＯＳがコントローラにより導通され
ると、その関連の極板Ｐ2がＰ1に対して正となる。 ロ．次に、ＤＰＤＴに高パルス HIGH が印加される。リ
ード２２は点線位置に引かれる。Ｌ1は HIGH 電圧にさ
れ、Ｌ2はゼロボルトにされる。ここで、ＭＯＳが導通
すると、その関連の極板Ｐ2はＰ1に対して負となる。 ハ．このサイクルが反復する。
印加される。この低パルスはコイル２０を作動させない
ので、リレーのリード（reeds）２２は実線で示す位置
に留まる。Ｌ1（点線）はゼロボルト位置であり、Ｌ2
（実線）は高電圧（例えば約３ないし２０ボルト）位置
である。ここで、ＭＯＳがコントローラにより導通され
ると、その関連の極板Ｐ2がＰ1に対して正となる。 ロ．次に、ＤＰＤＴに高パルス HIGH が印加される。リ
ード２２は点線位置に引かれる。Ｌ1は HIGH 電圧にさ
れ、Ｌ2はゼロボルトにされる。ここで、ＭＯＳが導通
すると、その関連の極板Ｐ2はＰ1に対して負となる。 ハ．このサイクルが反復する。
【００２９】極性の各反転によって各キャパシタＣが放
電し、その後それを反対極性に再充電する。ＤＰＤＴは
説明のために示したものである。大抵の場合、極性の切
り替えはソリッドステートデバイスで行なわれる。
電し、その後それを反対極性に再充電する。ＤＰＤＴは
説明のために示したものである。大抵の場合、極性の切
り替えはソリッドステートデバイスで行なわれる。
【００３０】極性の反転は十分に速いのでディスプレー
にはちらつきが生じない。もしもちらつきが生じるな
ら、異なる時刻に異なるグループのピクセルを反転する
ことが望ましいであろう。例えば偶数番のピクセルは時
刻Ｔ1に反転し、奇数番のピクセルは時刻Ｔ2に反転すれ
ばよい。その後、偶数番のピクセルを再反転すればよ
い。この形式の反転は一種のインターリービング（折り
込み）を利用するものである。
にはちらつきが生じない。もしもちらつきが生じるな
ら、異なる時刻に異なるグループのピクセルを反転する
ことが望ましいであろう。例えば偶数番のピクセルは時
刻Ｔ1に反転し、奇数番のピクセルは時刻Ｔ2に反転すれ
ばよい。その後、偶数番のピクセルを再反転すればよ
い。この形式の反転は一種のインターリービング（折り
込み）を利用するものである。
【００３１】リフレッシュコントローラはリフレッシン
グ期間中、極性の反転を許容しなければならない。一つ
の簡単な方法はリフレッシングを通常通りに、ただし反
転の期間外に、行なうことある。
グ期間中、極性の反転を許容しなければならない。一つ
の簡単な方法はリフレッシングを通常通りに、ただし反
転の期間外に、行なうことある。
【００３２】別の方法は、共に図７のパルス列に同期し
ている（ａ）極板Ｐについて測定した極性、および
（ｂ）リフレッシングが要求されたときに印加された電
圧 の両方を反転することである。例えば、 ＤＰＤＴ
にLOW パルスが印加されているとき、ピクセルへの書き
込みが生じたときは極板Ｐ2に HIGH 電圧を印加し、Ｐ1
にはゼロ電圧を印加する。したがってこの時点でリフレ
ッシュコントローラがＰ2の極性を感知するなら、それ
は正極性になっているはずである。リフレッシングが行
なわれるなら、Ｐ2には HIGH 電圧を与えるべきであ
る。
ている（ａ）極板Ｐについて測定した極性、および
（ｂ）リフレッシングが要求されたときに印加された電
圧 の両方を反転することである。例えば、 ＤＰＤＴ
にLOW パルスが印加されているとき、ピクセルへの書き
込みが生じたときは極板Ｐ2に HIGH 電圧を印加し、Ｐ1
にはゼロ電圧を印加する。したがってこの時点でリフレ
ッシュコントローラがＰ2の極性を感知するなら、それ
は正極性になっているはずである。リフレッシングが行
なわれるなら、Ｐ2には HIGH 電圧を与えるべきであ
る。
【００３３】逆に ＤＰＤＴにHIGH パルスが印加されて
いるとき、ピクセルに書き込みをするときは極板Ｐ2に
ゼロ電圧を印加し、Ｐ1に HIGH 電圧を印加する。この
時点でＰ1は正極性になっていることが感知されるはず
である。リフレッシングが行なわれるなら、Ｐ1には高
電圧を与えるべきである。
いるとき、ピクセルに書き込みをするときは極板Ｐ2に
ゼロ電圧を印加し、Ｐ1に HIGH 電圧を印加する。この
時点でＰ1は正極性になっていることが感知されるはず
である。リフレッシングが行なわれるなら、Ｐ1には高
電圧を与えるべきである。
【００３４】したがってもしもＰ1がリフレッシュの期
間中、 HIGH と感知されるなら、Ｐ1は HIGH 電圧でリ
フレッシュされる。もしもＰ2が HIGH と感知されるな
ら、Ｐ2は HIGH 電圧でリフレッシュされる。
間中、 HIGH と感知されるなら、Ｐ1は HIGH 電圧でリ
フレッシュされる。もしもＰ2が HIGH と感知されるな
ら、Ｐ2は HIGH 電圧でリフレッシュされる。
【００３５】他の方法も可能である。
【００３６】２．ビデオデータはピクセル間に物理的に
分散されている。データは図２、３Ａ、及び６に示すよ
うに、ピクセルの極板Ｐ上に置かれている。これらのデ
ータはディスプレー上に出現するイメージに対応する空
間的配置を有する。すなわち、もしも各ＭＯＳ上に格納
されている電荷の各パケット（束）が点状の光として可
視化されれば、点の集合はそのイメージを表示するであ
ろう。
分散されている。データは図２、３Ａ、及び６に示すよ
うに、ピクセルの極板Ｐ上に置かれている。これらのデ
ータはディスプレー上に出現するイメージに対応する空
間的配置を有する。すなわち、もしも各ＭＯＳ上に格納
されている電荷の各パケット（束）が点状の光として可
視化されれば、点の集合はそのイメージを表示するであ
ろう。
【００３７】これとは対照的に、先行技術のビデオＲＡ
Ｍに格納されるデータは必ずしも表示されるイメージに
対応する物理的配置をもっていない。極端な例を挙げる
と、４８０×６４０ディスプレーの場合、ピクセルの各
行に対するデータは、図８に示すように、６４０×１ビ
ットの容量をもつ単一ＲＡＭチップ上に格納することが
できる。そのようなチップが４８０個存在する。これら
のチップは図示するように２０行×２４列のマトリック
スに配置することができる。
Ｍに格納されるデータは必ずしも表示されるイメージに
対応する物理的配置をもっていない。極端な例を挙げる
と、４８０×６４０ディスプレーの場合、ピクセルの各
行に対するデータは、図８に示すように、６４０×１ビ
ットの容量をもつ単一ＲＡＭチップ上に格納することが
できる。そのようなチップが４８０個存在する。これら
のチップは図示するように２０行×２４列のマトリック
スに配置することができる。
【００３８】この配置によって、ディスプレーのアドレ
ス（第一行、第一列）に対するデータは、図示したチッ
プ番号１のアドレス＃１に置かれる。ディスプレーのア
ドレス（行２、列２）に対するデータは図示したチップ
番号２内のアドレス＃２に置かれる。以下同様である。
ス（第一行、第一列）に対するデータは、図示したチッ
プ番号１のアドレス＃１に置かれる。ディスプレーのア
ドレス（行２、列２）に対するデータは図示したチップ
番号２内のアドレス＃２に置かれる。以下同様である。
【００３９】チップ内の物理的配置は、ディスプレーに
おけるピクセルの物理的配置に関連づけられていない。
ビデオＲＡＭ内に格納された電荷の各パケットを光の点
として可視化したとしてもその点の集合はイメージを表
さない。
おけるピクセルの物理的配置に関連づけられていない。
ビデオＲＡＭ内に格納された電荷の各パケットを光の点
として可視化したとしてもその点の集合はイメージを表
さない。
【００４０】さらに、ビデオＲＡＭ内のデータがピクセ
ルロケーションに対応するように配置されたとしても、
その格納されたデータはピクセルと同一のスケールに配
置されることはない。すなわち、４８０×６４０ディス
プレーを４.８×６.４インチの大きさにすれば、ピクセ
ルは０.０１インチの間隔となろう。しかしながら、ビ
デオＲＡＭ内に蓄積されている電荷のパケット間の距離
はもっとはるかに小さく、ミクロンのオーダーであろ
う。それは一インチの数百分の一のオーダーではない。
言い換えると、ビデオＲＡＭが占める空間は４.８×６.
４インチの空間の極めて小さな部分である。
ルロケーションに対応するように配置されたとしても、
その格納されたデータはピクセルと同一のスケールに配
置されることはない。すなわち、４８０×６４０ディス
プレーを４.８×６.４インチの大きさにすれば、ピクセ
ルは０.０１インチの間隔となろう。しかしながら、ビ
デオＲＡＭ内に蓄積されている電荷のパケット間の距離
はもっとはるかに小さく、ミクロンのオーダーであろ
う。それは一インチの数百分の一のオーダーではない。
言い換えると、ビデオＲＡＭが占める空間は４.８×６.
４インチの空間の極めて小さな部分である。
【００４１】３．ＬＣＤディスプレー内に格納される１
及び０を表す電圧レベルは、システムメモリ、キャッシ
ュメモリ、その他の型のメモリ、あるいはコンピュータ
ー自身の論理回路内に使用される電圧レベルと必ずしも
同一である必要はない。実際、それらの電圧レベルは異
なっているであろう。なぜならばコンピューターのスイ
ッチング回路を作動させるに必要な電圧とピクセルを暗
くするに必要な電圧レベルとは別の物理法則に従うから
である。
及び０を表す電圧レベルは、システムメモリ、キャッシ
ュメモリ、その他の型のメモリ、あるいはコンピュータ
ー自身の論理回路内に使用される電圧レベルと必ずしも
同一である必要はない。実際、それらの電圧レベルは異
なっているであろう。なぜならばコンピューターのスイ
ッチング回路を作動させるに必要な電圧とピクセルを暗
くするに必要な電圧レベルとは別の物理法則に従うから
である。
【００４２】４．ＬＣＤは上述したオン-オフ型のもの
に限定されない。ＬＣＤはいろいろの程度のグレー（灰
色）を表示することができる。すなわち漸増する電荷を
図３の極板Ｐに印加することにより、電界を漸次的に増
大することができ、その結果、漸次的に液晶の整合を増
大することができる。ピクセルは電界の増大にともない
漸次的に明るくなる。
に限定されない。ＬＣＤはいろいろの程度のグレー（灰
色）を表示することができる。すなわち漸増する電荷を
図３の極板Ｐに印加することにより、電界を漸次的に増
大することができ、その結果、漸次的に液晶の整合を増
大することができる。ピクセルは電界の増大にともない
漸次的に明るくなる。
【００４３】この形式のシステムをリフレッシュするた
めには、図１０に示すように各ＭＯＳゲート上の電荷レ
ベルを感知し、そのゲート電荷を適宜リフレッシュす
る。
めには、図１０に示すように各ＭＯＳゲート上の電荷レ
ベルを感知し、そのゲート電荷を適宜リフレッシュす
る。
【００４４】例えば８段階のグレーレベルがある場合を
想定しよう。リフレッシュの期間中、図９に示すレベル
検出器が各極板の電圧を感知し、それを８レベルの一つ
に分類する。これに対する応答として、極板に接続され
たＭＯＳに対しある対応電圧を印加する。この対応電圧
は感知された実際の電圧よりも高い。その理由は、次の
リフレッシュ前に生じる放電を補償するためである。図
１０はこのシーケンスを例示する。
想定しよう。リフレッシュの期間中、図９に示すレベル
検出器が各極板の電圧を感知し、それを８レベルの一つ
に分類する。これに対する応答として、極板に接続され
たＭＯＳに対しある対応電圧を印加する。この対応電圧
は感知された実際の電圧よりも高い。その理由は、次の
リフレッシュ前に生じる放電を補償するためである。図
１０はこのシーケンスを例示する。
【００４５】この構成はその特徴から「マルチレベル」
Ｖ-ＲＡＭと呼ぶことができる。各ゲート電圧は初め、
８個の可能なレベルの一つである。ただし時間が経過す
るにしたがって減衰する。しかしながら、８個の可能な
レベルは３ビットの２進数としては格納されず、ゲート
容量上のアナログ電圧として格納される。
Ｖ-ＲＡＭと呼ぶことができる。各ゲート電圧は初め、
８個の可能なレベルの一つである。ただし時間が経過す
るにしたがって減衰する。しかしながら、８個の可能な
レベルは３ビットの２進数としては格納されず、ゲート
容量上のアナログ電圧として格納される。
【００４６】「マルチレベル」と言う用語を誤解しては
ならない。この電圧はある意味で「デジタル」メモリセ
ル内に蓄積される電圧と類似している。すなわち、両電
圧とも、時間と共に減衰する。
ならない。この電圧はある意味で「デジタル」メモリセ
ル内に蓄積される電圧と類似している。すなわち、両電
圧とも、時間と共に減衰する。
【００４７】しかし、アナログ電圧は多重ビット情報を
格納する点で異なっている。（上記の例では３ビットが
格納されている。） これとは対照的に、「デジタル」
メモリセルは単一ビットを格納する。
格納する点で異なっている。（上記の例では３ビットが
格納されている。） これとは対照的に、「デジタル」
メモリセルは単一ビットを格納する。
【００４８】５．上記のリフレッシングシーケンスで
は、格納セル（すなわち図３（ａ）及び８等に示す極板
Ｐ）の電圧がしきい値以上であることが発見されたとき
のみ、リフレッシングが行なわれる。このしきい値を超
える電圧は、セル内に電荷（１ビット）が存在すること
を示すものと解釈される。この電荷は減衰するので回復
手段が必要である。これと対照的に測定電圧がしきい値
下方であるときはリフレッシングは行なわれない。なぜ
ならばそのときはゼロが格納されていると想定されるか
らであり、また、減衰する電圧が格納されていないから
である。
は、格納セル（すなわち図３（ａ）及び８等に示す極板
Ｐ）の電圧がしきい値以上であることが発見されたとき
のみ、リフレッシングが行なわれる。このしきい値を超
える電圧は、セル内に電荷（１ビット）が存在すること
を示すものと解釈される。この電荷は減衰するので回復
手段が必要である。これと対照的に測定電圧がしきい値
下方であるときはリフレッシングは行なわれない。なぜ
ならばそのときはゼロが格納されていると想定されるか
らであり、また、減衰する電圧が格納されていないから
である。
【００４９】６．ここで議論している形式のＬＣＤは通
常、携帯用のコンピューター（しばしば「ノートブッ
ク」コンピューターと呼ばれる）に使用される。これら
のコンピューターは頻繁に図１１に示すように外部陰極
線管（ＣＲＴ）ビデオモニターへの接続用設備を備えて
いる。本発明は図９に示すような装置を使ってそのよう
なモニターを駆動することができる。
常、携帯用のコンピューター（しばしば「ノートブッ
ク」コンピューターと呼ばれる）に使用される。これら
のコンピューターは頻繁に図１１に示すように外部陰極
線管（ＣＲＴ）ビデオモニターへの接続用設備を備えて
いる。本発明は図９に示すような装置を使ってそのよう
なモニターを駆動することができる。
【００５０】本技術分野で公知のビデオドライバは読み
取り-書き込み回路を含んでいるが、その回路も公知で
ある。ビデオドライバは各格納セル（すなわち各ピクセ
ル）上に含まれるデータを読み取り、モニターを駆動す
るため、ビデオ出力バス上に適当なビデオ信号を発生す
る。格納セルデータが単一ビット型のものであると、そ
の「ビデオ出力」バス上の信号はモノクローム（白黒）
型のものである。格納セルデータがマルチレベル型のも
のであれば、「ビデオ出力」バス上の信号はグレースケ
ール型のものである。
取り-書き込み回路を含んでいるが、その回路も公知で
ある。ビデオドライバは各格納セル（すなわち各ピクセ
ル）上に含まれるデータを読み取り、モニターを駆動す
るため、ビデオ出力バス上に適当なビデオ信号を発生す
る。格納セルデータが単一ビット型のものであると、そ
の「ビデオ出力」バス上の信号はモノクローム（白黒）
型のものである。格納セルデータがマルチレベル型のも
のであれば、「ビデオ出力」バス上の信号はグレースケ
ール型のものである。
【００５１】７．図７に示すように、本発明は、ソース
またはドレーンにキャパシタＣが接続されたＦＥＴ Ｍ
ＯＳを各ＲＡＭセルごとに含むようにされたビデオＲＡ
Ｍとして特徴付けることができる。
またはドレーンにキャパシタＣが接続されたＦＥＴ Ｍ
ＯＳを各ＲＡＭセルごとに含むようにされたビデオＲＡ
Ｍとして特徴付けることができる。
【００５２】８．本発明は図６に示すような公知のＲＡ
Ｍコントローラを、そのＲＡＭ格納素子をＬＣＤマトリ
ックスで置換した上で利用する、という特徴を有する。
Ｍコントローラを、そのＲＡＭ格納素子をＬＣＤマトリ
ックスで置換した上で利用する、という特徴を有する。
【００５３】９．本発明は、発明者ペーター バウルの
１９９１年１２月６日付けで出願された「ペン入力可能
な液晶ディスプレー」と題する係属中の米国特許出願第
０７／８０５,４５０号の主題と組み合わせることがで
きる。
１９９１年１２月６日付けで出願された「ペン入力可能
な液晶ディスプレー」と題する係属中の米国特許出願第
０７／８０５,４５０号の主題と組み合わせることがで
きる。
【００５４】図１２ないし図１５は上記係属出願の図８
に基づいている。図１３ではピクセルＰ11、Ｐ12、等は
図１のデバイスを表す。図１３の点線のボックス内のピ
クセルの詳細が図１４及び１５に示してある。各ピクセ
ルはフォトダイオード及びキャパシタを含む。例えば図
１３のピクセルＰ11はキャパシタＣＰ11及び図１４のフ
ォトダイオードＤ11を含む。
に基づいている。図１３ではピクセルＰ11、Ｐ12、等は
図１のデバイスを表す。図１３の点線のボックス内のピ
クセルの詳細が図１４及び１５に示してある。各ピクセ
ルはフォトダイオード及びキャパシタを含む。例えば図
１３のピクセルＰ11はキャパシタＣＰ11及び図１４のフ
ォトダイオードＤ11を含む。
【００５５】ピクセルＰ11がアクティブ化されると仮定
しよう。図１３の光ペンは当該ピクセルに光を印加す
る。図１４のフォトダイオードＤ11はこの光を感知し、
電流を流す。この電流は感知レジスタＲＳ1にまたがる
電圧を発生する。この電圧は感知増幅器ＳＡ1により感
知される。増幅器ＳＡ1は列レジスタに信号を与え、こ
の列レジスタが、ピクセルＰ11がアクティブ化されるべ
きである、という事実を格納する。光ペン４４で照明さ
れたすべてのピクセルについて類似の手順が生じる。
しよう。図１３の光ペンは当該ピクセルに光を印加す
る。図１４のフォトダイオードＤ11はこの光を感知し、
電流を流す。この電流は感知レジスタＲＳ1にまたがる
電圧を発生する。この電圧は感知増幅器ＳＡ1により感
知される。増幅器ＳＡ1は列レジスタに信号を与え、こ
の列レジスタが、ピクセルＰ11がアクティブ化されるべ
きである、という事実を格納する。光ペン４４で照明さ
れたすべてのピクセルについて類似の手順が生じる。
【００５６】上記出願の装置を本発明に結合すると、上
述したように図１４のＣＰ11のような各キャパシタが格
納素子として機能する。図１４のビデオメモリは除去さ
れる。ここで光ペン４４は、キャパシタＣＰ11上に電荷
を落すことによってＶ-ＲＡＭに直接にデータを書き込
む。このＣＰ11がピクセルＰ11に対するＶ-ＲＡＭの格
納素子である。
述したように図１４のＣＰ11のような各キャパシタが格
納素子として機能する。図１４のビデオメモリは除去さ
れる。ここで光ペン４４は、キャパシタＣＰ11上に電荷
を落すことによってＶ-ＲＡＭに直接にデータを書き込
む。このＣＰ11がピクセルＰ11に対するＶ-ＲＡＭの格
納素子である。
【００５７】１０．光ペン４４によって行なう図１４の
Ｄ11の等のフォトダイオードの照明は、キャパシタＣＰ
11に目一杯の電荷を配給するに十分なものであることが
好ましい。この場合、感知増幅器ＳＡ１は必要でない：
ＣＰ11上に堆積された電荷はリフレッシングにより保持
される。
Ｄ11の等のフォトダイオードの照明は、キャパシタＣＰ
11に目一杯の電荷を配給するに十分なものであることが
好ましい。この場合、感知増幅器ＳＡ１は必要でない：
ＣＰ11上に堆積された電荷はリフレッシングにより保持
される。
【００５８】場合によっては、光ペンが電池で給電さ
れ、したがってエネルギーを保留しなければならないと
きは、光ペンは感知増幅器ＳＡ1をトリガー作動させる
に足りる電荷を配給できればよい。この感知増幅器ＳＡ
1は、ピクセルＰ11をアクティブ化すべであるという事
実を列レジスタの中に格納する。光ペンはＣＰ11に十分
な電荷を配給しない。それゆえ、後刻、十分な電荷がリ
フレッシュの期間中等においてキャパシタＣＰ11に配給
される。
れ、したがってエネルギーを保留しなければならないと
きは、光ペンは感知増幅器ＳＡ1をトリガー作動させる
に足りる電荷を配給できればよい。この感知増幅器ＳＡ
1は、ピクセルＰ11をアクティブ化すべであるという事
実を列レジスタの中に格納する。光ペンはＣＰ11に十分
な電荷を配給しない。それゆえ、後刻、十分な電荷がリ
フレッシュの期間中等においてキャパシタＣＰ11に配給
される。
【００５９】
【効果】本発明は上記のとおり液晶ディスプレーの各ピ
クセルが含むキャパシタをビデオメモリエレメントとし
て使用することから、外部的Ｖ-ＲＡＭを使用する必要
がなく、ビデオディスプレーのビデオＲＡＭは最小限で
済む。
クセルが含むキャパシタをビデオメモリエレメントとし
て使用することから、外部的Ｖ-ＲＡＭを使用する必要
がなく、ビデオディスプレーのビデオＲＡＭは最小限で
済む。
【図１】６素子液晶ディスプレー（ＬＣＤ）を例示する
図である。
図である。
【図２】ＬＣＤの単一の素子を例示する図である。
【図３】液晶ピクセル（ａ）およびピクセルにより捩れ
る光（ｂ）を例示する図である。
る光（ｂ）を例示する図である。
【図４】図３（ａ）に示すピクセルに電圧を印加するこ
とにより生ずる光の阻止を例示する図である。
とにより生ずる光の阻止を例示する図である。
【図５】ＬＣＤに接続される制御回路の図である。
【図６】ビデオメモリシステム内に設ける動的ＲＡＭ
（ＤＲＡＭ）の代わりのＬＣＤアレイの図である。
（ＤＲＡＭ）の代わりのＬＣＤアレイの図である。
【図７】ＬＣＤ素子の極性を変化させる装置例の図であ
る。
る。
【図８】メモリデータの空間的配置を、ＬＣＤ内の実際
のピクセルの配置と比較する図である。
のピクセルの配置と比較する図である。
【図９】外部ビデオモニターの代わりとしてどのように
本発明の一形態を使用することができるかを示す図であ
る。
本発明の一形態を使用することができるかを示す図であ
る。
【図１０】ＭＯＳゲートが２進レベルの一レベルでなく
多重電圧レベルの一レベルを格納する場合のＭＯＳゲー
トをリフレッシュするシステムを示す図である。
多重電圧レベルの一レベルを格納する場合のＭＯＳゲー
トをリフレッシュするシステムを示す図である。
【図１１】携帯用コンピューター及び補助ビデオディス
プレーを示す図である。
プレーを示す図である。
【図１２】図１３ないし図１５の配置を示す図である。
【図１３】光ペンを使ってピクセルにデータを書き込む
ためのシステムを示す図の一部である。
ためのシステムを示す図の一部である。
【図１４】光ペンを使ってピクセルにデータを書き込む
ためのシステムを示す図の他の一部である。
ためのシステムを示す図の他の一部である。
【図１５】光ペンを使ってピクセルにデータを書き込む
ためのシステムを示す図の他の一部である。
ためのシステムを示す図の他の一部である。
Ｐ 極板Ｐ Ｃ キャパシタ
Claims (2)
- 【請求項１】ピクセルアレイを含む液晶ディスプレーに
おいて、 ビデオメモリエレメントが該ピクセル内に含まれること
を特徴とする液晶ディスプレー。 - 【請求項２】各々に容量を有するピクセルのアレイを含
む液晶ディスプレーにおいて、 ビデオデータを該容量上に格納し、他のロケーションに
は格納しないことを特徴とするビデオディスプレー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US99540392A | 1992-12-18 | 1992-12-18 | |
| US995403 | 1992-12-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06281911A true JPH06281911A (ja) | 1994-10-07 |
Family
ID=25541745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32336293A Pending JPH06281911A (ja) | 1992-12-18 | 1993-11-30 | コンピューター用ビデオラム（ｖ−ｒａｍ） |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0602623B1 (ja) |
| JP (1) | JPH06281911A (ja) |
| DE (1) | DE69317526T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597329B1 (en) * | 1999-01-08 | 2003-07-22 | Intel Corporation | Readable matrix addressable display system |
| US7102645B2 (en) | 2003-12-15 | 2006-09-05 | Seiko Epson Corporation | Graphics display controller providing enhanced read/write efficiency for interfacing with a RAM-integrated graphics display device |
| US7920135B2 (en) | 2004-09-27 | 2011-04-05 | Qualcomm Mems Technologies, Inc. | Method and system for driving a bi-stable display |
| US20060066596A1 (en) * | 2004-09-27 | 2006-03-30 | Sampsell Jeffrey B | System and method of transmitting video data |
| WO2006040774A2 (en) | 2004-10-12 | 2006-04-20 | Genoa Color Technologies Ltd. | Method, device and system of response time compensation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1458045A (en) * | 1973-08-15 | 1976-12-08 | Secr Defence | Display systems |
| JPS56104387A (en) * | 1980-01-22 | 1981-08-20 | Citizen Watch Co Ltd | Display unit |
| JPS59208590A (ja) * | 1983-05-11 | 1984-11-26 | シャープ株式会社 | 表示装置の駆動回路 |
| JPH02168296A (ja) * | 1988-12-22 | 1990-06-28 | Mitsubishi Electric Corp | 液晶表示装置 |
| KR920022293A (ko) * | 1991-05-16 | 1992-12-19 | 김광호 | 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치 |
-
1993
- 1993-11-30 JP JP32336293A patent/JPH06281911A/ja active Pending
- 1993-12-15 EP EP19930120208 patent/EP0602623B1/en not_active Expired - Lifetime
- 1993-12-15 DE DE1993617526 patent/DE69317526T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69317526D1 (de) | 1998-04-23 |
| EP0602623A1 (en) | 1994-06-22 |
| EP0602623B1 (en) | 1998-03-18 |
| DE69317526T2 (de) | 1998-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586473B2 (en) | Active matrix array device, electronic device and operating method for an active matrix array device | |
| EP0617398B1 (en) | Method for driving active matrix liquid crystal display panel | |
| EP1134721B1 (en) | Display apparatus comprising two display regions and portable electronic apparatus that can reduce power consumption, and method of driving the same | |
| US6897843B2 (en) | Active matrix display devices | |
| KR100516238B1 (ko) | 표시 장치 | |
| JP4237614B2 (ja) | アクティブマトリックスアレイ装置 | |
| JP3102666B2 (ja) | 画像表示装置 | |
| US8106900B2 (en) | Control method for information display device and an information display device | |
| JP5346380B2 (ja) | 画素回路及び表示装置 | |
| JP5346381B2 (ja) | 画素回路及び表示装置 | |
| US8378945B2 (en) | Liquid crystal display device | |
| JP3428593B2 (ja) | 表示装置及びその駆動方法 | |
| JPH08251518A (ja) | 駆動回路 | |
| JP2002156954A (ja) | 液晶表示装置 | |
| US8421807B2 (en) | Display device | |
| US20120038597A1 (en) | Pre-programming of in-pixel non-volatile memory | |
| US6057820A (en) | Apparatus and method for controlling contrast in a dot-matrix liquid crystal display | |
| JP2901429B2 (ja) | 表示装置 | |
| US6731272B2 (en) | Pseudo static memory cell for digital light modulator | |
| JPH06281911A (ja) | コンピューター用ビデオラム（ｖ−ｒａｍ） | |
| JP4914558B2 (ja) | アクティブマトリックスディスプレイ装置 | |
| US8736591B2 (en) | Display device using pixel memory circuit to reduce flicker with reduced power consumption | |
| JP2004536347A5 (ja) | ||
| JP2792791B2 (ja) | 表示装置 | |
| JP2003043949A (ja) | 平面型表示装置 |