JPH06267269A - 初期状態設定回路 - Google Patents
初期状態設定回路Info
- Publication number
- JPH06267269A JPH06267269A JP5049399A JP4939993A JPH06267269A JP H06267269 A JPH06267269 A JP H06267269A JP 5049399 A JP5049399 A JP 5049399A JP 4939993 A JP4939993 A JP 4939993A JP H06267269 A JPH06267269 A JP H06267269A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- initial state
- state setting
- transistor
- setting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】電源線または接地線をボンディングするかしな
いかで機能を切換える半導体装置の初期状態設定回路の
待機時消費電流を削滅する。 【構成】ボンディングオプションパッド１１とパワーオ
ン回路１と、電流駆動能力の大きなＭＯＳトランジスタ
４とこのトランジスタ４に並列接続するトランジスタ４
より電流駆動能力の小さなＭＯＳトランジスタ１４と、
トランジスタ４のオン／オフを制御する制御回路２とで
構成され、パワーオン回路１でトランジスタ４をオンし
反転ＲＡＳ信号に同期した制御信号中でオフすることに
より半導体装置の初期状態設定回路１０の待機時電流を
小さくできる。
いかで機能を切換える半導体装置の初期状態設定回路の
待機時消費電流を削滅する。 【構成】ボンディングオプションパッド１１とパワーオ
ン回路１と、電流駆動能力の大きなＭＯＳトランジスタ
４とこのトランジスタ４に並列接続するトランジスタ４
より電流駆動能力の小さなＭＯＳトランジスタ１４と、
トランジスタ４のオン／オフを制御する制御回路２とで
構成され、パワーオン回路１でトランジスタ４をオンし
反転ＲＡＳ信号に同期した制御信号中でオフすることに
より半導体装置の初期状態設定回路１０の待機時電流を
小さくできる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の初期状態
設定回路に関し、特にダイナミック・ランダム・アクセ
ス・メモリの初期状態設定回路に関する。
設定回路に関し、特にダイナミック・ランダム・アクセ
ス・メモリの初期状態設定回路に関する。
【０００２】
【従来の技術】従来、汎用のＤＲＡＭは、その使用目的
に応じて、ファーストページモード、ニブルモード、ス
タティックカラムモード等、機能の異なるいくつかの品
種に分けられる。さらに、近年では、全メモリセルをリ
フレッシュするのに必要なサイクル数で、数種類の品種
に分けられ、その品種数は増大している。
に応じて、ファーストページモード、ニブルモード、ス
タティックカラムモード等、機能の異なるいくつかの品
種に分けられる。さらに、近年では、全メモリセルをリ
フレッシュするのに必要なサイクル数で、数種類の品種
に分けられ、その品種数は増大している。
【０００３】市場の動向に応じて、必要な数だけ短納期
で供給できるように、一種類の半導体ＤＲＡＭチップを
組立工程におけるワイヤーボンディングのやり方で、何
種類もの品種に分けるようにしている場合がある。
で供給できるように、一種類の半導体ＤＲＡＭチップを
組立工程におけるワイヤーボンディングのやり方で、何
種類もの品種に分けるようにしている場合がある。
【０００４】例えば、あるパッドに電源線をボンディン
グすれば、スタティックカラム品として機能し、ボンデ
ィングしなければ、ファーストページ品として機能す
る。
グすれば、スタティックカラム品として機能し、ボンデ
ィングしなければ、ファーストページ品として機能す
る。
【０００５】上述のように、パッドに電源線がボンディ
グされたか、されていないかで半導体ＤＲＡＭの初期状
態を設定する従来技術の初期状態設定回路の構成を示す
図７を参照すると、この従来技術の初期状態設定回路７
０は、電源電位線をボンディングするかしないかのオプ
ションパッド７１と、このオプションパッド７１にその
入力を接続するインバータ７３と、インバータ７３の出
力ＶＯＵＴの供給を受ける出力端子７２と、ゲートを電
源電位ＶＣＣにソースを端子７５を介して接地電位ＧＮ
Ｄにドレインを上記オプションパッド７１からの配線７
６にそれぞれ接続するＮチャネルＭＯＳトランジスタ７
４から構成される。このＮチャネルＭＯＳトンランジス
タ７４の電流駆動能力は十分小さく、例えば数μＡに設
定される。
グされたか、されていないかで半導体ＤＲＡＭの初期状
態を設定する従来技術の初期状態設定回路の構成を示す
図７を参照すると、この従来技術の初期状態設定回路７
０は、電源電位線をボンディングするかしないかのオプ
ションパッド７１と、このオプションパッド７１にその
入力を接続するインバータ７３と、インバータ７３の出
力ＶＯＵＴの供給を受ける出力端子７２と、ゲートを電
源電位ＶＣＣにソースを端子７５を介して接地電位ＧＮ
Ｄにドレインを上記オプションパッド７１からの配線７
６にそれぞれ接続するＮチャネルＭＯＳトランジスタ７
４から構成される。このＮチャネルＭＯＳトンランジス
タ７４の電流駆動能力は十分小さく、例えば数μＡに設
定される。
【０００６】次に、この従来技術の初期状態設定回路７
０の動作について説明する。
０の動作について説明する。
【０００７】オプションパッド７１には電源線がボンデ
ィングされてオプションパッド７１電位が電源電位ＶＣ
Ｃになるかまたは何もボンディングされずオプションパ
ッド７１の電位がトランジスタ７４の作用により接地電
位ＧＮＤになるかのどちらかの状態をとる。
ィングされてオプションパッド７１電位が電源電位ＶＣ
Ｃになるかまたは何もボンディングされずオプションパ
ッド７１の電位がトランジスタ７４の作用により接地電
位ＧＮＤになるかのどちらかの状態をとる。
【０００８】まず、オプションパッド７１に電源線がボ
ンディングされない場合を説明する。
ンディングされない場合を説明する。
【０００９】オプションパッド７１に何もボンディング
されない場合は、電源が投入され電源電位ＶＣＣが０ボ
ルトから５ボルトに立上るとき、トランジスタ７４のし
きい値ＶＴＨボルトまでの電源電位ではトランジスタ７
４はオフしたままであるのでオプションパッド７１およ
び配線７６の電位はフローティング電位のままの状態で
ある。さらに電源電位ＶＣＣのレベルが上述のしきい値
ＶＴＨボルトを越えるとトランジスタ７４がオンしオプ
ションパッド７１および配線７６の電位は除々に下げら
れ接地電位ＧＮＤに近づきロウレベル信号ＶＯＬにな
る。このロウレベル信号ＶＯＬがインバータ７３に入力
されこの初期状態設定回路７０は出力端子７２にハイレ
ベル信号ＶＯＨを出力信号ＶＯＵＴとして出力する。
されない場合は、電源が投入され電源電位ＶＣＣが０ボ
ルトから５ボルトに立上るとき、トランジスタ７４のし
きい値ＶＴＨボルトまでの電源電位ではトランジスタ７
４はオフしたままであるのでオプションパッド７１およ
び配線７６の電位はフローティング電位のままの状態で
ある。さらに電源電位ＶＣＣのレベルが上述のしきい値
ＶＴＨボルトを越えるとトランジスタ７４がオンしオプ
ションパッド７１および配線７６の電位は除々に下げら
れ接地電位ＧＮＤに近づきロウレベル信号ＶＯＬにな
る。このロウレベル信号ＶＯＬがインバータ７３に入力
されこの初期状態設定回路７０は出力端子７２にハイレ
ベル信号ＶＯＨを出力信号ＶＯＵＴとして出力する。
【００１０】一方、オプションパッド７１に電源線がボ
ンディングされる場合は、電源が投入され電源電位が０
ボルトから５ボルトのレベルに立上ると、ＮチャネルＭ
ＯＳトランジスタ７４の電流駆動能力が充分小さいので
配線７６の電位は電源電位ＶＣＣとなりハイレベル信号
ＶＯＨになる。このハイレベル信号ＶＯＨがインバータ
７３に入力されこの初期状態設定回路７０は出力端子７
２にロウレベル信号ＶＯＬを出力信号ＶＯＵＴとして出
力する。
ンディングされる場合は、電源が投入され電源電位が０
ボルトから５ボルトのレベルに立上ると、ＮチャネルＭ
ＯＳトランジスタ７４の電流駆動能力が充分小さいので
配線７６の電位は電源電位ＶＣＣとなりハイレベル信号
ＶＯＨになる。このハイレベル信号ＶＯＨがインバータ
７３に入力されこの初期状態設定回路７０は出力端子７
２にロウレベル信号ＶＯＬを出力信号ＶＯＵＴとして出
力する。
【００１１】
【発明が解決しようとする課題】この従来の半導体ＤＲ
ＡＭの初期状態設定回路において、オプションパッド７
１に電源線がボンディングされる場合、電源が投入され
て電源電位ＶＣＣのレベルまで立上った後この半導体Ｄ
ＲＡＭが通常動作の時トランジスタ７４は通常オン状態
となっている。したがって、オプションパッド７１から
トランジスタ７４を介して接地端子７５へ電流ｉ７が流
れ、この電流により半導体ＤＲＡＭの待機電流特性を悪
化させるという問題点があった。
ＡＭの初期状態設定回路において、オプションパッド７
１に電源線がボンディングされる場合、電源が投入され
て電源電位ＶＣＣのレベルまで立上った後この半導体Ｄ
ＲＡＭが通常動作の時トランジスタ７４は通常オン状態
となっている。したがって、オプションパッド７１から
トランジスタ７４を介して接地端子７５へ電流ｉ７が流
れ、この電流により半導体ＤＲＡＭの待機電流特性を悪
化させるという問題点があった。
【００１２】また、上述の電流を少なくして待機電流特
性を改善するためにトランジスタ７４の電流駆動能力の
設定を、例えば、数ｎＡ程度に小さくし過ぎると、オプ
ションパッド７１に何もボンディングしない場合、電源
が投入され充分に電源電位ＶＣＣのレベルに立上った後
のタイミングでオプションパッド７１および配線７６の
電位は充分に接地電位ＧＮＤに下げられずハイレベル信
号ＶＯＨのまま留っている。
性を改善するためにトランジスタ７４の電流駆動能力の
設定を、例えば、数ｎＡ程度に小さくし過ぎると、オプ
ションパッド７１に何もボンディングしない場合、電源
が投入され充分に電源電位ＶＣＣのレベルに立上った後
のタイミングでオプションパッド７１および配線７６の
電位は充分に接地電位ＧＮＤに下げられずハイレベル信
号ＶＯＨのまま留っている。
【００１３】すなわち、このタイミングでオプションパ
ッド７１および配線７６の電位は、所望のレベルはロウ
レベル信号ＶＯＬの電位であるが上述のようにハイレベ
ル信号ＶＯＨの電位であるためこの初期状態設定回路７
０の出力ＶＯＵＴはロウレベルを出力してしまい、誤設
定をする問題点もあった。
ッド７１および配線７６の電位は、所望のレベルはロウ
レベル信号ＶＯＬの電位であるが上述のようにハイレベ
ル信号ＶＯＨの電位であるためこの初期状態設定回路７
０の出力ＶＯＵＴはロウレベルを出力してしまい、誤設
定をする問題点もあった。
【００１４】したがって、本発明の目的は、初期状態設
定回路の待機電流が実用上少なく、かつ初期状態設定時
間の短い誤設定を防止する初期状態設定回路を提供する
ことにある。
定回路の待機電流が実用上少なく、かつ初期状態設定時
間の短い誤設定を防止する初期状態設定回路を提供する
ことにある。
【００１５】
【課題を解決するための手段】本発明の初期状態設定回
路は、電源線または接地線をボンディングするかしない
かで半導体装置の機能を選択するためのポンディングパ
ッドと、前記ボンディングパッドにソース／ドレイン電
流路の一端を接続し前記電流路の他端を所定の電位に接
続し前記ボンディングパッドに前記電源線または接地線
がボンディングされる時とボンディングされない時とで
前記ボンディングパッドが所望の電位になるよう所定の
電位を出力する第１の電界効果トランジスタを有する初
期状態設定回路において、電源投入時に前記電源が一定
値の電圧以上になるまで所望のレベルを出力するパワー
オン回路と、前記第１の電界効果トランジスタの電流駆
動能力よりも大きな電流駆動能力を有する第２の電界効
果トランジスタと、第１の入力端子に前記パワーオン回
路の出力信号を入力して前記第２の電界効果トランジス
タをオンさせ前記パワーオン回路の出力信号の入力後第
２の入力端子に制御信号を入力して前記第２の電界効果
トランジスタをオフする制御回路とを備える。 また、
本発明の初期状態設定回路は、前記第２の電界効果トラ
ンジスタは前記第１の電界効果トランジスタに並列に接
続される構成でもよい。
路は、電源線または接地線をボンディングするかしない
かで半導体装置の機能を選択するためのポンディングパ
ッドと、前記ボンディングパッドにソース／ドレイン電
流路の一端を接続し前記電流路の他端を所定の電位に接
続し前記ボンディングパッドに前記電源線または接地線
がボンディングされる時とボンディングされない時とで
前記ボンディングパッドが所望の電位になるよう所定の
電位を出力する第１の電界効果トランジスタを有する初
期状態設定回路において、電源投入時に前記電源が一定
値の電圧以上になるまで所望のレベルを出力するパワー
オン回路と、前記第１の電界効果トランジスタの電流駆
動能力よりも大きな電流駆動能力を有する第２の電界効
果トランジスタと、第１の入力端子に前記パワーオン回
路の出力信号を入力して前記第２の電界効果トランジス
タをオンさせ前記パワーオン回路の出力信号の入力後第
２の入力端子に制御信号を入力して前記第２の電界効果
トランジスタをオフする制御回路とを備える。 また、
本発明の初期状態設定回路は、前記第２の電界効果トラ
ンジスタは前記第１の電界効果トランジスタに並列に接
続される構成でもよい。
【００１６】またさらに、本発明の初期状態設定回路
は、前記制御信号は反転ＲＡＳ信号である構成でもよ
い。
は、前記制御信号は反転ＲＡＳ信号である構成でもよ
い。
【００１７】さらに、本発明の初期状態設定回路は、前
記制御回路はそれぞれの出力をたすきがけ接続する２入
力ＮＯＲ回路で構成するラッチ回路であってもよい。
記制御回路はそれぞれの出力をたすきがけ接続する２入
力ＮＯＲ回路で構成するラッチ回路であってもよい。
【００１８】さらにまた、本発明の初期状態設定回路
は、前記第１および第２の電界効果トランジスタはそれ
ぞれＮチャネルＭＯＳトランジスタである構成を有して
いてもよいし、前記第１および第２の電界効果トランジ
スタはそれぞれＰチャネルＭＯＳトランジスタである構
成を有していてもよい。
は、前記第１および第２の電界効果トランジスタはそれ
ぞれＮチャネルＭＯＳトランジスタである構成を有して
いてもよいし、前記第１および第２の電界効果トランジ
スタはそれぞれＰチャネルＭＯＳトランジスタである構
成を有していてもよい。
【００１９】また、本発明の初期状態設定回路は、前記
半導体装置はダイナミック・ランダム・アクセス・メモ
リである構成としてもよい。
半導体装置はダイナミック・ランダム・アクセス・メモ
リである構成としてもよい。
【００２０】
【実施例】次に、本発明の第１の実施例の初期状態設定
回路の回路図を示す図１を参照すると、この第１の実施
例の初期状態設定回路１０は電源電位線をボンディング
するかしないかのオプションパッド１１と、このオプシ
ョンパッド１１にその入力を接続するインバータ１３
と、インバータ１３の出力ＶＯＵＴの供給を受ける出力
端子１２と、ゲート電源電位ＶＣＣに接続し、ソースを
端子１５を介して接地電位ＧＮＤに接続しドレインを上
記オプションパッド１１からの配線１６に接続するＮチ
ャネルＭＯＳトランジスタ１４と、電源投入時に電源の
電位が０ボルトからＶ０ボルトに立上る間ハイレベルＶ
ＯＨを出力し電源の電位Ｖ０ボルトから５ボルトに立上
る間はローレベルＶＯＬを出力するパワーオン回路１
と、ＮチャネルＭＯＳトランジスタ１４の電流能力より
も大きな電流駆動能力を有しそのドレインを配線１６に
接続しドレインを端子１５を介して接地電位ＧＮＤに接
続してＮチャネルＭＯＳトランジスタ１４と並列接続す
るＮチャネルＭＯＳトランジスタ４とを有している。さ
らに、この初期状態設定回路１０は、反転ＲＡＳ信号に
同期し逆相の位相を有する制御信号φの供給を受ける入
力端子３と、この入力端子３に接続する端子２４および
パワーオン回路１の出力信号ＰＯＮを受ける端子２５と
この端子２５をその入力の一端とし入力の他端を２入力
ＮＯＲ回路２１の出力をフィードバックする２入力ＮＯ
Ｒ回路２２と制御信号φを受ける端子２４をその入力の
一端ととし入力の他端を２入力ＮＯＲ回路２２の出力を
フィードバックする２入力ＮＯＲ回路２１とでフリップ
フロップ回路を構成し２入力ＮＯＲ回路２２の出力を受
け出力端子２６にその出力を出力するインバータ２３と
から成り出力端子２６をＮチャネルＭＯＳトランジスタ
４のゲートに接続する制御回路２とを有して成る構成で
ある。また、ＮチャネルＭＯＳトランジスタ４およびＮ
チャネルＭＯＳトランジスタ１４の電流駆動能力を、例
えば、それぞれ数１０μＡおよび数ｎＡに設定する。
回路の回路図を示す図１を参照すると、この第１の実施
例の初期状態設定回路１０は電源電位線をボンディング
するかしないかのオプションパッド１１と、このオプシ
ョンパッド１１にその入力を接続するインバータ１３
と、インバータ１３の出力ＶＯＵＴの供給を受ける出力
端子１２と、ゲート電源電位ＶＣＣに接続し、ソースを
端子１５を介して接地電位ＧＮＤに接続しドレインを上
記オプションパッド１１からの配線１６に接続するＮチ
ャネルＭＯＳトランジスタ１４と、電源投入時に電源の
電位が０ボルトからＶ０ボルトに立上る間ハイレベルＶ
ＯＨを出力し電源の電位Ｖ０ボルトから５ボルトに立上
る間はローレベルＶＯＬを出力するパワーオン回路１
と、ＮチャネルＭＯＳトランジスタ１４の電流能力より
も大きな電流駆動能力を有しそのドレインを配線１６に
接続しドレインを端子１５を介して接地電位ＧＮＤに接
続してＮチャネルＭＯＳトランジスタ１４と並列接続す
るＮチャネルＭＯＳトランジスタ４とを有している。さ
らに、この初期状態設定回路１０は、反転ＲＡＳ信号に
同期し逆相の位相を有する制御信号φの供給を受ける入
力端子３と、この入力端子３に接続する端子２４および
パワーオン回路１の出力信号ＰＯＮを受ける端子２５と
この端子２５をその入力の一端とし入力の他端を２入力
ＮＯＲ回路２１の出力をフィードバックする２入力ＮＯ
Ｒ回路２２と制御信号φを受ける端子２４をその入力の
一端ととし入力の他端を２入力ＮＯＲ回路２２の出力を
フィードバックする２入力ＮＯＲ回路２１とでフリップ
フロップ回路を構成し２入力ＮＯＲ回路２２の出力を受
け出力端子２６にその出力を出力するインバータ２３と
から成り出力端子２６をＮチャネルＭＯＳトランジスタ
４のゲートに接続する制御回路２とを有して成る構成で
ある。また、ＮチャネルＭＯＳトランジスタ４およびＮ
チャネルＭＯＳトランジスタ１４の電流駆動能力を、例
えば、それぞれ数１０μＡおよび数ｎＡに設定する。
【００２１】次に、本発明の第１の実施例の初期状態設
定回路１０のタイミング図を示す図２および図３を併せ
て参照して、この実施例の初期状態設定回路１０の動作
を説明する。
定回路１０のタイミング図を示す図２および図３を併せ
て参照して、この実施例の初期状態設定回路１０の動作
を説明する。
【００２２】まず、オプションパッド１１に電源線がボ
ンディングされない場合のこの実施例の動作を図２を参
照して説明する。
ンディングされない場合のこの実施例の動作を図２を参
照して説明する。
【００２３】電源が投入され電源電位ＶＣＣが０ボルト
から立上り始めると、パワーオン回路１はその出力ＰＯ
Ｎにハイレベル信号ＶＯＨを出力する。この出力信号Ｐ
ＯＮを入力信号として２入力ＮＯＲ回路２２はロウレベ
ルを出力しこの信号をフィードバックして２入力ＮＯＲ
回路２１に入力する。２入力ＮＯＲ回路の出力はハイレ
ベルとなり２入力ＮＯＲ回路２１および２２で構成され
るフリップフロップ回路は初期化され、接点Ａはロウレ
ベルとなる。また、インバータ２３を介して制御回路２
の出力端子２６にはハイレベルの信号が出力される。
から立上り始めると、パワーオン回路１はその出力ＰＯ
Ｎにハイレベル信号ＶＯＨを出力する。この出力信号Ｐ
ＯＮを入力信号として２入力ＮＯＲ回路２２はロウレベ
ルを出力しこの信号をフィードバックして２入力ＮＯＲ
回路２１に入力する。２入力ＮＯＲ回路の出力はハイレ
ベルとなり２入力ＮＯＲ回路２１および２２で構成され
るフリップフロップ回路は初期化され、接点Ａはロウレ
ベルとなる。また、インバータ２３を介して制御回路２
の出力端子２６にはハイレベルの信号が出力される。
【００２４】したがって、トランジスタ４のゲートには
ハイレベル信号が入力されるのでトランジスタ４はオン
し、駆動電流ｉによってオプションパッド１１および配
線１６の電位は急激に下げられる。すなわち接点Ｃの電
位は接地電位レベルまで下る。
ハイレベル信号が入力されるのでトランジスタ４はオン
し、駆動電流ｉによってオプションパッド１１および配
線１６の電位は急激に下げられる。すなわち接点Ｃの電
位は接地電位レベルまで下る。
【００２５】次に、時刻ｔ１を過ぎると、パワーオン回
路１はその出力ＰＯＮにロウレベル信号ＶＯＬを出力す
る。しかしながら、この時刻ｔ１では反転ＲＡＳ信号の
逆位相信号φはロウレベルのままであるので２入力ＮＯ
Ｒ回路２１および２２で構成されるフリップフロップ回
路はラッチされおり接地Ａの電位はロウレベルのままで
接点Ｂはハイレベルを保つ。
路１はその出力ＰＯＮにロウレベル信号ＶＯＬを出力す
る。しかしながら、この時刻ｔ１では反転ＲＡＳ信号の
逆位相信号φはロウレベルのままであるので２入力ＮＯ
Ｒ回路２１および２２で構成されるフリップフロップ回
路はラッチされおり接地Ａの電位はロウレベルのままで
接点Ｂはハイレベルを保つ。
【００２６】したがって、この初期状態設定回路１０の
駆動能力の大きなＮチャネルＭＯＳトランジスタ４によ
りオプションパッド１１および配線１６の電位は０ボル
トまで充分に下げることができる。（図２の接点Ｃの電
位）さらに、時刻ｔ２になると、反転ＲＡＳ信号の逆相
信号φがハイレベルに変化する。信号φは制御回路２の
入力端子２４を介して２入力ＮＯＲ回路２１に入力さ
れ、上述フリップフロップ回路はこの信号φを受けて接
点Ａにハイレベルを出力し、インバータ２３を介して制
御回路２の出力端子２６にはロウレベルの信号が出力さ
れる。
駆動能力の大きなＮチャネルＭＯＳトランジスタ４によ
りオプションパッド１１および配線１６の電位は０ボル
トまで充分に下げることができる。（図２の接点Ｃの電
位）さらに、時刻ｔ２になると、反転ＲＡＳ信号の逆相
信号φがハイレベルに変化する。信号φは制御回路２の
入力端子２４を介して２入力ＮＯＲ回路２１に入力さ
れ、上述フリップフロップ回路はこの信号φを受けて接
点Ａにハイレベルを出力し、インバータ２３を介して制
御回路２の出力端子２６にはロウレベルの信号が出力さ
れる。
【００２７】したがって、トランジスタ４のゲートには
ロウレベル信号が入力されるのでトランジスタ４はオフ
する。しかし、この初期状態設定回路１０のトランジス
タ１４はそのゲートに電源電位ＶＣＣが入力されている
のでこのトランジスタ１４は常にオンしたままでありト
ランジスタ４によりその電位を下げたオプションパッド
１１および配線１６の電位は、トランジスタ１４により
接地電位に保たれる。
ロウレベル信号が入力されるのでトランジスタ４はオフ
する。しかし、この初期状態設定回路１０のトランジス
タ１４はそのゲートに電源電位ＶＣＣが入力されている
のでこのトランジスタ１４は常にオンしたままでありト
ランジスタ４によりその電位を下げたオプションパッド
１１および配線１６の電位は、トランジスタ１４により
接地電位に保たれる。
【００２８】次に、オプションバッド１１に電源線がボ
ンディングされる場合のこの実施例の動作を図３を併せ
て参照して説明すると、電源が投入され電源電位ＶＣＣ
が０ボルトから立上り始めると、パワーオン回路１はそ
の出力ＰＯＮにハイレベル信号ＶＯＨを出力し、制御回
路２はその出力端子２６にハイレベルの信号の出力しト
ランジスタ４がオン状態になるのは前述のオプションパ
ッド１１に電源線がボンディングされない場合と同様で
ある。さらにこのパワーオン回路１がその出力ＰＯＮに
ロウレベル信号ＶＯＬを出力する時刻ｔ１から反転ＲＡ
Ｓ信号の逆相信号φがハイレベルに変化し、トランジス
タ４がオフする時刻ｔ２までの間のこの実施例の初期状
態設定回路１０のパワーオン回路１および制御回路２お
よびトランジスタ４の動作も前述のオプションパッド１
１に電源線がボンディングされない場合の動作と同じで
ある。
ンディングされる場合のこの実施例の動作を図３を併せ
て参照して説明すると、電源が投入され電源電位ＶＣＣ
が０ボルトから立上り始めると、パワーオン回路１はそ
の出力ＰＯＮにハイレベル信号ＶＯＨを出力し、制御回
路２はその出力端子２６にハイレベルの信号の出力しト
ランジスタ４がオン状態になるのは前述のオプションパ
ッド１１に電源線がボンディングされない場合と同様で
ある。さらにこのパワーオン回路１がその出力ＰＯＮに
ロウレベル信号ＶＯＬを出力する時刻ｔ１から反転ＲＡ
Ｓ信号の逆相信号φがハイレベルに変化し、トランジス
タ４がオフする時刻ｔ２までの間のこの実施例の初期状
態設定回路１０のパワーオン回路１および制御回路２お
よびトランジスタ４の動作も前述のオプションパッド１
１に電源線がボンディングされない場合の動作と同じで
ある。
【００２９】したがって、電源電位ＶＣＣが０ボルトか
ら立上り時刻ｔ２までの間はトランジスタ４はオン状態
を保ち、トランジスタ４のドレインはオプションパッド
１１から配線１６を介して電源電位ＶＣＣが接続されて
いるので、トランジスタ４には電流が流れる。また、ト
ランジスタ１４もオン状態であるので電流が流れる。
ら立上り時刻ｔ２までの間はトランジスタ４はオン状態
を保ち、トランジスタ４のドレインはオプションパッド
１１から配線１６を介して電源電位ＶＣＣが接続されて
いるので、トランジスタ４には電流が流れる。また、ト
ランジスタ１４もオン状態であるので電流が流れる。
【００３０】さらに、時刻ｔ２になる反転ＲＡＳ信号の
逆相信号φがハイレベルになりトランジスタ４はオフす
る。しかしトランジスタ１４はそのゲートに電源電位Ｖ
ＣＣが入力されているのでこのトランジスタ１４による
待機時電流分ＩＳが流れるがその電流値は数ｎＡと微少
な値に設定できるので実用上無視できる。
逆相信号φがハイレベルになりトランジスタ４はオフす
る。しかしトランジスタ１４はそのゲートに電源電位Ｖ
ＣＣが入力されているのでこのトランジスタ１４による
待機時電流分ＩＳが流れるがその電流値は数ｎＡと微少
な値に設定できるので実用上無視できる。
【００３１】すなわち、この初期状態設定回路１０のオ
プションパッド１１および配線１６の電位は電源電位Ｖ
ＣＣの５ボルト値が保たれる。
プションパッド１１および配線１６の電位は電源電位Ｖ
ＣＣの５ボルト値が保たれる。
【００３２】次に、本発明の第２の実施例の初期状態設
定回路の回路図を示す図４ならびに本発明の第２の実施
例の初期状態設定回路の動作を説明するタイミング図で
ある図５および図６を参照して、本発明の第２の実施例
の初期状態設定回路を説明する。
定回路の回路図を示す図４ならびに本発明の第２の実施
例の初期状態設定回路の動作を説明するタイミング図で
ある図５および図６を参照して、本発明の第２の実施例
の初期状態設定回路を説明する。
【００３３】図４を参照すると、この実施例の初期状態
設定回路４０は、接地線をボンディングするかしないか
のオプションパッド４１とこのオプションパッド４１に
その入力を接続するインバータ５３と、インバータ５３
の出力ＶＯＵＴの供給を受ける出力端子５２と、ゲート
を接地電位ＧＮＤに接続しソースを端子５５を介して電
源電位ＶＣＣに接続しドレインを上記オプションパッド
４１からの配線５６に接続するＰチャネルＭＯＳトラン
ジスタ５４と、電源投入時に電源の電位が０ボルトから
Ｖφボルトに立上る間ハイレベルＶＯＨを出力し電源の
電位Ｖφボルトから５ボルトに立上る間はローレベルＶ
ＯＬを出力するパワーオン回路４１と、ＰチャネルＭＯ
Ｓトランジスタ５４の駆動能力よりも大きな駆動能力を
有しそのドレインを配線５６に接続しドレインを端子５
５を介して電源電位ＶＣＣに接続してＰチャネルＭＯＳ
トランジスタと並列接続するＰチャネルＭＯＳトランジ
スタ４４を有する構成である。
設定回路４０は、接地線をボンディングするかしないか
のオプションパッド４１とこのオプションパッド４１に
その入力を接続するインバータ５３と、インバータ５３
の出力ＶＯＵＴの供給を受ける出力端子５２と、ゲート
を接地電位ＧＮＤに接続しソースを端子５５を介して電
源電位ＶＣＣに接続しドレインを上記オプションパッド
４１からの配線５６に接続するＰチャネルＭＯＳトラン
ジスタ５４と、電源投入時に電源の電位が０ボルトから
Ｖφボルトに立上る間ハイレベルＶＯＨを出力し電源の
電位Ｖφボルトから５ボルトに立上る間はローレベルＶ
ＯＬを出力するパワーオン回路４１と、ＰチャネルＭＯ
Ｓトランジスタ５４の駆動能力よりも大きな駆動能力を
有しそのドレインを配線５６に接続しドレインを端子５
５を介して電源電位ＶＣＣに接続してＰチャネルＭＯＳ
トランジスタと並列接続するＰチャネルＭＯＳトランジ
スタ４４を有する構成である。
【００３４】さらに、この初期状態設定回路４０は、反
転ＲＡＳ信号に同期し逆相を有する制御信号φ４の供給
を受ける入力端子４３と、この入力端子４３に接続する
端子６４およびパワーオン回路４１の出力信号ＰＯＮ４
を受ける端子６５とこの端子６５をその入力端子の一端
とし入力の他端を２入力ＮＯＲ回路６１の出力をフィー
ドバックする２入力ＮＯＲ回路６２と制御信号φ４を受
ける端子６４とこの端子６４をその入力端子の一端とし
入力の他端を２入力ＮＯＲ回路６２の出力をフィードバ
ック入力する２入力ＮＯＲ回路６１とでフリップフロッ
プ回路を構成し２入力ＮＯＲ回路６２の出力の供給を受
ける端子６６とから成りこの端子６６をＰチャネルトラ
ンジスタ４４のゲートに接続する制御回路４２とを有す
る構成である。またＰチャネルＭＯＳトランジスタ４４
の電流駆動能力をＰチャネルＭＯＳトランジスタ５４の
電流駆動能力より大きく設定し、例えば、トランジスタ
４４の電流駆動能力を１０〜５０μＡとしトランジスタ
５４の電流駆動能力を１〜５ｎＡ程度と設定する。
転ＲＡＳ信号に同期し逆相を有する制御信号φ４の供給
を受ける入力端子４３と、この入力端子４３に接続する
端子６４およびパワーオン回路４１の出力信号ＰＯＮ４
を受ける端子６５とこの端子６５をその入力端子の一端
とし入力の他端を２入力ＮＯＲ回路６１の出力をフィー
ドバックする２入力ＮＯＲ回路６２と制御信号φ４を受
ける端子６４とこの端子６４をその入力端子の一端とし
入力の他端を２入力ＮＯＲ回路６２の出力をフィードバ
ック入力する２入力ＮＯＲ回路６１とでフリップフロッ
プ回路を構成し２入力ＮＯＲ回路６２の出力の供給を受
ける端子６６とから成りこの端子６６をＰチャネルトラ
ンジスタ４４のゲートに接続する制御回路４２とを有す
る構成である。またＰチャネルＭＯＳトランジスタ４４
の電流駆動能力をＰチャネルＭＯＳトランジスタ５４の
電流駆動能力より大きく設定し、例えば、トランジスタ
４４の電流駆動能力を１０〜５０μＡとしトランジスタ
５４の電流駆動能力を１〜５ｎＡ程度と設定する。
【００３５】次に、本発明の第２の実施例の初期状態設
定回路４０の動作を図５および図６を併せて参照して説
明する。
定回路４０の動作を図５および図６を併せて参照して説
明する。
【００３６】この実施例の初期状態設定回路４０のパワ
ーオン回路４１は第１の実施例のパワーオン回路１と同
じ動作をするのでその動作の詳細な説明は省略する。次
に、制御回路４２の構成は第１の実施例の制御回路２か
らインバータ２３を省いた構成であるので、制御回路４
２は制御回路２の反転信号を出力する。この制御回路４
２のタイミング関係は第１の実施例の制御回路２と同様
に説明できるので詳細な説明は省略する。
ーオン回路４１は第１の実施例のパワーオン回路１と同
じ動作をするのでその動作の詳細な説明は省略する。次
に、制御回路４２の構成は第１の実施例の制御回路２か
らインバータ２３を省いた構成であるので、制御回路４
２は制御回路２の反転信号を出力する。この制御回路４
２のタイミング関係は第１の実施例の制御回路２と同様
に説明できるので詳細な説明は省略する。
【００３７】したがって、オプションパッド４１に接地
線がボンディングされない場合のこの初期状態設定回路
４０の動作の概要は、時刻ｔ２までの間に駆動能力の大
きなＰチャネルＭＯＳトランジスタ４４によりオプショ
ンパッド４１および配線５６の電位を５ボルトまで充分
に持ち上げることができる。（図４の接点Ｃ４の電位）
さらに、時刻ｔ２になると、トランジスタ４４はオフし
トランジスタ５４によりオプションパッド４１および配
線の電位は電源電位ＶＣＣに保つことができる。さら
に、オプションパッド４１に接地線がボンディングされ
る場合、この実施例の初期状態設定回路４０は電流駆動
能力の小さいトランジスタ５４はオンしているがその待
機電流は実用上無視できる程度に設定できオプションパ
ッド４１および配線５６電位を接地電位に設定できる。
線がボンディングされない場合のこの初期状態設定回路
４０の動作の概要は、時刻ｔ２までの間に駆動能力の大
きなＰチャネルＭＯＳトランジスタ４４によりオプショ
ンパッド４１および配線５６の電位を５ボルトまで充分
に持ち上げることができる。（図４の接点Ｃ４の電位）
さらに、時刻ｔ２になると、トランジスタ４４はオフし
トランジスタ５４によりオプションパッド４１および配
線の電位は電源電位ＶＣＣに保つことができる。さら
に、オプションパッド４１に接地線がボンディングされ
る場合、この実施例の初期状態設定回路４０は電流駆動
能力の小さいトランジスタ５４はオンしているがその待
機電流は実用上無視できる程度に設定できオプションパ
ッド４１および配線５６電位を接地電位に設定できる。
【００３８】この結果、本発明の第１の実施例の初期状
態設定回路１０をプルアップ型の設定回路とし、本発明
の第２の実施例の初期状態設定回路４０をプルダウン型
の設定回路として汎用の半導体装置の初期状態設定回路
として応用できる。
態設定回路１０をプルアップ型の設定回路とし、本発明
の第２の実施例の初期状態設定回路４０をプルダウン型
の設定回路として汎用の半導体装置の初期状態設定回路
として応用できる。
【００３９】
【発明の効果】以上説明したように、本発明はより小さ
な電流駆動能力に設定したトランジスタに反転ＲＡＳ信
号により制御できる大きな電流駆動能力を有するトラン
ジスタを並列接続する構成としたので誤設定の防止でき
る待機時電流の少ない初期設定回路が実現できる。
な電流駆動能力に設定したトランジスタに反転ＲＡＳ信
号により制御できる大きな電流駆動能力を有するトラン
ジスタを並列接続する構成としたので誤設定の防止でき
る待機時電流の少ない初期設定回路が実現できる。
【図１】本発明の第１の実施例の初期状態設定回路の回
路図である。
路図である。
【図２】図１に示す実施例のタイミング図である。
【図３】図１に示す実施例の他のタイミング図である。
【図４】本発明の第２の実施例の初期状態設定回路の回
路図である。
路図である。
【図５】図４に示す実施例のタイミング図である。
【図６】図４に示す実施例の他のタイミング図である。
【図７】従来技術の初期状態設定回路の回路図である。
１，４１ パワーオン回路 ２，４２ 制御回路 ３，４３ 入力端子 ４，１４ ＮチャネルＭＯＳトランジスタ １０，４０，７０ 初期状態設定回路 １１，５１，７１ オプションパッド １２，５２，７２ 出力端子 １３，２３，５３，７３ インバータ １５，２４，２５，２６，５５，６４，６５，６６，７
５ 端子 １６，５６，７６ 配線 Ａ，Ｂ，Ｃ，Ｄ，Ａ４，Ｃ４，Ｄ４ 接点 ＧＮＤ 接地電位 ｉ，ｉ４ 電流 ＰＯＮ，ＰＯＮ４ パワーオン回路の出力 ＶＣＣ 電源電位 ＶＯＵＴ 出力信号 φ，φ４ 制御信号 反転ＲＡＳ ＲＡＳ信号の反転信号
５ 端子 １６，５６，７６ 配線 Ａ，Ｂ，Ｃ，Ｄ，Ａ４，Ｃ４，Ｄ４ 接点 ＧＮＤ 接地電位 ｉ，ｉ４ 電流 ＰＯＮ，ＰＯＮ４ パワーオン回路の出力 ＶＣＣ 電源電位 ＶＯＵＴ 出力信号 φ，φ４ 制御信号 反転ＲＡＳ ＲＡＳ信号の反転信号
Claims (7)
- 【請求項１】 電源線または接地線をボンディングする
かしないかで半導体装置の機能を選択するためのポンデ
ィングパッドと、前記ボンディングパッドにソース／ド
レイン電流路の一端を接続し前記電流路の他端を所定の
電位に接続し前記ボンディングパッドに前記電源線また
は接地線がボンディングされる時とボンディングされな
い時とで前記ボンディングパッドが所望の電位になるよ
う所定の電位を出力する第１の電界効果トランジスタを
有する初期状態設定回路において、電源投入時に前記電
源が一定値の電圧以上になるまで所望のレベルを出力す
るパワーオン回路と、前記第１の電界効果トランジスタ
の電流駆動能力よりも大きな電流駆動能力を有する第２
の電界効果トランジスタと、第１の入力端子に前記パワ
ーオン回路の出力信号を入力して前記第２の電界効果ト
ランジスタをオンさせ前記パワーオン回路の出力信号の
入力後第２の入力端子に制御信号を入力して前記第２の
電界効果トランジスタをオフする制御回路とを備えるこ
とを特徴とする初期状態設定回路。 - 【請求項２】 前記第２の電界効果トランジスタは前記
第１の電界効果トランジスタに並列に接続されることを
特徴とする請求項１記載の初期状態設定回路。 - 【請求項３】 前記制御信号は反転ＲＡＳ信号であるこ
とを特徴とする請求項１または２記載の初期状態設定回
路。 - 【請求項４】 前記制御回路は、それぞれの出力をたす
きがけ接続する２入力ＮＯＲ回路で構成するラッチ回路
であることを特徴とする請求項１，２または３記載の初
期状態設定回路。 - 【請求項５】 前記第１および第２の電界効果トランジ
スタはそれぞれＮチャネルＭＯＳトランジスタであるこ
とを特徴とする請求項１，２，３または４記載の初期状
態設定回路。 - 【請求項６】 前記第１および第２の電界効果トランジ
スタはそれぞれＰチャネルＭＯＳトランジスタであるこ
とを特徴とする請求項１，２，３または４記載の初期状
態設定回路。 - 【請求項７】 前記半導体装置はダイナミック・ランダ
ム・アクセス・メモリであることを特徴とする請求項
１，２，３，４，５または６記載の初期状態設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5049399A JP2994168B2 (ja) | 1993-03-10 | 1993-03-10 | 初期状態設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5049399A JP2994168B2 (ja) | 1993-03-10 | 1993-03-10 | 初期状態設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267269A true JPH06267269A (ja) | 1994-09-22 |
| JP2994168B2 JP2994168B2 (ja) | 1999-12-27 |
Family
ID=12829970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5049399A Expired - Lifetime JP2994168B2 (ja) | 1993-03-10 | 1993-03-10 | 初期状態設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994168B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136714A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | 半導体集積回路 |
| JPH01280923A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH03203088A (ja) * | 1989-12-28 | 1991-09-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH0512861A (ja) * | 1991-07-04 | 1993-01-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1993
- 1993-03-10 JP JP5049399A patent/JP2994168B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136714A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | 半導体集積回路 |
| JPH01280923A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH03203088A (ja) * | 1989-12-28 | 1991-09-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH0512861A (ja) * | 1991-07-04 | 1993-01-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2994168B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349247A (en) | Enhancement circuit and method for ensuring diactuation of a switching device | |
| US6362656B2 (en) | Integrated circuit memory devices having programmable output driver circuits therein | |
| US6058063A (en) | Integrated circuit memory devices having reduced power consumption requirements during standby mode operation | |
| JP3480830B2 (ja) | ドライバ回路 | |
| US4176289A (en) | Driving circuit for integrated circuit semiconductor memory | |
| JP2723278B2 (ja) | ハイキャパシタンス線プログラミング用デコーダ・ドライバ回路 | |
| KR100363142B1 (ko) | 3상태논리게이트회로를갖는반도체집적회로 | |
| US6639424B2 (en) | Combined dynamic logic gate and level shifter and method employing same | |
| KR960013861B1 (ko) | 고속 데이타 전송을 위한 부트스트랩 회로 | |
| KR100474755B1 (ko) | 출력 회로 | |
| EP0639000B1 (en) | Flip-flop type amplifier circuit | |
| US4561702A (en) | CMOS Address buffer circuit | |
| JP3169987B2 (ja) | 入力緩衝回路を含む集積回路 | |
| US5682105A (en) | Bonding option circuit having no pass-through current | |
| EP0085436B1 (en) | Buffer circuits | |
| US5355028A (en) | Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators | |
| US7359277B2 (en) | High speed power-gating technique for integrated circuit devices incorporating a sleep mode of operation | |
| US4788457A (en) | CMOS row decoder circuit for use in row and column addressing | |
| US4093875A (en) | Field effect transistor (FET) circuit utilizing substrate potential for turning off depletion mode devices | |
| JP3182120B2 (ja) | サブロウデコーダ回路 | |
| US5469402A (en) | Buffer circuit of a semiconductor memory device | |
| JP2550684B2 (ja) | 半導体装置 | |
| JP4243027B2 (ja) | 改良されたワードラインブースト回路 | |
| JP2994168B2 (ja) | 初期状態設定回路 | |
| JPH0516119B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950822 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |