JPH0626349B2 - Ｆｓｋ信号復調器 - Google Patents
Ｆｓｋ信号復調器Info
- Publication number
- JPH0626349B2 JPH0626349B2 JP22372389A JP22372389A JPH0626349B2 JP H0626349 B2 JPH0626349 B2 JP H0626349B2 JP 22372389 A JP22372389 A JP 22372389A JP 22372389 A JP22372389 A JP 22372389A JP H0626349 B2 JPH0626349 B2 JP H0626349B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- fsk signal
- count value
- fsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マークとスペースと呼ばれる２種類の情報に
夫々所定の周波数を割当てることにより情報を符号化す
るＦＳＫ（周波数偏移電鍵）方式で変調した信号を、元
のマークとスペースで表される信号に復調するための復
調器に関する。
夫々所定の周波数を割当てることにより情報を符号化す
るＦＳＫ（周波数偏移電鍵）方式で変調した信号を、元
のマークとスペースで表される信号に復調するための復
調器に関する。
［従来の技術］ ＦＳＫ変調は、例えば第４図に示すように、論理値
“１”のデジタルデータ（マーク）を周波数１、論理
値“０”のデジタルデータ（スペース）を周波数２
（但し、１≠２）のＦＭ波で表す周波数変調方式の
一種である。
“１”のデジタルデータ（マーク）を周波数１、論理
値“０”のデジタルデータ（スペース）を周波数２
（但し、１≠２）のＦＭ波で表す周波数変調方式の
一種である。
従来、このＦＳＫ変調により変調された信号（以下、Ｆ
ＳＫ信号という）を復調して元のマークとスペースで表
される信号に復調するためには、無線受信機などにあっ
ては、高周波数のＦＳＫ信号をヘテロダインによって周
波数の相違する２種類の低周波数のＦＳＫ信号に変換
し、これらの信号についてマークとスペースの弁別復調
を行なうのが一般的であった。
ＳＫ信号という）を復調して元のマークとスペースで表
される信号に復調するためには、無線受信機などにあっ
ては、高周波数のＦＳＫ信号をヘテロダインによって周
波数の相違する２種類の低周波数のＦＳＫ信号に変換
し、これらの信号についてマークとスペースの弁別復調
を行なうのが一般的であった。
例えば、第５図に示す従来例の復調器にあっては、高周
波のＦＭ波からなるＦＳＫ信号ＳINを、夫々の共振周波
数が相違する一対の同調回路１，２に供給し、各同調回
路１，２に継続接続した整流回路３，４に発生した信号
S1,S2を電圧加算回路５で加算し、電圧加算回路５の出
力信号Ｓ３を比較器６が予め設定されている基準電圧と
比較して、該基準電圧との大小関係からマークとスペー
スを弁別する。
波のＦＭ波からなるＦＳＫ信号ＳINを、夫々の共振周波
数が相違する一対の同調回路１，２に供給し、各同調回
路１，２に継続接続した整流回路３，４に発生した信号
S1,S2を電圧加算回路５で加算し、電圧加算回路５の出
力信号Ｓ３を比較器６が予め設定されている基準電圧と
比較して、該基準電圧との大小関係からマークとスペー
スを弁別する。
また、第６図に示すように、ＦＳＫ信号ＳINと電圧制御
発振回路からの信号の位相を比較する位相比較回路７、
低域フィルタ８、及び低域フィルタの出力電圧に比例し
て発振周波数が変化する電圧制御発振回路９を備え、入
力のＦＳＫ信号の周波数と、電圧制御発振回路の発振周
波数とを、常に同一に保つように帰還を施したフェイズ
ロックトループを構成することにより、復調信号Ｓ０を
発生する復調器が知られている。
発振回路からの信号の位相を比較する位相比較回路７、
低域フィルタ８、及び低域フィルタの出力電圧に比例し
て発振周波数が変化する電圧制御発振回路９を備え、入
力のＦＳＫ信号の周波数と、電圧制御発振回路の発振周
波数とを、常に同一に保つように帰還を施したフェイズ
ロックトループを構成することにより、復調信号Ｓ０を
発生する復調器が知られている。
［発明が解決しようとする課題］ しかしながら、このような従来のＦＳＫ信号復調器にあ
っては、アナログ回路技術を用いているため、共振回路
のためのインダクタンスや、アナログフィルタのための
演算増幅器を多数必要とするなど、回路の構成が複雑化
し、部品点数が増大すると共に、アナログ回路特有の製
作上の困難性を伴うなどの欠点があり、また第６図のフ
ェイズロックトループ方式は、雑音を含むＦＳＫ信号の
復調性能が極めて低いという欠点があった。
っては、アナログ回路技術を用いているため、共振回路
のためのインダクタンスや、アナログフィルタのための
演算増幅器を多数必要とするなど、回路の構成が複雑化
し、部品点数が増大すると共に、アナログ回路特有の製
作上の困難性を伴うなどの欠点があり、また第６図のフ
ェイズロックトループ方式は、雑音を含むＦＳＫ信号の
復調性能が極めて低いという欠点があった。
本発明は、このような課題に鑑みて成されたものであ
り、デジタル回路技術を適応して、製作が容易で極めて
小形なＦＳＫ信号復調器を提供することを目的とする。
り、デジタル回路技術を適応して、製作が容易で極めて
小形なＦＳＫ信号復調器を提供することを目的とする。
［課題を解決するための手段］ このような目的を達成するために本発明は、マークとス
ペースの時系列信号を周波数の相違する２種類の信号に
変調して成るＦＳＫ信号を元の時系列信号に復調するＦ
ＳＫ信号復調器において、 ＦＳＫ信号の周期を計数し、該計数値が予め設定された
或る基準計数値を中心とした所定の範囲内の値であれば
“１”を出力し、他の基準計数値を中心とした所定の範
囲内の値であれば“０”を出力すると共に、上記２組の
設定範囲外の計数値であれば前周期において出力された
“１”又は“０”を再度出力する周期検出手段と、予め
設定された一定期間における上記時系列信号中の“１”
と“０”の数に応じてマーク又はスペースに対応する信
号を、該周期検出手段から信号が出力される毎に同期し
て発生する判別手段を備えた。
ペースの時系列信号を周波数の相違する２種類の信号に
変調して成るＦＳＫ信号を元の時系列信号に復調するＦ
ＳＫ信号復調器において、 ＦＳＫ信号の周期を計数し、該計数値が予め設定された
或る基準計数値を中心とした所定の範囲内の値であれば
“１”を出力し、他の基準計数値を中心とした所定の範
囲内の値であれば“０”を出力すると共に、上記２組の
設定範囲外の計数値であれば前周期において出力された
“１”又は“０”を再度出力する周期検出手段と、予め
設定された一定期間における上記時系列信号中の“１”
と“０”の数に応じてマーク又はスペースに対応する信
号を、該周期検出手段から信号が出力される毎に同期し
て発生する判別手段を備えた。
更に、本発明の復調原理を第１図に基づいて詳述する。
尚、第４図で示したように、マーク“１”に対して周波
数１、スペース“０”に対して周波数２を割り当て
たＦＭ波から成るＦＳＫ信号を復調するものとする。
尚、第４図で示したように、マーク“１”に対して周波
数１、スペース“０”に対して周波数２を割り当て
たＦＭ波から成るＦＳＫ信号を復調するものとする。
まず、周波数１から成る波と周波数２から成る波の
夫々の周期を計数し得る手段を備えた周期検出手段でＦ
ＳＫ信号の周期を計数する。もし仮にその計数値ｔが、
第１図に示すように周波数１の逆数値ｔ１（即ち、ｔ
１＝１／１）を中心とした所定の範囲ｔ１−ｔｄ≦ｔ
１≦ｔ１＋ｔｄであればマークに対応する“１”の信号
を出力し、一方、その計数値ｔが、周波数２の逆数値
ｔ２（即ち、ｔ２＝１／２）を中心とした所定の範囲
ｔ２−ｔｄ≦ｔ≦ｔ２＋ｔｄであればスペースに対応す
る“０”の信号を出力する。更に、計数値ｔが上記のい
ずれの範囲にも属さない場合には、前周期において出力
したのと同じ信号を再度出力する。
夫々の周期を計数し得る手段を備えた周期検出手段でＦ
ＳＫ信号の周期を計数する。もし仮にその計数値ｔが、
第１図に示すように周波数１の逆数値ｔ１（即ち、ｔ
１＝１／１）を中心とした所定の範囲ｔ１−ｔｄ≦ｔ
１≦ｔ１＋ｔｄであればマークに対応する“１”の信号
を出力し、一方、その計数値ｔが、周波数２の逆数値
ｔ２（即ち、ｔ２＝１／２）を中心とした所定の範囲
ｔ２−ｔｄ≦ｔ≦ｔ２＋ｔｄであればスペースに対応す
る“０”の信号を出力する。更に、計数値ｔが上記のい
ずれの範囲にも属さない場合には、前周期において出力
したのと同じ信号を再度出力する。
このように出力された“１”と“０”の時系列信号は復
調信号の形態を有するが、本発明では、更に、伝送経路
中などにおいてＦＳＫ信号中に混入した雑音成分を補償
することにより復調精度の向上を図っている。
調信号の形態を有するが、本発明では、更に、伝送経路
中などにおいてＦＳＫ信号中に混入した雑音成分を補償
することにより復調精度の向上を図っている。
即ち、第２図に一例として示すように、上記周期検出手
段から計数値に対応する“１”又は“０”の信号が出力
されるのに同期して、上記判別手段が、該直近の出力信
号を含む過去の一定期間Ｔにおける出力信号に関して、
“１”と“０”の夫々の個数を計数し、“１”の個数が
多い場合にマークに相当する“１”を発生し、“０”が
多い場合にはスペースに相当する“０”を発生し、この
最終的に発生した“１”又は“０”の信号を復調信号と
する。
段から計数値に対応する“１”又は“０”の信号が出力
されるのに同期して、上記判別手段が、該直近の出力信
号を含む過去の一定期間Ｔにおける出力信号に関して、
“１”と“０”の夫々の個数を計数し、“１”の個数が
多い場合にマークに相当する“１”を発生し、“０”が
多い場合にはスペースに相当する“０”を発生し、この
最終的に発生した“１”又は“０”の信号を復調信号と
する。
一例として、第２図は周期検出手段が計数値に対応する
信号を出力する時点τ１、τ２、τ３・・・で、夫々の
過去８個の信号に関して“１”と“０”の個数を検出
し、その検出結果から最終的な復調信号を決定する具体
例を示している。
信号を出力する時点τ１、τ２、τ３・・・で、夫々の
過去８個の信号に関して“１”と“０”の個数を検出
し、その検出結果から最終的な復調信号を決定する具体
例を示している。
又、周期検出手段の出力信号を表示する表示手段を設け
ると、ＦＳＫ信号を容易に正しく同調するのに好適であ
る。
ると、ＦＳＫ信号を容易に正しく同調するのに好適であ
る。
又、周期検出手段の計数結果を統計的に分類記憶し、そ
の統計結果に基づいて上記基準計数値ｔ１とｔ２をＦＳ
Ｋ信号に追従させる構成とすれば、自動同調機能をもた
せるのに好適である。
の統計結果に基づいて上記基準計数値ｔ１とｔ２をＦＳ
Ｋ信号に追従させる構成とすれば、自動同調機能をもた
せるのに好適である。
［作用］ このような構成を有する本発明にあっては、デジタル回
路技術のみによって実現することができるので、従来の
ＦＳＫ復調器のような容量素子やリアクタンス素子及び
抵抗などの部品点数を大幅に低減することができ、経済
性に優れ且つ小形化が可能となる。更に、回路的にみて
半導体製造技術による集積回路化に適してるので、通信
用ＩＣやマイクロプロセッサなどの中に一体に形成した
り、カスタムＩＣで実現するなどの小形化が可能とな
る。
路技術のみによって実現することができるので、従来の
ＦＳＫ復調器のような容量素子やリアクタンス素子及び
抵抗などの部品点数を大幅に低減することができ、経済
性に優れ且つ小形化が可能となる。更に、回路的にみて
半導体製造技術による集積回路化に適してるので、通信
用ＩＣやマイクロプロセッサなどの中に一体に形成した
り、カスタムＩＣで実現するなどの小形化が可能とな
る。
［実施例］ 以下、本発明の一実施例を図面と共に説明する。
まず、第３図に基づいて構成を説明すると、１０は入力
されるＦＳＫ信号ＳINを所定振幅にクリップして波形整
形を行なう波形整形回路、１１は波形整形回路１０の出
力信号の周期を計数する計数回路であり、適宜のビット
数のデジタルカウンタなどが適応される。この回路は更
に、計数終了のタイミングを示すクロック信号をフリッ
プフロップ回路１４及びシフトレジスタ１５に供給して
いる。
されるＦＳＫ信号ＳINを所定振幅にクリップして波形整
形を行なう波形整形回路、１１は波形整形回路１０の出
力信号の周期を計数する計数回路であり、適宜のビット
数のデジタルカウンタなどが適応される。この回路は更
に、計数終了のタイミングを示すクロック信号をフリッ
プフロップ回路１４及びシフトレジスタ１５に供給して
いる。
１２，１３はデジタルコンパレータなどから成る判定論
理回路であり、判定論理回路１２は計数回路１１から出
力された計数値ｔが第１図で説明したｔ１−ｔｄとｔ１
＋ｔｄの範囲に属するとき、論理値“１”の信号を出力
し、それ以外の時は論理値“０”を出力する。一方、判
定論理回路１３は計数回路１１から出力された計数値ｔ
が第１図で説明したｔ２−ｔｄとｔ２＋ｔｄの範囲に属
するとき、論理値“１”の信号を出力し、それ以外の時
は論理値“０”を出力する。
理回路であり、判定論理回路１２は計数回路１１から出
力された計数値ｔが第１図で説明したｔ１−ｔｄとｔ１
＋ｔｄの範囲に属するとき、論理値“１”の信号を出力
し、それ以外の時は論理値“０”を出力する。一方、判
定論理回路１３は計数回路１１から出力された計数値ｔ
が第１図で説明したｔ２−ｔｄとｔ２＋ｔｄの範囲に属
するとき、論理値“１”の信号を出力し、それ以外の時
は論理値“０”を出力する。
１４は計数回路１１における計数の終了毎に同期して作
動するフリップフロップ回路（この実施例では、ＲＳフ
リップフロップ）であり、判定論理回路１２の出力信号
がセット端子に、判定論理回路１３の出力信号がリセッ
ト端子に供給され、計数の結果、判定論理回路１２，１
３のいずれも判定を行なった時、前回の判定結果を記憶
するものである。
動するフリップフロップ回路（この実施例では、ＲＳフ
リップフロップ）であり、判定論理回路１２の出力信号
がセット端子に、判定論理回路１３の出力信号がリセッ
ト端子に供給され、計数の結果、判定論理回路１２，１
３のいずれも判定を行なった時、前回の判定結果を記憶
するものである。
１５は計数に同期してフリップフロップ回路１４からの
出力信号を入力すると同時に過去の入力信号を１ビット
シフトすることによって保持する。
出力信号を入力すると同時に過去の入力信号を１ビット
シフトすることによって保持する。
１６は判別回路であり、シフトレジスタ１５が新たな信
号を入力するのに同期して、シフトレジスタ１５に保持
された全ビットデータの論理値“１”と“０”の数を計
数し、“１”の個数が多ければマークを表す論理値
“１”を復調信号Ｓ０として出力し、“０”の個数が多
ければスペースを表す論理値“０”を復調信号Ｓ０とし
て出力する。尚、シフトレジスタ１５は、所定周期でフ
リップフロップ回路１４から信号が供給されるのに同期
して１ビットずつシフトして最も古いビットデータを捨
てるので、入力された信号を含めて常に８又は１６周期
分の過去の情報を保持することとなり、判別回路１６は
このように１ビットずつ変更するビットデータの判別を
行なう。
号を入力するのに同期して、シフトレジスタ１５に保持
された全ビットデータの論理値“１”と“０”の数を計
数し、“１”の個数が多ければマークを表す論理値
“１”を復調信号Ｓ０として出力し、“０”の個数が多
ければスペースを表す論理値“０”を復調信号Ｓ０とし
て出力する。尚、シフトレジスタ１５は、所定周期でフ
リップフロップ回路１４から信号が供給されるのに同期
して１ビットずつシフトして最も古いビットデータを捨
てるので、入力された信号を含めて常に８又は１６周期
分の過去の情報を保持することとなり、判別回路１６は
このように１ビットずつ変更するビットデータの判別を
行なう。
１７は表示回路であり、内部の発光素子が判定論理回路
１２，１３の出力レベルに応じて発光する。
１２，１３の出力レベルに応じて発光する。
次に、かかる構成の復調器の作動を説明する。
ＦＳＫ信号ＳINは波形整形回路１０により波形整形され
た後、計数回路１１により周期が計数され、計数値ｔが
判定論理回路１２，１３に供給される。
た後、計数回路１１により周期が計数され、計数値ｔが
判定論理回路１２，１３に供給される。
そして、計数値ｔが ｔ１−ｔｄ≦ｔ≦ｔ１＋ｔｄ の範囲に属するときには、判別論理回路１２が論理値
“１”の信号を出力すると共に、判別論理回路１３が論
理値“０”の信号を出力する。計数値ｔが ｔ２−ｔｄ≦ｔ≦ｔ２＋ｔｄ の範囲に属するときには、判定論理回路１２が論理値
“０”の信号を出力すると共に、判定論理回路１３が論
理値“１”の信号を出力する。又、計数値がいずれの設
定範囲にも属さない場合には、判定論理回路１２，１３
の双方とも論理値“０”の信号を出力する。
“１”の信号を出力すると共に、判別論理回路１３が論
理値“０”の信号を出力する。計数値ｔが ｔ２−ｔｄ≦ｔ≦ｔ２＋ｔｄ の範囲に属するときには、判定論理回路１２が論理値
“０”の信号を出力すると共に、判定論理回路１３が論
理値“１”の信号を出力する。又、計数値がいずれの設
定範囲にも属さない場合には、判定論理回路１２，１３
の双方とも論理値“０”の信号を出力する。
このように発生した出力信号はフリップフロップ回路１
４のセットとリセット端子に印加されることにより、フ
リップフロップ回路１４は判定論理回路１２，１３の双
方とも論理値“０”の信号を出力した場合には、前周期
の時点で発生した出力信号を再び出力することとなる。
４のセットとリセット端子に印加されることにより、フ
リップフロップ回路１４は判定論理回路１２，１３の双
方とも論理値“０”の信号を出力した場合には、前周期
の時点で発生した出力信号を再び出力することとなる。
そして、フリップフロップ回路１４より出力された信号
は８ビット又は１６ビット長のシフトレジスタ１５に入
力され、判別回路１６がシフトレジスタ１５の全出力ビ
ット情報の“１”と“０”の数を検出し、“１”の個数
が多ければマークに相当する論理値“１”を復調信号Ｓ
０とし、“０”の個数が多ければスペースに相当する論
理値“０”を復調信号Ｓ０として出力する。
は８ビット又は１６ビット長のシフトレジスタ１５に入
力され、判別回路１６がシフトレジスタ１５の全出力ビ
ット情報の“１”と“０”の数を検出し、“１”の個数
が多ければマークに相当する論理値“１”を復調信号Ｓ
０とし、“０”の個数が多ければスペースに相当する論
理値“０”を復調信号Ｓ０として出力する。
尚、この実施例における判別回路１６は多数決によって
復調信号Ｓ０の判定を行なうが、他の判定基準を適用し
てもよい。
復調信号Ｓ０の判定を行なうが、他の判定基準を適用し
てもよい。
このように、この実施例によれば、フリップフロップ回
路１４で一旦復調された信号を更にシフトレジスタ１５
及び判定回路１６において過去のデータを含めた統計的
な処理によって最終的な復調信号を発生するので、ＦＳ
Ｋ信号ＳIN中に含まれる雑音成分を除去した高精度の復
調を行なうことができる。又、表示回路１７の点滅表示
を見ることによって同調状態を検出することができる。
路１４で一旦復調された信号を更にシフトレジスタ１５
及び判定回路１６において過去のデータを含めた統計的
な処理によって最終的な復調信号を発生するので、ＦＳ
Ｋ信号ＳIN中に含まれる雑音成分を除去した高精度の復
調を行なうことができる。又、表示回路１７の点滅表示
を見ることによって同調状態を検出することができる。
又、この実施例の各機能ブロック毎に回路を構成しても
よいし、マイクロプロセッサ等の演算デバイスを使用し
て各機能をコンピュータプログラムの処理に置き換える
構成にしてもよい。
よいし、マイクロプロセッサ等の演算デバイスを使用し
て各機能をコンピュータプログラムの処理に置き換える
構成にしてもよい。
更に、図示していないが、判定論理回路１２，１３の出
力を統計器に分類処理し、該処理結果を判定論理回路１
２，１３に帰還して上記判定基準の計数値ｔ１，ｔ２を
自動調整することにより、自動調整機能を持たせた復調
器を実現してもよい。
力を統計器に分類処理し、該処理結果を判定論理回路１
２，１３に帰還して上記判定基準の計数値ｔ１，ｔ２を
自動調整することにより、自動調整機能を持たせた復調
器を実現してもよい。
［発明の効果］ 以上に説明したように本発明によれば、従来アナログ回
路技術を応用していたＦＳＫ復調器を、デジタル技術の
応用によって構成することとしたので、調整が容易とな
り、又、従来のアナログ技術特有の多数のコンデンサや
抵抗やリアクタンス素子の数を低減して小形化が可能と
なると共に、経済性に優れている。
路技術を応用していたＦＳＫ復調器を、デジタル技術の
応用によって構成することとしたので、調整が容易とな
り、又、従来のアナログ技術特有の多数のコンデンサや
抵抗やリアクタンス素子の数を低減して小形化が可能と
なると共に、経済性に優れている。
又、デジタル技術を適用しているので、マイクロコンピ
ュータ等を内蔵した集積回路装置内に一体に内蔵して高
機能且つ小形の装置を実現することができる。
ュータ等を内蔵した集積回路装置内に一体に内蔵して高
機能且つ小形の装置を実現することができる。
又、実施例の性能試験から、本発明の復調方式は、従来
のアナログ方式と同等の復調性能を実現することができ
ることが確かめられた。
のアナログ方式と同等の復調性能を実現することができ
ることが確かめられた。
更に、より精度のよい復調動作を保証するためには、入
力ＦＳＫ信号の周波数に同調させる必要があるが、従来
の復調器では高価な陰極線オシロスコープ（ＣＲＴ）あ
るいは多数の発光ダイオードとＡＤ変換器からなる複雑
な電圧波高値検出装置を使用してこの同調を行なってい
たが、本発明の表示回路の出力に従って同期調整を行な
うことで、従来のような複雑な装置を使用しなくても容
易に同期調整を行なうことができる。
力ＦＳＫ信号の周波数に同調させる必要があるが、従来
の復調器では高価な陰極線オシロスコープ（ＣＲＴ）あ
るいは多数の発光ダイオードとＡＤ変換器からなる複雑
な電圧波高値検出装置を使用してこの同調を行なってい
たが、本発明の表示回路の出力に従って同期調整を行な
うことで、従来のような複雑な装置を使用しなくても容
易に同期調整を行なうことができる。
以上、総合して本発明は従来の性能を維持しつつ、小形
で機能性及び経済性に優れたＦＳＫ信号復調器を提供す
ることができる。
で機能性及び経済性に優れたＦＳＫ信号復調器を提供す
ることができる。
第１図及び第２図は本発明の原理を説明するための原理
説明図； 第３図は本発明の一実施例の構成を示すブロック図； 第４図はＦＳＫ方式の変調及び復調信号の関係を示す説
明図； 第５図及び第６図は従来の復調器の構成を示す従来構成
説明図である。 図中の符号： １０；波形整形回路 １１；計数回路 １２；判定論理回路 １３；判定論理回路 １４；フリップフロップ回路 １５；シフトレジスタ １６；判別回路
説明図； 第３図は本発明の一実施例の構成を示すブロック図； 第４図はＦＳＫ方式の変調及び復調信号の関係を示す説
明図； 第５図及び第６図は従来の復調器の構成を示す従来構成
説明図である。 図中の符号： １０；波形整形回路 １１；計数回路 １２；判定論理回路 １３；判定論理回路 １４；フリップフロップ回路 １５；シフトレジスタ １６；判別回路
Claims (4)
- 【請求項１】マークとスペースの時系列信号を周波数の
相違する２種類の信号に変調して成るＦＳＫ信号を元の
時系列信号に復調するＦＳＫ信号復調器において、 前記ＦＳＫ信号の周期を計数し、該計数値が予め設定さ
れた或る基準計数値を中心とした所定の範囲内の値であ
れば“１”を出力し、他の基準計数値を中心とした所定
の範囲内の値であれば“０”を出力すると共に、上記２
組の設定範囲外の計数値であれば前周期において出力さ
れた“１”又は“０”を再度出力する周期検出手段と、 該周期検出手段から出力された出力信号を含む過去の所
定周期内において出力された信号の“１”と“０”の数
に基づいて復調信号をマーク又はスペースに決定する判
別手段を備えたことを特徴とするＦＳＫ信号復調器。 - 【請求項２】請求項(1)のＦＳＫ信号復調器において、 前記周期検出手段が前記計数値に対応して出力する出力
信号を表示することにより、同調状態を表示する表示手
段を設けたことを特徴とするＦＳＫ信号復調器。 - 【請求項３】請求項(1)のＦＳＫ信号復調器において、 前記周期検出手段が出力する前記計数値を統計的に処理
し、該統計処理結果に従って前記基準計数値をＦＳＫ信
号の周波数に追従させるように帰還制御する帰還手段を
設けることを特徴とするＦＳＫ信号復調器。 - 【請求項４】請求項(1)、(2)、(3)のいずれか一項のＦＳ
Ｋ信号復調器において、 前記各手段の一部又は全ての手段の処理を、電子演算手
段により行なうことを特徴とするＦＳＫ信号復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22372389A JPH0626349B2 (ja) | 1989-08-30 | 1989-08-30 | Ｆｓｋ信号復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22372389A JPH0626349B2 (ja) | 1989-08-30 | 1989-08-30 | Ｆｓｋ信号復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0385947A JPH0385947A (ja) | 1991-04-11 |
| JPH0626349B2 true JPH0626349B2 (ja) | 1994-04-06 |
Family
ID=16802673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22372389A Expired - Lifetime JPH0626349B2 (ja) | 1989-08-30 | 1989-08-30 | Ｆｓｋ信号復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626349B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106532969A (zh) * | 2016-11-03 | 2017-03-22 | 无锡华润矽科微电子有限公司 | 无线充电设备中实现fsk信号高效解调的电路结构 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006018936A1 (ja) * | 2004-08-20 | 2006-02-23 | Murata Manufacturing Co., Ltd. | Ｆｍ検波回路 |
| JP4840078B2 (ja) * | 2006-10-26 | 2011-12-21 | パナソニック電工株式会社 | Ｆｓｋ受信装置 |
-
1989
- 1989-08-30 JP JP22372389A patent/JPH0626349B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106532969A (zh) * | 2016-11-03 | 2017-03-22 | 无锡华润矽科微电子有限公司 | 无线充电设备中实现fsk信号高效解调的电路结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0385947A (ja) | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0333266A2 (en) | A direct conversion receiver | |
| EP0398329B1 (en) | Spread spectrum signal demodulation circuit | |
| US5757868A (en) | Digital phase detector with integrated phase detection | |
| US5818881A (en) | Digital frequency demodulator | |
| EP0316878B1 (en) | Pll circuit for generating output signal synchronized with input signal by switching frequency dividing ratio | |
| JPH0626349B2 (ja) | Ｆｓｋ信号復調器 | |
| US8199860B2 (en) | Detection circuit and detection method of carrier offset | |
| US4714892A (en) | Differential phase shift keying demodulator | |
| US4656431A (en) | Digital frequency discriminator | |
| JP3553286B2 (ja) | Ｆｓｋ復調回路 | |
| JP4724794B2 (ja) | ラジオｆｍ受信機 | |
| US5450032A (en) | FSK data demodulator using mixing of quadrature baseband signals | |
| US6990157B2 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| EP1064720B1 (en) | Demodulator circuits | |
| JPH0626345B2 (ja) | Ｆｓｋ信号復調器 | |
| JP3178277B2 (ja) | 直接変換受信機 | |
| JP2914250B2 (ja) | Ａｓｋ変調信号復調装置 | |
| JPS63200652A (ja) | Ｆｓｋ受信機 | |
| JP3668617B2 (ja) | デジタルオーディオインターフェース信号復調回路 | |
| KR100241787B1 (ko) | 슈퍼헤테로다인 수신기의 자동 주파수 제어 장치 | |
| US7379512B2 (en) | Frequency-modulated signal receiver with digital demodulator | |
| JP2752733B2 (ja) | 周波数変調波受信装置 | |
| JPH10173715A (ja) | Ｆｓｋ復調器 | |
| JPH05110613A (ja) | 角度変調信号復調回路 | |
| JPS6337720A (ja) | 電子同調型のラジオ受信機 |