JPH06261009A - データ列選択発生方式 - Google Patents
データ列選択発生方式Info
- Publication number
- JPH06261009A JPH06261009A JP5242934A JP24293493A JPH06261009A JP H06261009 A JPH06261009 A JP H06261009A JP 5242934 A JP5242934 A JP 5242934A JP 24293493 A JP24293493 A JP 24293493A JP H06261009 A JPH06261009 A JP H06261009A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- generating
- signal
- column
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000001360 synchronised effect Effects 0.000 claims 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
- H04H60/07—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information characterised by processes or methods for the generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/86—Arrangements characterised by the broadcast information itself
- H04H20/95—Arrangements characterised by the broadcast information itself characterised by a specific format, e.g. an encoded audio stream
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【構成】 本発明によるＣブロック発生器３は、考えら
れる２５６個のＣビット列から所望の１つを選択するデ
ィップ・スイッチを具える。該スイッチはＥＰＲＯＭの
アドレス入力の上８ビットに接続され、ＥＰＲＯＭにど
の列を選択したかを示す。ＥＰＲＯＭのアドレス入力の
下８ビットに８ビット２進カウンタが接続され、各ブロ
ックの送信の始めにリセットされる。ＥＰＲＯＭは該カ
ウンタのカウントを用い、選択した列からどのビットを
発生するかを示す。カウントの進行につれ、Ｃビット列
が同期して発生される。 【効果】 オペレータは上記スイッチを開閉するだけで
容易にＣブロックを変更でき、１つのブロック発生器で
よいのでＡＥＳ／ＥＢＵフォーマット装置の設計が簡単
になる。
れる２５６個のＣビット列から所望の１つを選択するデ
ィップ・スイッチを具える。該スイッチはＥＰＲＯＭの
アドレス入力の上８ビットに接続され、ＥＰＲＯＭにど
の列を選択したかを示す。ＥＰＲＯＭのアドレス入力の
下８ビットに８ビット２進カウンタが接続され、各ブロ
ックの送信の始めにリセットされる。ＥＰＲＯＭは該カ
ウンタのカウントを用い、選択した列からどのビットを
発生するかを示す。カウントの進行につれ、Ｃビット列
が同期して発生される。 【効果】 オペレータは上記スイッチを開閉するだけで
容易にＣブロックを変更でき、１つのブロック発生器で
よいのでＡＥＳ／ＥＢＵフォーマット装置の設計が簡単
になる。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にいえば選択し
たデータビットの列を発生する方式に関し、もっと具体
的にいえばＡＥＳ／ＥＢＵフォーマット・データの作成
に用いるＣブロックを発生する装置及び方法に関するも
のである。
たデータビットの列を発生する方式に関し、もっと具体
的にいえばＡＥＳ／ＥＢＵフォーマット・データの作成
に用いるＣブロックを発生する装置及び方法に関するも
のである。
【０００２】
【従来の技術】デジタル音声（オーディオ）データを順
次送信するためのフォーマットに、ＡＥＳ／ＥＢＵフォ
ーマットと呼ばれるものがある。図１は、ＡＥＳ／ＥＢ
Ｕフォーマットを示す図表である。同図に示すように、
ＡＥＳ／ＥＢＵフォーマットは、選択されたサンプリン
グ周波数で送信される個々のフレームより成っている。
各フレームは、連続する２つのサブ（副）フレーム、即
ちサブフレームＡ及びサブフレームＢより成り、各サブ
フレームは３２ビットより成る。サブフレームの３２ビ
ットは、４つの同期（ＳＹＮＣ）ビット、４つの補助
（ＡＵＸ）ビット、音声データの２０ビット、音声サン
プル効力ビットＶ、ユーザのビットＵ、チャンネル状態
ビットＣ及びサブフレーム・パリティ・ビットＰに分け
られる。
次送信するためのフォーマットに、ＡＥＳ／ＥＢＵフォ
ーマットと呼ばれるものがある。図１は、ＡＥＳ／ＥＢ
Ｕフォーマットを示す図表である。同図に示すように、
ＡＥＳ／ＥＢＵフォーマットは、選択されたサンプリン
グ周波数で送信される個々のフレームより成っている。
各フレームは、連続する２つのサブ（副）フレーム、即
ちサブフレームＡ及びサブフレームＢより成り、各サブ
フレームは３２ビットより成る。サブフレームの３２ビ
ットは、４つの同期（ＳＹＮＣ）ビット、４つの補助
（ＡＵＸ）ビット、音声データの２０ビット、音声サン
プル効力ビットＶ、ユーザのビットＵ、チャンネル状態
ビットＣ及びサブフレーム・パリティ・ビットＰに分け
られる。
【０００３】これらデータのフレームは、１９２フレー
ムより成るブロック（ビット列）の形で送信される。Ｃ
ブロックとは、１ブロックの１９２フレーム内のＣビッ
トのすべてから成るもので、全体で２４バイトを含む。
このＣブロックの機能は、フォーマット及び他のシステ
ム・パラメータに関する情報を送信することである。例
えば、Ｃブロック内のバイト０のビット６及び７は、Ａ
ＥＳ／ＥＢＵフォーマット・データの受信器に対し、サ
ンプリング周波数が４８ｋＨｚ，４４．１ｋＨｚ又は３
２ｋＨｚのどれであるかを示す。また、バイト０のビッ
ト２〜４は、強調の形式、即ち手動強調、無強調、ＣＤ
強調又はＣＣＩＴＴ強調のどれであるかを示す。したが
って、特定の装置により送信されるＣブロックは、音声
システムの厳密な構成に応じて変わることになる。
ムより成るブロック（ビット列）の形で送信される。Ｃ
ブロックとは、１ブロックの１９２フレーム内のＣビッ
トのすべてから成るもので、全体で２４バイトを含む。
このＣブロックの機能は、フォーマット及び他のシステ
ム・パラメータに関する情報を送信することである。例
えば、Ｃブロック内のバイト０のビット６及び７は、Ａ
ＥＳ／ＥＢＵフォーマット・データの受信器に対し、サ
ンプリング周波数が４８ｋＨｚ，４４．１ｋＨｚ又は３
２ｋＨｚのどれであるかを示す。また、バイト０のビッ
ト２〜４は、強調の形式、即ち手動強調、無強調、ＣＤ
強調又はＣＣＩＴＴ強調のどれであるかを示す。したが
って、特定の装置により送信されるＣブロックは、音声
システムの厳密な構成に応じて変わることになる。
【０００４】
【発明が解決しようとする課題】本発明の１つの課題
は、種々のタイプのＣブロックを送信できるＣブロック
発生器を得ることである。本発明の他の課題は、送信さ
れるＣブロックを容易に変更できるＣブロック発生器を
得ることである。本発明の更に他の課題は、ＡＥＳ／Ｅ
ＢＵフォーマットのデータを送信する複数の装置に向い
たただ１つのＣブロック発生器を得ることである。
は、種々のタイプのＣブロックを送信できるＣブロック
発生器を得ることである。本発明の他の課題は、送信さ
れるＣブロックを容易に変更できるＣブロック発生器を
得ることである。本発明の更に他の課題は、ＡＥＳ／Ｅ
ＢＵフォーマットのデータを送信する複数の装置に向い
たただ１つのＣブロック発生器を得ることである。
【０００５】
【課題を解決するための手段及び作用】本発明のその他
の課題、利点及び新規な特徴は、後述の説明によって明
らかになるであろう。本発明による所望のビット列を発
生する装置は、上記の課題を達成するため、送信しよう
とする所望のビット列を指示するセレクタと、発生しよ
うとするビット列内のビット位置を次々にカウントする
カウンタと、セレクタによって選択されたものに基いて
所望のビット列を選択し、カウントに同期してビットを
発生するデコーダ（復号器）とを具える。デコーダは、
セレクタからの信号及びカウンタからの信号より成るア
ドレス信号を受ける。セレクタからの信号により指定さ
れたアドレス部分は、デコーダに対し、どのビット列を
選択すべきかを示し、カウンタからの信号により指定さ
れた他のアドレス部分は、デコーダにビット列のどのビ
ットを発生すべきかを知らせる。こうして、カウントが
進むにつれて、ビット列のビットが順次発生される。
の課題、利点及び新規な特徴は、後述の説明によって明
らかになるであろう。本発明による所望のビット列を発
生する装置は、上記の課題を達成するため、送信しよう
とする所望のビット列を指示するセレクタと、発生しよ
うとするビット列内のビット位置を次々にカウントする
カウンタと、セレクタによって選択されたものに基いて
所望のビット列を選択し、カウントに同期してビットを
発生するデコーダ（復号器）とを具える。デコーダは、
セレクタからの信号及びカウンタからの信号より成るア
ドレス信号を受ける。セレクタからの信号により指定さ
れたアドレス部分は、デコーダに対し、どのビット列を
選択すべきかを示し、カウンタからの信号により指定さ
れた他のアドレス部分は、デコーダにビット列のどのビ
ットを発生すべきかを知らせる。こうして、カウントが
進むにつれて、ビット列のビットが順次発生される。
【０００６】
【実施例】以下、図面を参照して本発明を具体的に説明
する。図２は、本発明の実施例の概略を示すブロック図
である。同図に示すように、Ｃブロック発生器３は、コ
ントローラ２より信号線を介して制御信号を受ける。コ
ントローラ２及びＣブロック発生器３は、例えば録音ス
タジオで使用されるソニーＤＡＦ−４０００のような音
声フレーム１を具えるものが良い。Ｃブロック発生器３
は、線７を介して複数の装置４1 〜４n にＣビットを送
信する。
する。図２は、本発明の実施例の概略を示すブロック図
である。同図に示すように、Ｃブロック発生器３は、コ
ントローラ２より信号線を介して制御信号を受ける。コ
ントローラ２及びＣブロック発生器３は、例えば録音ス
タジオで使用されるソニーＤＡＦ−４０００のような音
声フレーム１を具えるものが良い。Ｃブロック発生器３
は、線７を介して複数の装置４1 〜４n にＣビットを送
信する。
【０００７】複数の装置４1 〜４n は、例えばソニーＤ
ＡＢＫ−４００１のようなＡ／Ｄコンバータより成る。
Ａ／Ｄコンバータ４1 〜４n は、左右チャンネルのアナ
ログ入力信号（ＡＬ1 ，ＡＲ1 ）〜（ＡＬn ，ＡＲn ）
を受信してＡＥＳ／ＥＢＵフォーマットのデジタル出力
Ｄ1 〜Ｄn を発生する。また、Ａ／Ｄコンバータ４1〜
４n は、Ｃブロック発生器３からのＣビットの外に、線
５及び６を介してコントローラ２から制御信号を受信す
る。
ＡＢＫ−４００１のようなＡ／Ｄコンバータより成る。
Ａ／Ｄコンバータ４1 〜４n は、左右チャンネルのアナ
ログ入力信号（ＡＬ1 ，ＡＲ1 ）〜（ＡＬn ，ＡＲn ）
を受信してＡＥＳ／ＥＢＵフォーマットのデジタル出力
Ｄ1 〜Ｄn を発生する。また、Ａ／Ｄコンバータ４1〜
４n は、Ｃブロック発生器３からのＣビットの外に、線
５及び６を介してコントローラ２から制御信号を受信す
る。
【０００８】動作時、コントローラ２は、Ｃブロック発
生器３及びＡ／Ｄコンバータ４1 〜４n 間のタイミング
の制御並びにその他の制御を線５及び６を介して行う。
Ａ／Ｄコンバータ４1 〜４n は、アナログ信号をデジタ
ル信号に変換し、Ｃブロック発生器３から供給されるＣ
ビットを挿入してＡＥＳ／ＥＢＵフォーマットのデジタ
ル信号を作成する。したがって、各Ａ／Ｄコンバータ４
1 〜４n 内に個別にＣブロック発生器を設ける必要はな
い。
生器３及びＡ／Ｄコンバータ４1 〜４n 間のタイミング
の制御並びにその他の制御を線５及び６を介して行う。
Ａ／Ｄコンバータ４1 〜４n は、アナログ信号をデジタ
ル信号に変換し、Ｃブロック発生器３から供給されるＣ
ビットを挿入してＡＥＳ／ＥＢＵフォーマットのデジタ
ル信号を作成する。したがって、各Ａ／Ｄコンバータ４
1 〜４n 内に個別にＣブロック発生器を設ける必要はな
い。
【０００９】図３は、Ｃブロック発生器３の具体例を示
す回路図でる。Ｃブロック発生器３は、セレクタとして
のスイッチ１０を有する。セレクタ・スイッチは、８つ
のスイッチをもつディップ（ＤＩＰ）スイッチがよい。
ディップ・スイッチ１０の８つのスイッチは、一方の端
子が接地され、他方の端子は、装置２０内のそれぞれの
抵抗器を介して、例えば５ボルトを可とする電圧源に接
続される。ディップ・スイッチ１０の他方の各端子はま
た、別々の導電線を介してデコーダ３０の入力に接続さ
れる。よって、オペレータは、ディップ・スイッチ１０
の８つのスイッチを選択的に開閉することにより、８つ
の導電線に論理「０」又は「１」を発生させ、こうして
作成したコードをデコーダ３０に送り、考えられる２５
６個の信号のうち所望の１つを選択することができる。
す回路図でる。Ｃブロック発生器３は、セレクタとして
のスイッチ１０を有する。セレクタ・スイッチは、８つ
のスイッチをもつディップ（ＤＩＰ）スイッチがよい。
ディップ・スイッチ１０の８つのスイッチは、一方の端
子が接地され、他方の端子は、装置２０内のそれぞれの
抵抗器を介して、例えば５ボルトを可とする電圧源に接
続される。ディップ・スイッチ１０の他方の各端子はま
た、別々の導電線を介してデコーダ３０の入力に接続さ
れる。よって、オペレータは、ディップ・スイッチ１０
の８つのスイッチを選択的に開閉することにより、８つ
の導電線に論理「０」又は「１」を発生させ、こうして
作成したコードをデコーダ３０に送り、考えられる２５
６個の信号のうち所望の１つを選択することができる。
【００１０】Ｃブロック発生器３はまた、２つの２進カ
ウンタ４０及び５０より成る８ビット・カウンタを可と
するカウンタを有する。カウンタ４０及び５０は、サン
プリング周波数ＦＳのパルス数をカウントし、８数字の
カウントをデコーダ３０に供給する。
ウンタ４０及び５０より成る８ビット・カウンタを可と
するカウンタを有する。カウンタ４０及び５０は、サン
プリング周波数ＦＳのパルス数をカウントし、８数字の
カウントをデコーダ３０に供給する。
【００１１】アンドゲート６６は、上記カウントの上の
２数字を入力として受け、そのカウントが１９２の数値
に達すると、論理「１」を出力する。このアンドゲート
６６の出力は、もう１つのアンドゲート６８（その他方
の入力は高レベルにされている。）及びインバータ７０
を介してカウンタ４０及び５０のリセット端子に供給さ
れる。こうして、データの１９２フレーム、即ち１ブロ
ック全部を送信し終わると、アンドゲート６６は「１」
を発生して次のブロックのためにカウンタをリセットす
る。アンドゲート６６の出力は、ブロックＩＤ信号又は
ＢＬ ＩＤ信号とも呼ばれ、ブロックの終わりを指示し
次のブロックのために装置をリセットするのに使用され
る。
２数字を入力として受け、そのカウントが１９２の数値
に達すると、論理「１」を出力する。このアンドゲート
６６の出力は、もう１つのアンドゲート６８（その他方
の入力は高レベルにされている。）及びインバータ７０
を介してカウンタ４０及び５０のリセット端子に供給さ
れる。こうして、データの１９２フレーム、即ち１ブロ
ック全部を送信し終わると、アンドゲート６６は「１」
を発生して次のブロックのためにカウンタをリセットす
る。アンドゲート６６の出力は、ブロックＩＤ信号又は
ＢＬ ＩＤ信号とも呼ばれ、ブロックの終わりを指示し
次のブロックのために装置をリセットするのに使用され
る。
【００１２】デコーダ３０は、例えばＥＰＲＯＭである
のがよい。ＥＰＲＯＭ３０は、カウンタ４０及び５０か
らのカウントをアドレスの下の８数字Ａ０〜Ａ７とし
て、ディップ・スイッチ１０の８スイッチからの信号を
アドレスの上の８数字Ａ８〜Ａ１５として受信する。Ｅ
ＰＲＯＭ３０は、カウンタ４０及び５０並びにディップ
・スイッチ１０により指定されるアドレスに記憶されて
いる信号を発生する。図３に例示したように、出力の１
番目のビット０をＣビットとして使用し、これをＡＥＳ
／ＥＢＵフォーマットでデータを発生する複数の装置に
供給することができる。カウンタ４０及び５０からのカ
ウントが連続して増加するに伴い、デコーダ（ＥＰＲＯ
Ｍ）３０内の指定されるアドレスも連続して増加し、従
って、ＥＰＲＯＭ３０に記憶されているＣビットも次々
に発生される。
のがよい。ＥＰＲＯＭ３０は、カウンタ４０及び５０か
らのカウントをアドレスの下の８数字Ａ０〜Ａ７とし
て、ディップ・スイッチ１０の８スイッチからの信号を
アドレスの上の８数字Ａ８〜Ａ１５として受信する。Ｅ
ＰＲＯＭ３０は、カウンタ４０及び５０並びにディップ
・スイッチ１０により指定されるアドレスに記憶されて
いる信号を発生する。図３に例示したように、出力の１
番目のビット０をＣビットとして使用し、これをＡＥＳ
／ＥＢＵフォーマットでデータを発生する複数の装置に
供給することができる。カウンタ４０及び５０からのカ
ウントが連続して増加するに伴い、デコーダ（ＥＰＲＯ
Ｍ）３０内の指定されるアドレスも連続して増加し、従
って、ＥＰＲＯＭ３０に記憶されているＣビットも次々
に発生される。
【００１３】このように構成すると、オペレータは、所
望のＣブロック（ビット列）をセレクタ・スイッチ１０
により選択することができる。８つのスイッチをもつデ
ィップ・スイッチ１０の場合には、異なるＣビット列を
２５６個まで選択できる。よって、装置４1 〜４n の具
体構成に応じて、オペレータは、単にディップ・スイッ
チ１０の適切なスイッチを開閉することにより、その構
成向けのＣブロックを容易に選択することができる。
望のＣブロック（ビット列）をセレクタ・スイッチ１０
により選択することができる。８つのスイッチをもつデ
ィップ・スイッチ１０の場合には、異なるＣビット列を
２５６個まで選択できる。よって、装置４1 〜４n の具
体構成に応じて、オペレータは、単にディップ・スイッ
チ１０の適切なスイッチを開閉することにより、その構
成向けのＣブロックを容易に選択することができる。
【００１４】ディップ・スイッチ１０からの８本の線
は、ＥＰＲＯＭ３０に対するアドレスの上の８数字用に
使用する。ＥＰＲＯＭ３０は、考えられる２５６個のＣ
ビット列から所望の１つのＣビット列を指定するのに、
ディップ・スイッチ１０から受信する８つの数字を用い
るようにプログラムされる。実際には、オペレータは、
特定装置の具体構成に対しディップ・スイッチ１０の適
正なスイッチの位置を示すテーブル（表）をもつことに
なる。
は、ＥＰＲＯＭ３０に対するアドレスの上の８数字用に
使用する。ＥＰＲＯＭ３０は、考えられる２５６個のＣ
ビット列から所望の１つのＣビット列を指定するのに、
ディップ・スイッチ１０から受信する８つの数字を用い
るようにプログラムされる。実際には、オペレータは、
特定装置の具体構成に対しディップ・スイッチ１０の適
正なスイッチの位置を示すテーブル（表）をもつことに
なる。
【００１５】ＥＰＲＯＭ３０はまた、カウンタ４０及び
５０からの８ビット・カウントが、関係する装置４によ
り送信しようとするビットの選択した列内における位置
を指示するようにプログラムされる。即ち、ブロック内
の１０番目のＣビットを送信しようとするとき、上記カ
ウンタからのカウントは「００００ １０１０」とな
り、これにより１０番目の位置を指示する。このカウン
トはＥＰＲＯＭ３０に送られ、ＥＰＲＯＭは、所望のビ
ット列の１０番目の位置にＣビットを発生する。カウン
トがそれから１１に増えると、アドレスの下の８数字が
１１に等しくなり、ＥＰＲＯＭ３０は、その列の１１番
目のＣビットを発生する。したがって、カウントが進行
するに伴い、Ｃビット列がこれに同期して送信される。
５０からの８ビット・カウントが、関係する装置４によ
り送信しようとするビットの選択した列内における位置
を指示するようにプログラムされる。即ち、ブロック内
の１０番目のＣビットを送信しようとするとき、上記カ
ウンタからのカウントは「００００ １０１０」とな
り、これにより１０番目の位置を指示する。このカウン
トはＥＰＲＯＭ３０に送られ、ＥＰＲＯＭは、所望のビ
ット列の１０番目の位置にＣビットを発生する。カウン
トがそれから１１に増えると、アドレスの下の８数字が
１１に等しくなり、ＥＰＲＯＭ３０は、その列の１１番
目のＣビットを発生する。したがって、カウントが進行
するに伴い、Ｃビット列がこれに同期して送信される。
【００１６】Ｃブロックの発生に加えて、Ｕブロックも
同様に発生できる。ＥＰＲＯＭ３０は、その出力の２番
目のビットがＵビットであるようにプログラムできる。
こうして、Ｕビット、Ｃビット及びブロックＩＤ信号Ｂ
Ｌ ＩＤがすべて、Ｃブロック発生器３から複数の装置
４1 〜４n に一緒に送信される。
同様に発生できる。ＥＰＲＯＭ３０は、その出力の２番
目のビットがＵビットであるようにプログラムできる。
こうして、Ｕビット、Ｃビット及びブロックＩＤ信号Ｂ
Ｌ ＩＤがすべて、Ｃブロック発生器３から複数の装置
４1 〜４n に一緒に送信される。
【００１７】図４は、Ｃブロック発生器が発生した信号
を用いてＡＥＳ／ＥＢＵフォーマットのデータを発生す
るＡ／Ｄコンバータを示すブロック図である。Ａ／Ｄコ
ンバータ４の各々は左及び右チャンネルの入力１００を
受信し、これらの入力はそれぞれ、差動入力増幅器（Ｄ
ＩＦ ＩＮ）１０２及び１０４を経て左及び右チャンネ
ルのレベル調整器（ＬＶＬ）１０６及び１０８に供給さ
れる。レベル調整器１０６及び１０８の出力は、それぞ
れ左及び右チャンネル２０ビットＡ／Ｄ変換器１１０及
び１１２を経てシフトレジスタ１２２へ供給される。シ
フトレジスタ１２２で、並列デジタルデータが直列形式
に変換される。デジタル音声インタフェース１２４は、
Ｃブロック発生器３からブロックＩＤ信号ＢＬ ＩＤ、
Ｃビット及びＵビットを受信する。デジタル音声インタ
フェース１２４は、シフトレジスタ１２２からデジタル
音声データを取出し、それにＣブロック発生器３から受
信したＣビット及びＵビットを合体させ、ＡＥＳ／ＥＢ
Ｕフォーマットのデータを発生する。
を用いてＡＥＳ／ＥＢＵフォーマットのデータを発生す
るＡ／Ｄコンバータを示すブロック図である。Ａ／Ｄコ
ンバータ４の各々は左及び右チャンネルの入力１００を
受信し、これらの入力はそれぞれ、差動入力増幅器（Ｄ
ＩＦ ＩＮ）１０２及び１０４を経て左及び右チャンネ
ルのレベル調整器（ＬＶＬ）１０６及び１０８に供給さ
れる。レベル調整器１０６及び１０８の出力は、それぞ
れ左及び右チャンネル２０ビットＡ／Ｄ変換器１１０及
び１１２を経てシフトレジスタ１２２へ供給される。シ
フトレジスタ１２２で、並列デジタルデータが直列形式
に変換される。デジタル音声インタフェース１２４は、
Ｃブロック発生器３からブロックＩＤ信号ＢＬ ＩＤ、
Ｃビット及びＵビットを受信する。デジタル音声インタ
フェース１２４は、シフトレジスタ１２２からデジタル
音声データを取出し、それにＣブロック発生器３から受
信したＣビット及びＵビットを合体させ、ＡＥＳ／ＥＢ
Ｕフォーマットのデータを発生する。
【００１８】上述した本発明の具体構成は、単に説明の
ために示したもので、本発明をこれに限定する意図はな
い。特許請求の範囲内において、多くの変更や変形が可
能である。
ために示したもので、本発明をこれに限定する意図はな
い。特許請求の範囲内において、多くの変更や変形が可
能である。
【００１９】例えば、セレクタとして８つのスイッチを
もつディップ・スイッチ１０を使用したが、それより多
いか又は少ないスイッチをもつディップ・スイッチ、又
はコード信号を発生する他の手段を使用してもよい。ま
た、カウンタ４０及び５０も、具体的な用途に応じても
っと大きいか又はもっと小さくてもよい。例えば、カウ
ンタは、４ビット・カウンタ、１２ビット・カウンタ、
１６ビット・カウンタなどを使用してもよい。更に、Ｅ
ＰＲＯＭをデコーダ３０として使用したが、ＰＬＡ，Ｐ
ＡＬ又は論理ゲートのような他のタイプを、他のサイズ
のデコーダと同様に使用してもよい。また、本発明は、
ＣブロックやＵブロックの発生に限らず、考えられる複
数のデータ列の中から所望のデータビット列を選択的に
送信したいときに適用することができる。
もつディップ・スイッチ１０を使用したが、それより多
いか又は少ないスイッチをもつディップ・スイッチ、又
はコード信号を発生する他の手段を使用してもよい。ま
た、カウンタ４０及び５０も、具体的な用途に応じても
っと大きいか又はもっと小さくてもよい。例えば、カウ
ンタは、４ビット・カウンタ、１２ビット・カウンタ、
１６ビット・カウンタなどを使用してもよい。更に、Ｅ
ＰＲＯＭをデコーダ３０として使用したが、ＰＬＡ，Ｐ
ＡＬ又は論理ゲートのような他のタイプを、他のサイズ
のデコーダと同様に使用してもよい。また、本発明は、
ＣブロックやＵブロックの発生に限らず、考えられる複
数のデータ列の中から所望のデータビット列を選択的に
送信したいときに適用することができる。
【００２０】
【発明の効果】以上説明したとおり、本発明によれば、
オペレータがディップ・スイッチの適切なスイッチを開
閉するだけで、容易にＣブロックを変更することができ
る。また、複数の装置向けのＣビットを発生するのにた
だ１つのＣブロック発生器で済むので、ＡＥＳ／ＥＢＵ
フォーマットを用いるシステムの設計を簡略化すること
ができる。
オペレータがディップ・スイッチの適切なスイッチを開
閉するだけで、容易にＣブロックを変更することができ
る。また、複数の装置向けのＣビットを発生するのにた
だ１つのＣブロック発生器で済むので、ＡＥＳ／ＥＢＵ
フォーマットを用いるシステムの設計を簡略化すること
ができる。
【図１】ＡＥＳ／ＥＢＵフォーマットを示す図表であ
る。
る。
【図２】本発明の実施例の概略を示すブロック図であ
る。
る。
【図３】図２のＣブロック発生器の具体例を示す回路図
である。
である。
【図４】本発明に用いうるＡ／Ｄコンバータを示すブロ
ック図である。
ック図である。
【符号の説明】 １０ ディップ・スイッチ（列信号発生手段） ３０ デコーダ（復号手段） ４０，５０ カウンタ（カウント信号発生手段） ６２ Ｕビット発生手段 ６４ Ｃビット発生手段
Claims (16)
- 【請求項１】 データ列を選択的に発生する装置であっ
て、 考えられる複数のデータ列から１つの所望のデータ列を
指示する列信号を発生する手段と、 クロックパルスの数をカウントし、そのカウントした数
に対応するカウント信号を発生する手段と、 上記列信号に基づき、上記複数の列から上記所望のデー
タ列を選択する復号手段と、 上記復号手段に対応し、上記カウント信号と同期して上
記所望のデータ列の各ビットを発生する手段とを具え、 上記カウント信号からの上記数が上記所望データ列内の
上記ビットの位置に一致する時に、上記所望データ列の
上記ビットを上記各ビット発生手段によって発生するこ
とを特徴とするデータ列選択発生装置。 - 【請求項２】 上記の列信号を発生する手段はディップ
・スイッチより成る請求項１の装置。 - 【請求項３】 上記復号手段及び上記ビット発生手段は
ＥＰＲＯＭより成る請求項１の装置。 - 【請求項４】 上記ＥＰＲＯＭに対するアドレス信号は
上記列信号を含む請求項３の装置。 - 【請求項５】 上記複数のデータ列は、ＡＥＳ／ＥＢＵ
フォーマットのコードに使用するための考えられる複数
のＣブロックを含む請求項１の装置。 - 【請求項６】 上記ビット発生手段はＵビットをも発生
する請求項５の装置。 - 【請求項７】 ＡＥＳ／ＥＢＵフォーマットのデータに
おけるＣビット列を選択的に発生する装置であって、 考えられる複数のＣビット列から所望の１つのＣビット
列を指示する列信号を発生する手段と、 入力端に加えられるクロックパルスの数をカウントし、
そのカウントした数に対応するカウント信号を発生する
カウンタと、 上記の列信号に基づき、上記複数のＣビット列から上記
所望のＣビット列を選択するデコーダと、 上記デコーダに対応し、上記カウント信号と同期して上
記所望列の各Ｃビットを発生する手段とを具え、 上記所望列のＣビットを、上記カウント信号からの上記
数が上記所望列内の上記Ｃビットの位置に一致する時
に、上記各Ｃビット発生手段によって発生することを特
徴とするＡＥＳ／ＥＢＵフォーマット・データ内Ｃビッ
ト列選択発生装置。 - 【請求項８】 上記デコーダ及び上記の該デコーダと対
応する手段は、上記列信号を含むアドレス信号をもつＥ
ＰＲＯＭを有する請求項７の装置。 - 【請求項９】 上記列信号は８ビット信号より成り、上
記列信号発生手段は８つのスイッチをもつディップ・ス
イッチより成る請求項７の装置。 - 【請求項１０】 上記各Ｃビット発生手段はＵビットを
も発生する請求項７の装置。 - 【請求項１１】 上記Ｃビットは、ＡＥＳ／ＥＢＵフォ
ーマット信号作成のために複数のＡＥＳ／ＥＢＵ装置に
送信される請求項７の装置。 - 【請求項１２】 データ列を選択的に発生する方法であ
って、 考えられる複数のデータ列から所望の１つのデータ列を
指示する列信号を発生すること、 クロックパルスの数をカウントし、そのカウント数に対
応するカウント信号を発生すること、 上記列信号に基づき、上記複数の列から上記所望の列を
選択すること、 上記カウント信号と同期して上記所望のデータ列の各ビ
ットを発生することの各ステップを含み、 上記所望データ列のビットを、上記カウント信号からの
上記数が上記所望データ列内の上記ビットの位置に一致
する時に、各ビット発生手段によって発生することを特
徴とするデータ列選択発生方法。 - 【請求項１３】 上記列信号を発生するステップは、デ
ィップ・スイッチのスイッチを開閉するステップより成
る請求項１２の方法。 - 【請求項１４】 上記所望の列を選択するステップは、
ＥＰＲＯＭに一部が上記列信号より成るアドレス信号を
受信するステップを含む請求項１２の方法。 - 【請求項１５】 上記所望データ列の各ビットを発生す
るステップは、一部が上記カウント信号より成るアドレ
スにおけるビットを発生するステップを含む請求項１２
の方法。 - 【請求項１６】 上記各ビットを発生するステップは、
該ビットを複数のＡＥＳ／ＥＢＵフォーマット作成装置
に送信するステップを含む請求項１２の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US953098 | 1992-09-29 | ||
| US07/953,098 US5315300A (en) | 1992-09-29 | 1992-09-29 | AES/EBU C block generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06261009A true JPH06261009A (ja) | 1994-09-16 |
Family
ID=25493569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5242934A Pending JPH06261009A (ja) | 1992-09-29 | 1993-09-29 | データ列選択発生方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5315300A (ja) |
| JP (1) | JPH06261009A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5533202A (en) * | 1992-11-02 | 1996-07-02 | Zenith Electronics Corporation | Apparatus using a binary coded decimal switch and a programmable logic array for selectively coupling terminals of a controller chip to data bus lines |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3060507B2 (ja) * | 1990-09-11 | 2000-07-10 | ソニー株式会社 | ディジタル信号伝送装置 |
| US5214705A (en) * | 1991-10-01 | 1993-05-25 | Motorola | Circuit and method for communicating digital audio information |
-
1992
- 1992-09-29 US US07/953,098 patent/US5315300A/en not_active Expired - Lifetime
-
1993
- 1993-09-29 JP JP5242934A patent/JPH06261009A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5315300A (en) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5487067A (en) | Audio data communications | |
| US3683096A (en) | Electronic player system for electrically operated musical instruments | |
| JPS6226672A (ja) | オ−デイオ情報をデイジタル形式で伝送する方法 | |
| MY120932A (en) | Recording data generation method and data reproducing apparatus | |
| JP2006304363A (ja) | 異なるサンプルレートでの信号のアナログ変換に対するマルチチャネルデジタルのための装置および方法。 | |
| KR890007213A (ko) | 디지탈 신호 기록장치 | |
| JPH04119732A (ja) | ディジタル信号伝送装置 | |
| US4176578A (en) | System for encoding of bass and treble expression effects while recording from the keyboard of an electronic player piano | |
| US7054380B2 (en) | Embedding a first digital information signal into a second digital information signal for transmission via a transmission medium | |
| KR930001363B1 (ko) | 크로스 인터리브 회로 | |
| JPH06261009A (ja) | データ列選択発生方式 | |
| US4174652A (en) | Method and apparatus for recording digital signals for actuating solenoid | |
| JP3843619B2 (ja) | デジタル情報の伝送方法、エンコード装置、記録媒体及びデコード装置 | |
| US4338843A (en) | Asynchronous interface for electronic musical instrument with multiplexed note selection | |
| EP0818900A2 (en) | Digital signal multiplexing apparatus | |
| JPS6233668B2 (ja) | ||
| JP2830997B2 (ja) | 音楽演奏情報伝送方法、音楽演奏情報送信装置および音楽演奏情報受信装置 | |
| JP3398440B2 (ja) | 入力チャンネル状態データ処理方式 | |
| JPS6141241A (ja) | Ｐｃｍ音声伝送方法 | |
| JPH0572004B2 (ja) | ||
| JP2001350497A (ja) | 信号処理回路 | |
| JPH04261234A (ja) | ディジタル音声信号に識別信号を挿入する方法及び装置 | |
| JPH03282591A (ja) | 演奏情報の再生装置 | |
| SU936020A2 (ru) | Аппарат магнитной записи | |
| JPS603248A (ja) | Ｐｃｍ記録再生装置のバイフエ−ズマ−ク変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |