JPH06260935A - シンセサイザ - Google Patents
シンセサイザInfo
- Publication number
- JPH06260935A JPH06260935A JP5067424A JP6742493A JPH06260935A JP H06260935 A JPH06260935 A JP H06260935A JP 5067424 A JP5067424 A JP 5067424A JP 6742493 A JP6742493 A JP 6742493A JP H06260935 A JPH06260935 A JP H06260935A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- frequency
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 基準信号の周波数に対し出力周波数を速やか
に追従させる。 【構成】 入力信号及び出力信号の位相差に応じて位相
比較部から出力される第１の電圧信号（Ｈ）の入力期間
には出力電圧を昇圧し，かつ第２の電圧信号（Ｚ）の入
力期間には出力電圧の昇圧及び降圧を停止すると共に第
３の電圧信号（Ｌ）の入力期間には出力電圧を降圧し、
フィルタに与えて平滑させ基準信号の周波数に同期した
信号として変換させる。この結果、上記出力電圧は直線
状に変化するため、フィルタのカットオフ周波数を高く
設定でき、したがって出力周波数を基準周波数に同期さ
せる際のシンセサイザの応答速度が向上する。
に追従させる。 【構成】 入力信号及び出力信号の位相差に応じて位相
比較部から出力される第１の電圧信号（Ｈ）の入力期間
には出力電圧を昇圧し，かつ第２の電圧信号（Ｚ）の入
力期間には出力電圧の昇圧及び降圧を停止すると共に第
３の電圧信号（Ｌ）の入力期間には出力電圧を降圧し、
フィルタに与えて平滑させ基準信号の周波数に同期した
信号として変換させる。この結果、上記出力電圧は直線
状に変化するため、フィルタのカットオフ周波数を高く
設定でき、したがって出力周波数を基準周波数に同期さ
せる際のシンセサイザの応答速度が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、出力信号の周波数を基
準となる入力信号の周波数に同期して出力するシンセサ
イザに関する。
準となる入力信号の周波数に同期して出力するシンセサ
イザに関する。
【０００２】
【従来の技術】従来、この種のシンセサイザは、位相同
期回路（ＰＬＬ；ｐｈａｓｅ−ｌｏｏｋｅｄ ｌｏｏ
ｐ）を用いたものが多く、この回路内に位相比較器を設
け、この位相比較器の一方の入力に基準周波数を有する
基準信号を与えると共に、位相比較器の他方の入力に出
力信号を与えると、位相比較器の出力には両信号の周波
数の位相差に応じたパルス状の直流電圧が発生する。そ
してこの直流電圧をローパスフィルタ（ＬＰＦ）により
平滑して電圧制御発振器（ＶＣＯ）へ印加すると、電圧
制御発振器の出力である上記出力信号は上記基準信号の
周波数に同期して出力される。
期回路（ＰＬＬ；ｐｈａｓｅ−ｌｏｏｋｅｄ ｌｏｏ
ｐ）を用いたものが多く、この回路内に位相比較器を設
け、この位相比較器の一方の入力に基準周波数を有する
基準信号を与えると共に、位相比較器の他方の入力に出
力信号を与えると、位相比較器の出力には両信号の周波
数の位相差に応じたパルス状の直流電圧が発生する。そ
してこの直流電圧をローパスフィルタ（ＬＰＦ）により
平滑して電圧制御発振器（ＶＣＯ）へ印加すると、電圧
制御発振器の出力である上記出力信号は上記基準信号の
周波数に同期して出力される。
【０００３】
【発明が解決しようとする課題】このようなＰＬＬによ
り構成される従来の周波数シンセサイザは、位相比較器
の出力として例えば集積回路により構成されるＰＬＬ回
路の電源が５Ｖである場合は、０Ｖを「Ｌ」及び５Ｖを
「Ｈ」とするパルス状のデジタル出力となることから、
電圧制御発振器へ印加する直流電圧を得るためには、ロ
ーパスフィルタのカットオフ周波数をかなり低く設定す
る必要があり、したがってフィルタの時定数を大きく設
定しなければならないことから、電圧制御発振器へ与え
る直流電圧が確定するまでには時間がかかるという問題
があった。また、リップル電圧が生じるため電源制御発
振器の出力周波数が確定せず、したがってシンセサイザ
としての応答が遅くなって、基準信号の周波数に出力周
波数が速やかに追従できないという問題もあった。
り構成される従来の周波数シンセサイザは、位相比較器
の出力として例えば集積回路により構成されるＰＬＬ回
路の電源が５Ｖである場合は、０Ｖを「Ｌ」及び５Ｖを
「Ｈ」とするパルス状のデジタル出力となることから、
電圧制御発振器へ印加する直流電圧を得るためには、ロ
ーパスフィルタのカットオフ周波数をかなり低く設定す
る必要があり、したがってフィルタの時定数を大きく設
定しなければならないことから、電圧制御発振器へ与え
る直流電圧が確定するまでには時間がかかるという問題
があった。また、リップル電圧が生じるため電源制御発
振器の出力周波数が確定せず、したがってシンセサイザ
としての応答が遅くなって、基準信号の周波数に出力周
波数が速やかに追従できないという問題もあった。
【０００４】したがって本発明は、基準信号の周波数に
対し出力周波数を速やかに追従させシンセサイザとして
の応答速度を向上させることを目的とする。
対し出力周波数を速やかに追従させシンセサイザとして
の応答速度を向上させることを目的とする。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、出力信号の周波数を基準となる入力
信号の周波数に同期して出力するシンセサイザにおい
て、出力信号及び入力信号の位相差を比較し位相差に応
じた第１，第２及び第３の３値の電圧信号として出力す
る位相比較部と、第１の電圧信号の入力期間には出力電
圧を昇圧し，かつ第２の電圧信号の入力期間には出力電
圧の昇圧及び降圧を停止すると共に第３の電圧信号の入
力期間には出力電圧を降圧する電圧制御部と、この電圧
制御部の出力電圧を平滑するフィルタと、平滑された出
力電圧に応じた周波数の信号を出力する電圧制御発振部
とを設けたものである。
るために本発明は、出力信号の周波数を基準となる入力
信号の周波数に同期して出力するシンセサイザにおい
て、出力信号及び入力信号の位相差を比較し位相差に応
じた第１，第２及び第３の３値の電圧信号として出力す
る位相比較部と、第１の電圧信号の入力期間には出力電
圧を昇圧し，かつ第２の電圧信号の入力期間には出力電
圧の昇圧及び降圧を停止すると共に第３の電圧信号の入
力期間には出力電圧を降圧する電圧制御部と、この電圧
制御部の出力電圧を平滑するフィルタと、平滑された出
力電圧に応じた周波数の信号を出力する電圧制御発振部
とを設けたものである。
【０００６】
【作用】入力信号及び出力信号の位相差に応じて位相比
較部から出力される第１の電圧信号の入力期間には出力
電圧が昇圧され，かつ第２の電圧信号の入力期間には出
力電圧の昇圧及び降圧が停止されると共に第３の電圧信
号の入力期間には出力電圧が降圧されてそれぞれフィル
タへ与えられる。この結果、フィルタに与えられる電圧
制御部の出力電圧が直線状に変化することから、フィル
タのカットオフ周波数を高く設定でき、出力信号の周波
数を基準周波数に同期させる際の応答速度を向上させる
ことができる。
較部から出力される第１の電圧信号の入力期間には出力
電圧が昇圧され，かつ第２の電圧信号の入力期間には出
力電圧の昇圧及び降圧が停止されると共に第３の電圧信
号の入力期間には出力電圧が降圧されてそれぞれフィル
タへ与えられる。この結果、フィルタに与えられる電圧
制御部の出力電圧が直線状に変化することから、フィル
タのカットオフ周波数を高く設定でき、出力信号の周波
数を基準周波数に同期させる際の応答速度を向上させる
ことができる。
【０００７】
【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明に係るシンセサイザの一実施例を示
すブロック図である。同図において、１は基準周波数ｆ
r の信号を発生する発振器、２は内部に位相比較器２Ａ
を有し集積回路であるＰＬＬ回路、３Ａ，３Ｂは位相比
較器２Ａの出力に接続される定電流源（電圧制御部）、
４は入力電圧に応じた周波数の信号を出力する電圧制御
発振器である。なお、ＡＭＰは定電流源３Ａ，３Ｂによ
り出力されコンデンサＣ１（電圧制御部）を介する電圧
信号Ｖａを増幅して電圧信号Ｖｂとする増幅器、またＬ
ＰＦは抵抗Ｒ１とコンデンサＣ２とにより構成され電圧
信号Ｖｂを平滑して電圧信号Ｖｃとし電圧制御発振器４
へ与えるローパスフィルタである。
る。図１は、本発明に係るシンセサイザの一実施例を示
すブロック図である。同図において、１は基準周波数ｆ
r の信号を発生する発振器、２は内部に位相比較器２Ａ
を有し集積回路であるＰＬＬ回路、３Ａ，３Ｂは位相比
較器２Ａの出力に接続される定電流源（電圧制御部）、
４は入力電圧に応じた周波数の信号を出力する電圧制御
発振器である。なお、ＡＭＰは定電流源３Ａ，３Ｂによ
り出力されコンデンサＣ１（電圧制御部）を介する電圧
信号Ｖａを増幅して電圧信号Ｖｂとする増幅器、またＬ
ＰＦは抵抗Ｒ１とコンデンサＣ２とにより構成され電圧
信号Ｖｂを平滑して電圧信号Ｖｃとし電圧制御発振器４
へ与えるローパスフィルタである。
【０００８】図２は、上記シンセサイザの各部の動作を
示すタイミングチャートであり、このタイミングチャー
トに基づきこのシンセサイザの詳細な動作を説明する。
即ち、位相比較器２Ａの一方の入力端子に発振器１から
出力される周波数ｆrの基準信号が与えられ、他方の入
力端子には電圧制御発振器４から出力される図２（ｂ）
に示す周波数ｆp の信号が与えられているとすると、周
波数ｆr 及び周波数ｆp の各信号の位相比較結果を出力
する位相比較器２Ａの出力信号Ｄｏは、図２（ｃ）に示
すような「Ｈ」，「Ｚ」，「Ｌ」の各レベルを示す３値
状態の出力波形となる。
示すタイミングチャートであり、このタイミングチャー
トに基づきこのシンセサイザの詳細な動作を説明する。
即ち、位相比較器２Ａの一方の入力端子に発振器１から
出力される周波数ｆrの基準信号が与えられ、他方の入
力端子には電圧制御発振器４から出力される図２（ｂ）
に示す周波数ｆp の信号が与えられているとすると、周
波数ｆr 及び周波数ｆp の各信号の位相比較結果を出力
する位相比較器２Ａの出力信号Ｄｏは、図２（ｃ）に示
すような「Ｈ」，「Ｚ」，「Ｌ」の各レベルを示す３値
状態の出力波形となる。
【０００９】図２（ｃ）に示すように、位相比較器２Ａ
の出力信号Ｄｏは、各々入力信号の周波数等が異なるた
めに、周波数ｆr の信号が周波数ｆp の信号より位相が
進んでいる区間（ｆr ＞ｆp の場合）は「Ｈ」レベル
（第１の電圧信号）となり、また周波数ｆr の信号と周
波数ｆp の信号との位相が等しい区間（ｆr ＝ｆp の場
合）は中間レベルを示す「Ｚ」レベル（第２の電圧信
号）、周波数ｆr の信号が周波数ｆp の信号より位相が
遅れている区間（ｆr ＞ｆp の場合）は「Ｌ」レベル
（第３の電圧信号）となる。
の出力信号Ｄｏは、各々入力信号の周波数等が異なるた
めに、周波数ｆr の信号が周波数ｆp の信号より位相が
進んでいる区間（ｆr ＞ｆp の場合）は「Ｈ」レベル
（第１の電圧信号）となり、また周波数ｆr の信号と周
波数ｆp の信号との位相が等しい区間（ｆr ＝ｆp の場
合）は中間レベルを示す「Ｚ」レベル（第２の電圧信
号）、周波数ｆr の信号が周波数ｆp の信号より位相が
遅れている区間（ｆr ＞ｆp の場合）は「Ｌ」レベル
（第３の電圧信号）となる。
【００１０】このような２つの入力信号の進み遅れに応
じて位相比較器２Ａの出力が、以上のような３値状態を
示すとき、定電流源３Ａ，３Ｂはこれらの信号を入力し
てコンデンサＣ１に対する充放電動作を行う。即ち、位
相比較器２Ａの出力信号Ｄｏが「Ｈ」レベルを示すと
き、定電流源３Ａのみが動作してコンデンサＣ１へ
「Ｈ」レベルの期間だけ電流を供給して充電を行う。ま
た、位相比較器２Ａの出力信号Ｄｏが「Ｚ」レベルを示
すときには、定電流源３Ａ，３Ｂは動作せず、したがっ
てコンデンサＣ１は充電電荷を保持すると共に、位相比
較器２Ａの出力信号Ｄｏが「Ｌ」レベルを示すときに
は、定電流源３Ｂのみが動作してコンデンサＣ１の充電
電荷を「Ｌ」レベルの期間だけ放電させるように電流の
吸い込みを行う。このような、定電流源３Ａ，３Ｂの動
作については、図２（ｆ）に示してある。なお、定電流
源３Ａ，３Ｂの電流値は同一になるように設定する。
じて位相比較器２Ａの出力が、以上のような３値状態を
示すとき、定電流源３Ａ，３Ｂはこれらの信号を入力し
てコンデンサＣ１に対する充放電動作を行う。即ち、位
相比較器２Ａの出力信号Ｄｏが「Ｈ」レベルを示すと
き、定電流源３Ａのみが動作してコンデンサＣ１へ
「Ｈ」レベルの期間だけ電流を供給して充電を行う。ま
た、位相比較器２Ａの出力信号Ｄｏが「Ｚ」レベルを示
すときには、定電流源３Ａ，３Ｂは動作せず、したがっ
てコンデンサＣ１は充電電荷を保持すると共に、位相比
較器２Ａの出力信号Ｄｏが「Ｌ」レベルを示すときに
は、定電流源３Ｂのみが動作してコンデンサＣ１の充電
電荷を「Ｌ」レベルの期間だけ放電させるように電流の
吸い込みを行う。このような、定電流源３Ａ，３Ｂの動
作については、図２（ｆ）に示してある。なお、定電流
源３Ａ，３Ｂの電流値は同一になるように設定する。
【００１１】このような定電流源３Ａ，３Ｂの動作によ
り、コンデンサＣ１の電位、即ち増幅器ＡＭＰの入力電
圧Ｖａは、図２（ｄ）に示すように直線的に変化する。
即ち、周波数ｆr の信号が周波数ｆp の信号より位相が
進んでおり、位相比較器２Ａの出力信号Ｄｏが「Ｈ」レ
ベルを示していると、この間、定電流源３Ａが動作して
コンデンサＣ１へ充電し、コンデンサＣ１の電位は直線
的に上昇する。次に、両信号の位相が等しくなり位相比
較器２Ａの出力信号Ｄｏが「Ｚ」レベルになると、定電
流源３Ａ，３Ｂは動作しないためコンデンサＣ１の電位
は変化しない。続いて、周波数ｆr の信号が周波数ｆp
の信号より位相が遅れて位相比較器２Ａの出力信号Ｄｏ
が「Ｌ」レベルになると、定電流源３Ｂが動作してコン
デンサＣ１の電荷を放電し、この間、コンデンサＣ１の
電位は直線的に下降する。そして、周波数ｆr の基準信
号に電圧制御発振器４の出力信号が同期し、両信号の位
相が一致すると、定電流源３Ａ，３Ｂは不動作となりコ
ンデンサＣ１の電位の下降が停止し一定の電位を保持す
る。
り、コンデンサＣ１の電位、即ち増幅器ＡＭＰの入力電
圧Ｖａは、図２（ｄ）に示すように直線的に変化する。
即ち、周波数ｆr の信号が周波数ｆp の信号より位相が
進んでおり、位相比較器２Ａの出力信号Ｄｏが「Ｈ」レ
ベルを示していると、この間、定電流源３Ａが動作して
コンデンサＣ１へ充電し、コンデンサＣ１の電位は直線
的に上昇する。次に、両信号の位相が等しくなり位相比
較器２Ａの出力信号Ｄｏが「Ｚ」レベルになると、定電
流源３Ａ，３Ｂは動作しないためコンデンサＣ１の電位
は変化しない。続いて、周波数ｆr の信号が周波数ｆp
の信号より位相が遅れて位相比較器２Ａの出力信号Ｄｏ
が「Ｌ」レベルになると、定電流源３Ｂが動作してコン
デンサＣ１の電荷を放電し、この間、コンデンサＣ１の
電位は直線的に下降する。そして、周波数ｆr の基準信
号に電圧制御発振器４の出力信号が同期し、両信号の位
相が一致すると、定電流源３Ａ，３Ｂは不動作となりコ
ンデンサＣ１の電位の下降が停止し一定の電位を保持す
る。
【００１２】このように、コンデンサＣ１の電位は直線
状に変化するため、後述するようにこのコンデンサＣ１
の電位をローパスフィルタＬＰＦにより平滑して電圧制
御発振器４へ与える場合、このフィルタＬＰＦのカット
オフ周波数を高く設定することができ、したがってこの
フィルタＬＰＦの減衰量が小となって出力信号の周波数
ｆr を発振器１の基準周波数に同期させる際の応答速度
が向上する。なお、コンデンサＣ１の電位が直線状に変
化することから、ローパスフィルタＬＰＦを省略してこ
の電圧を直接電圧制御発振器４へ印加することもでき、
また電圧にリップルを生じないことからシンセサイザと
しての応答速度を向上させることができる。
状に変化するため、後述するようにこのコンデンサＣ１
の電位をローパスフィルタＬＰＦにより平滑して電圧制
御発振器４へ与える場合、このフィルタＬＰＦのカット
オフ周波数を高く設定することができ、したがってこの
フィルタＬＰＦの減衰量が小となって出力信号の周波数
ｆr を発振器１の基準周波数に同期させる際の応答速度
が向上する。なお、コンデンサＣ１の電位が直線状に変
化することから、ローパスフィルタＬＰＦを省略してこ
の電圧を直接電圧制御発振器４へ印加することもでき、
また電圧にリップルを生じないことからシンセサイザと
しての応答速度を向上させることができる。
【００１３】ここで、コンデンサＣ１の電位Ｖａは、増
幅器ＡＭＰにより増幅されて出力電圧Ｖｂとなるが、こ
こでは電圧増幅を行わないため入力電圧Ｖａ及び出力電
圧Ｖｂの電位は等電位なり、この出力電圧Ｖｂはローパ
スフィルタＬＰＦにより平滑されてその出力電圧Ｖｃと
して図２（ｅ）に示すような出力波形が得られる。そし
て、この出力電圧Ｖｃは電圧制御発振器４の入力として
与えられ、電圧制御発振器４は、この電圧Ｖｃに応じた
周波数の信号に変換され、この変換された周波数の信号
が再び位相比較器２Ａの入力として与えられる。このよ
うな位相同期のループを形成させることにより、電圧制
御発振器４からは、基準周波数ｆr に同期した周波数の
信号が出力される。
幅器ＡＭＰにより増幅されて出力電圧Ｖｂとなるが、こ
こでは電圧増幅を行わないため入力電圧Ｖａ及び出力電
圧Ｖｂの電位は等電位なり、この出力電圧Ｖｂはローパ
スフィルタＬＰＦにより平滑されてその出力電圧Ｖｃと
して図２（ｅ）に示すような出力波形が得られる。そし
て、この出力電圧Ｖｃは電圧制御発振器４の入力として
与えられ、電圧制御発振器４は、この電圧Ｖｃに応じた
周波数の信号に変換され、この変換された周波数の信号
が再び位相比較器２Ａの入力として与えられる。このよ
うな位相同期のループを形成させることにより、電圧制
御発振器４からは、基準周波数ｆr に同期した周波数の
信号が出力される。
【００１４】なお、上記実施例では、定電流源３Ａ，３
Ｂを用い位相比較器２Ａの出力信号Ｄｏの変化に応じて
コンデンサＣ１への充放電を行い直流電圧を得るように
しているが、定電流源３Ａ，３Ｂの代わりに積分回路を
用いて構成することも可能である。また、上記実施例で
は、位相比較器２Ａの出力信号Ｄｏの「Ｈ」，「Ｌ」レ
ベルの期間、定電流源３Ａ，３Ｂを用いてコンデンサＣ
１への充放電を行い、各入力信号の位相や周波数の差に
相当する直流電圧を得るようにしているが、定電流源３
Ａ，３Ｂ及びコンデンサＣ１の代わりにアップダウンカ
ウンタ及びＤ／Ａ変換器を用い、出力信号Ｄｏの「Ｈ」
レベルの期間に相当するパルス数をカウントアップする
と共に、出力信号Ｄｏの「Ｌ」レベルの期間に相当する
パルス数をカウントダウンし、これらのカウント値をＤ
／Ａ変換器で直流電圧に変換するようにしてもよい。
Ｂを用い位相比較器２Ａの出力信号Ｄｏの変化に応じて
コンデンサＣ１への充放電を行い直流電圧を得るように
しているが、定電流源３Ａ，３Ｂの代わりに積分回路を
用いて構成することも可能である。また、上記実施例で
は、位相比較器２Ａの出力信号Ｄｏの「Ｈ」，「Ｌ」レ
ベルの期間、定電流源３Ａ，３Ｂを用いてコンデンサＣ
１への充放電を行い、各入力信号の位相や周波数の差に
相当する直流電圧を得るようにしているが、定電流源３
Ａ，３Ｂ及びコンデンサＣ１の代わりにアップダウンカ
ウンタ及びＤ／Ａ変換器を用い、出力信号Ｄｏの「Ｈ」
レベルの期間に相当するパルス数をカウントアップする
と共に、出力信号Ｄｏの「Ｌ」レベルの期間に相当する
パルス数をカウントダウンし、これらのカウント値をＤ
／Ａ変換器で直流電圧に変換するようにしてもよい。
【００１５】
【発明の効果】以上説明したように本発明によれば、入
力信号及び出力信号の位相差に応じて位相比較部から出
力される第１の電圧信号の入力期間には出力電圧を昇圧
し、，かつ第２の電圧信号の入力期間には出力電圧の昇
圧及び降圧を停止すると共に第３の電圧信号の入力期間
には出力電圧を降圧してそれぞれフィルタへ与えるよう
にしたので、フィルタに与える上記出力電圧を直線状に
変化させることができ、したがってフィルタのカットオ
フ周波数が高く設定され、出力信号の周波数を基準周波
数に同期させる際の応答速度を向上させることができ
る。また、上記出力電圧が直線状に変化しリップルが無
くなることからシンセサイザの応答性が向上する。
力信号及び出力信号の位相差に応じて位相比較部から出
力される第１の電圧信号の入力期間には出力電圧を昇圧
し、，かつ第２の電圧信号の入力期間には出力電圧の昇
圧及び降圧を停止すると共に第３の電圧信号の入力期間
には出力電圧を降圧してそれぞれフィルタへ与えるよう
にしたので、フィルタに与える上記出力電圧を直線状に
変化させることができ、したがってフィルタのカットオ
フ周波数が高く設定され、出力信号の周波数を基準周波
数に同期させる際の応答速度を向上させることができ
る。また、上記出力電圧が直線状に変化しリップルが無
くなることからシンセサイザの応答性が向上する。
【図１】本発明に係るシンセサイザの一実施例を示すブ
ロック図である。
ロック図である。
【図２】上記シンセサイザの動作を示すタイミングチャ
ートである。
ートである。
【符号の説明】 １ 発振器 ２Ａ 位相比較器 ３Ａ，３Ｂ 定電流源（電圧制御部） ４ 電圧制御発振器 ＡＭＰ 増幅器 ＬＰＦ ローパスフィルタ Ｃ１ コンデンサ（電圧制御部）
Claims (1)
- 【請求項１】 出力信号の周波数を基準となる入力信号
の周波数に同期して出力するシンセサイザにおいて、 前記出力信号及び入力信号の位相差を比較し位相差に応
じた第１，第２及び第３の３値の電圧信号として出力す
る位相比較部と、第１の電圧信号の入力期間には出力電
圧を昇圧し，かつ第２の電圧信号の入力期間には出力電
圧の昇圧及び降圧を停止すると共に第３の電圧信号の入
力期間には出力電圧を降圧する電圧制御部と、この電圧
制御部の出力電圧を平滑するフィルタと、平滑された出
力電圧に応じた周波数の信号を出力する電圧制御発振部
とを備えたことを特徴とするシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5067424A JPH06260935A (ja) | 1993-03-04 | 1993-03-04 | シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5067424A JPH06260935A (ja) | 1993-03-04 | 1993-03-04 | シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260935A true JPH06260935A (ja) | 1994-09-16 |
Family
ID=13344525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5067424A Pending JPH06260935A (ja) | 1993-03-04 | 1993-03-04 | シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260935A (ja) |
-
1993
- 1993-03-04 JP JP5067424A patent/JPH06260935A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950028348A (ko) | 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들 | |
| JP2912948B2 (ja) | 位相検出器 | |
| EP0376847A2 (en) | PLL synthesizer | |
| JPS5810018B2 (ja) | デイジタル位相比較器 | |
| JP3895028B2 (ja) | 周波数シンセサイザ | |
| EP1063775B1 (en) | Integrated circuit phase-locked loop charge pump | |
| JPH06260935A (ja) | シンセサイザ | |
| US20040066872A1 (en) | Method and apparatus for reducing clock jitter in a clock recovery circuit | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| AU750763B2 (en) | Frequency synthesiser | |
| JP2963552B2 (ja) | 周波数シンセサイザ | |
| KR200157538Y1 (ko) | 무조정 전압제어발진기를 가진 위상제어루프회로 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JP2813183B2 (ja) | 周波数位相同期回路 | |
| JPS6226607B2 (ja) | ||
| JPH0363249B2 (ja) | ||
| KR960006943B1 (ko) | 디지탈 위상동기루프(pll) | |
| JPH1056382A (ja) | Ｐｌｌ回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPH04273618A (ja) | Ｐｌｌ回路 | |
| JP2001036403A5 (ja) | 周波数シンセサイザ、リップルを補償する方法 | |
| JP2000307422A (ja) | Ｐｌｌ用ローパスフィルタ回路 | |
| JPH033517A (ja) | クロック発生装置 | |
| JPH07202689A (ja) | Ｐｌｌ回路 | |
| JPH01149512A (ja) | 自動周波数制御回路 |