JPH06260540A - プローバ - Google Patents
プローバInfo
- Publication number
- JPH06260540A JPH06260540A JP4619693A JP4619693A JPH06260540A JP H06260540 A JPH06260540 A JP H06260540A JP 4619693 A JP4619693 A JP 4619693A JP 4619693 A JP4619693 A JP 4619693A JP H06260540 A JPH06260540 A JP H06260540A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- semiconductor chips
- contact
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】ウェーハ厚のバラツキによるプローブカードと
半導体チップの接触不良及び半導体チップの破壊を防ぐ
こと。 【構成】ウェーハ２の複数の半導体チップとプローブカ
ード１とのコンタクト距離と、半導体チップの座標とを
記憶する記憶装置５を設け、半導体チップ間のコンタク
ト距離の差を演算する演算装置６を設け、あらかじめ設
定されているオーバードライブ量に演算されたコンタク
ト距離の差を増減し、駆動装置４で半導体チップ毎に最
適のオーバードライブ量でプローブカードと半導体チッ
プとをコンタクトする事により、ウェーハ厚のバラツキ
によるプローブカード１と半導体チップとの接触不良
や、コンタクトしすぎによる半導体チップの破壊を防止
する。
半導体チップの接触不良及び半導体チップの破壊を防ぐ
こと。 【構成】ウェーハ２の複数の半導体チップとプローブカ
ード１とのコンタクト距離と、半導体チップの座標とを
記憶する記憶装置５を設け、半導体チップ間のコンタク
ト距離の差を演算する演算装置６を設け、あらかじめ設
定されているオーバードライブ量に演算されたコンタク
ト距離の差を増減し、駆動装置４で半導体チップ毎に最
適のオーバードライブ量でプローブカードと半導体チッ
プとをコンタクトする事により、ウェーハ厚のバラツキ
によるプローブカード１と半導体チップとの接触不良
や、コンタクトしすぎによる半導体チップの破壊を防止
する。
Description
【０００１】
【産業上の利用分野】本発明はプローバに関し、特に半
導体チップ毎にオーバードライブ量を可変する事が可能
なプローバに関する。
導体チップ毎にオーバードライブ量を可変する事が可能
なプローバに関する。
【０００２】
【従来の技術】従来のプローバは、図５に示されている
ように、半導体ウェーハ２上の任意の１個の半導体チッ
プと、プローブカード１とのコンタクト距離を記憶し、
そのコンタクト距離にあらかじめ設定されているオーバ
ードライブ量を加えた値で、ウェーハ２上の全半導体チ
ップとプローブカードのリードとコンタクトする機構と
なっている。
ように、半導体ウェーハ２上の任意の１個の半導体チッ
プと、プローブカード１とのコンタクト距離を記憶し、
そのコンタクト距離にあらかじめ設定されているオーバ
ードライブ量を加えた値で、ウェーハ２上の全半導体チ
ップとプローブカードのリードとコンタクトする機構と
なっている。
【０００３】即ち図４において、従来では、まず半導体
ウェーハ２上の１個の半導体チップとのコンタクト距離
を、記憶装置５で記憶する（ステップ３０）。次に、ス
テップ３１で記憶されたコンタクト距離に設定されてい
るオーバードライブ量を加えてプロービングする。半導
体ウェーハ２は、ウェーハステージ３上に固定され、こ
のウェーハステージ３は駆動装置４で駆動されて、プロ
ーブカード１のコンタクトピンが所望の半導体チップと
コンタクトする。プロービング終了（ステップ３２）に
より、次の半導体ウェーハがロードされる（ステップ３
３）。そして、ステップ３１にもどる。
ウェーハ２上の１個の半導体チップとのコンタクト距離
を、記憶装置５で記憶する（ステップ３０）。次に、ス
テップ３１で記憶されたコンタクト距離に設定されてい
るオーバードライブ量を加えてプロービングする。半導
体ウェーハ２は、ウェーハステージ３上に固定され、こ
のウェーハステージ３は駆動装置４で駆動されて、プロ
ーブカード１のコンタクトピンが所望の半導体チップと
コンタクトする。プロービング終了（ステップ３２）に
より、次の半導体ウェーハがロードされる（ステップ３
３）。そして、ステップ３１にもどる。
【０００４】
【発明が解決しようとする課題】従来のプローバは、１
枚のウェーハ２の任意の１個の半導体チップとプローブ
カード１とのコンタクト距離に、あらかじめ設定されて
いるオーバードライブ量を加えた値で、半導体チップと
プローブカード１をコンタクトさせる。従って、ウェー
ハ２面内でのウェーハ厚のバラツキやウェーハ間のウェ
ーハ厚のバラツキ等を吸収できない為、半導体チップと
プローブカードの接触不良やコンタクトしすぎ等による
半導体チップの破壊といった問題点があった。
枚のウェーハ２の任意の１個の半導体チップとプローブ
カード１とのコンタクト距離に、あらかじめ設定されて
いるオーバードライブ量を加えた値で、半導体チップと
プローブカード１をコンタクトさせる。従って、ウェー
ハ２面内でのウェーハ厚のバラツキやウェーハ間のウェ
ーハ厚のバラツキ等を吸収できない為、半導体チップと
プローブカードの接触不良やコンタクトしすぎ等による
半導体チップの破壊といった問題点があった。
【０００５】本発明の目的は、前記問題点が解決され、
プローブカードの接続不良や接続破壊等が生じないよう
にしたプローバを提供することにある。
プローブカードの接続不良や接続破壊等が生じないよう
にしたプローバを提供することにある。
【０００６】
【課題を解決するための手段】本発明のプローバの構成
は、半導体ウェーハ上の複数の半導体チップのうちの任
意の１個の半導体チップと、プローブカードの探針との
各コンタクト距離、及び前記半導体チップの座標を記憶
する記憶装置と、前記記憶装置で記憶された前記複数の
半導体チップ間のコンタクト距離の差を演算する演算装
置と、あらかじめ設定されているオーバードライブ量に
前記演算の結果の値を増減させて、前記半導体チップ毎
にオーバーラップ量を可変する手段とを備えていること
を特徴とする。
は、半導体ウェーハ上の複数の半導体チップのうちの任
意の１個の半導体チップと、プローブカードの探針との
各コンタクト距離、及び前記半導体チップの座標を記憶
する記憶装置と、前記記憶装置で記憶された前記複数の
半導体チップ間のコンタクト距離の差を演算する演算装
置と、あらかじめ設定されているオーバードライブ量に
前記演算の結果の値を増減させて、前記半導体チップ毎
にオーバーラップ量を可変する手段とを備えていること
を特徴とする。
【０００７】
【実施例】図１は本発明の一実施例のプローバの動作機
能を示すフロー図である。図２は本発明の一実施例のプ
ローバを示すブロック図である。図３は本発明の一実施
例のプローバで使用される半導体ウェーハを示す平面図
である。
能を示すフロー図である。図２は本発明の一実施例のプ
ローバを示すブロック図である。図３は本発明の一実施
例のプローバで使用される半導体ウェーハを示す平面図
である。
【０００８】図２において、本実施例は、記憶装置５，
駆動装置４に、演算装置６が設けられる。
駆動装置４に、演算装置６が設けられる。
【０００９】図１に示すように、まずステップ２０で、
半導体ウェーハ３上の数点の半導体チップとのコンタク
ト距離と座標とを、記憶装置５で記憶する。
半導体ウェーハ３上の数点の半導体チップとのコンタク
ト距離と座標とを、記憶装置５で記憶する。
【００１０】次のステップ２１では、半導体チップ間の
コンタケト距離の差を演算する。
コンタケト距離の差を演算する。
【００１１】ステップ２２では、半導体チップ毎にオー
バードライブ量を増減して、プロービングを開始する。
バードライブ量を増減して、プロービングを開始する。
【００１２】ステップ２３で、プロービングが終了し、
次のステップ２４で、次の半導体ウェーハをロードす
る。
次のステップ２４で、次の半導体ウェーハをロードす
る。
【００１３】図３において、本半導体ウェーハは、領域
１２，１３，１４，１５，１６に、それぞれ半導体チッ
プ７，１１，１０，９，８が存在する。図３等を用い
て、半導体ウェーハ２上のオーバードライブ量可変領域
を、後述する。
１２，１３，１４，１５，１６に、それぞれ半導体チッ
プ７，１１，１０，９，８が存在する。図３等を用い
て、半導体ウェーハ２上のオーバードライブ量可変領域
を、後述する。
【００１４】駆動装置４が、ウェーハステージ３を上昇
させ、まず半導体ウェーハ２の半導体チップ８（図３）
をプローブカード１とコンタクトさせる。この時のウェ
ーハステージ３の移動距離と、半導体チップ８の座標を
記憶装置５に記憶させる。同様に、半導体チップ７，
９，１０，１１について、行う。演算装置６は、半導体
チップ８と７，半導体チップ８と１０，半導体チップ８
と１１の、記憶装置５に記憶された移動距離の差の演算
を行う。次に、半導体ウェーハ２を、半導体チップ７，
８，９，１０，１１の座標をもとに、均等に領域を演算
する。駆動装置４は演算された値をもとに領域１２をプ
ロービングする時は、あらかじめ設定されているオーバ
ードライブ量に、半導体チップ８と７の演算された移動
距離の差を増減して、プロービングする。
させ、まず半導体ウェーハ２の半導体チップ８（図３）
をプローブカード１とコンタクトさせる。この時のウェ
ーハステージ３の移動距離と、半導体チップ８の座標を
記憶装置５に記憶させる。同様に、半導体チップ７，
９，１０，１１について、行う。演算装置６は、半導体
チップ８と７，半導体チップ８と１０，半導体チップ８
と１１の、記憶装置５に記憶された移動距離の差の演算
を行う。次に、半導体ウェーハ２を、半導体チップ７，
８，９，１０，１１の座標をもとに、均等に領域を演算
する。駆動装置４は演算された値をもとに領域１２をプ
ロービングする時は、あらかじめ設定されているオーバ
ードライブ量に、半導体チップ８と７の演算された移動
距離の差を増減して、プロービングする。
【００１５】領域１３，１４，１５をプロービングする
時も同様に、それぞれの演算された結果にもとづき、オ
ーバードライブ量を増減し、プロービングを行う。領域
１６をプロービングする場合はあらかじめ設定されてい
るオーバードライブ量にてプロービングを行う。以上の
動作をウェーハ毎に行う。
時も同様に、それぞれの演算された結果にもとづき、オ
ーバードライブ量を増減し、プロービングを行う。領域
１６をプロービングする場合はあらかじめ設定されてい
るオーバードライブ量にてプロービングを行う。以上の
動作をウェーハ毎に行う。
【００１６】このように、本実施例のプローバの構成
は、半導体ウェーハ２上の複数の半導体チップとプロー
ブカード１とのコンタクトする距離と、その半導体チッ
プ座標とを記憶する記憶装置５と、記憶された半導体チ
ップ間のコンタクト距離の差を演算する演算装置６と、
あらかじめ設定されているオーバードライブ量に対して
半導体チップ毎に演算された値でオーバードライブ量を
可変する手段とを有する。
は、半導体ウェーハ２上の複数の半導体チップとプロー
ブカード１とのコンタクトする距離と、その半導体チッ
プ座標とを記憶する記憶装置５と、記憶された半導体チ
ップ間のコンタクト距離の差を演算する演算装置６と、
あらかじめ設定されているオーバードライブ量に対して
半導体チップ毎に演算された値でオーバードライブ量を
可変する手段とを有する。
【００１７】
【発明の効果】以上説明したように、本発明は、ウェー
ハの数個の半導体チップとプローブカードとのコンタク
ト距離と、その半導体チップ座標とを記憶し、半導体チ
ップ間のコンタクト距離の差を演算し、あらかじめ設定
されているオーバードライブ量を、半導体チップ毎に可
変し、プロービングする為、ウェーハ面内及びウェーハ
間のウェーハ厚のバラツキによる半導体チップとプロー
ブカードとの接触不良，及びコンタクトしすぎによる半
導体チップの破壊を防止できるという効果がある。
ハの数個の半導体チップとプローブカードとのコンタク
ト距離と、その半導体チップ座標とを記憶し、半導体チ
ップ間のコンタクト距離の差を演算し、あらかじめ設定
されているオーバードライブ量を、半導体チップ毎に可
変し、プロービングする為、ウェーハ面内及びウェーハ
間のウェーハ厚のバラツキによる半導体チップとプロー
ブカードとの接触不良，及びコンタクトしすぎによる半
導体チップの破壊を防止できるという効果がある。
【図１】本発明の一実施例のプローバの機能を示すフロ
ー図である。
ー図である。
【図２】図１に示したプローバのブロック図である。
【図３】図１に示したオーバードライブ量・可変の演算
方法を半導体ウェーハ上で示す平面図である。
方法を半導体ウェーハ上で示す平面図である。
【図４】従来のプローバの機能を示すフロー図である。
【図５】図４に示したプローバのブロック図である。
１ プローブカード ２ 半導体ウェーハ ３ ウェーハステージ ４ 駆動装置 ５ 記憶装置 ６ 演算装置 ７，８，９，１０，１１ 半導体チップ １２，１３，１４，１５，１６ 領域
Claims (1)
- 【請求項１】 半導体ウェーハ上の複数の半導体チップ
のうちの任意の１個の半導体チップと、プローブカード
の探針との各コンタクト距離、及び前記半導体チップの
座標を記憶する記憶装置と、前記記憶装置で記憶された
前記複数の半導体チップ間のコンタクト距離の差を演算
する演算装置と、あらかじめ設定されているオーバード
ライブ量に前記演算の結果の値を増減させて、前記半導
体チップ毎にオーバーラップ量を可変する手段とを備え
ていることを特徴とするプローバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4619693A JPH06260540A (ja) | 1993-03-08 | 1993-03-08 | プローバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4619693A JPH06260540A (ja) | 1993-03-08 | 1993-03-08 | プローバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260540A true JPH06260540A (ja) | 1994-09-16 |
Family
ID=12740325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4619693A Pending JPH06260540A (ja) | 1993-03-08 | 1993-03-08 | プローバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260540A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006525497A (ja) * | 2003-05-09 | 2006-11-09 | アーテーゲー、テスト、ジステムス、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング、ウント、コンパニー、コマンディット、ゲゼルシャフト | 非実装回路板の試験方法 |
| KR100727731B1 (ko) * | 2002-08-05 | 2007-06-13 | 가부시키가이샤 덴소 | 펌프 모듈 |
| JP2007165598A (ja) * | 2005-12-14 | 2007-06-28 | Tokyo Seimitsu Co Ltd | プローバ、プローブ接触方法及びそのためのプログラム |
| JP2014055879A (ja) * | 2012-09-13 | 2014-03-27 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
-
1993
- 1993-03-08 JP JP4619693A patent/JPH06260540A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727731B1 (ko) * | 2002-08-05 | 2007-06-13 | 가부시키가이샤 덴소 | 펌프 모듈 |
| JP2006525497A (ja) * | 2003-05-09 | 2006-11-09 | アーテーゲー、テスト、ジステムス、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング、ウント、コンパニー、コマンディット、ゲゼルシャフト | 非実装回路板の試験方法 |
| JP2007165598A (ja) * | 2005-12-14 | 2007-06-28 | Tokyo Seimitsu Co Ltd | プローバ、プローブ接触方法及びそのためのプログラム |
| JP2014055879A (ja) * | 2012-09-13 | 2014-03-27 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940588A (en) | Parallel testing of CPU cache and instruction units | |
| JP2837837B2 (ja) | 半導体集積回路の製造方法 | |
| US7329168B2 (en) | Extended Kalman filter incorporating offline metrology | |
| JPH0395471A (ja) | 電子部品の検査装置 | |
| KR100562223B1 (ko) | 반도체칩제조방법 | |
| JPH06260540A (ja) | プローバ | |
| US6165805A (en) | Scan tool recipe server | |
| JPS63211739A (ja) | 半導体装置 | |
| JP2582906B2 (ja) | 半導体装置の直流電流・電圧特性の測定方法 | |
| JPH1167855A (ja) | ウエハテスト用搬送装置及びそのウエハテスト方法 | |
| US6495055B2 (en) | Variable time etching system according to the accumulated number of devices being processed and a method for etching in the same manner | |
| US7029929B1 (en) | Method of manufacturing semiconductor devices using a bond program verification system | |
| JPS60748A (ja) | 半導体用プロ−ブカ−ド | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPH02235356A (ja) | 半導体装置 | |
| JPH05299485A (ja) | ウェハープロービング装置におけるステージ移動方法 | |
| JPH02144931A (ja) | 半導体装置 | |
| TW201947568A (zh) | 用於驅動觸控顯示面板的設備和方法 | |
| JP2000040717A (ja) | Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法 | |
| JPH04346452A (ja) | 半導体集積回路 | |
| JPH06334016A (ja) | 半導体ウェハー | |
| JPS61274335A (ja) | ウエハテスト方法 | |
| KR20000041738A (ko) | 핸들러에서 반도체 소자의 로딩 및 언로딩 제어장치 및 방법 | |
| JPH04147637A (ja) | 半導体集積回路のテストプログラムによる試験方法 | |
| JPH0218949A (ja) | Ｉｃテストプログラムの編集装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |