JPH06252648A - 0−π変調器 - Google Patents
0−π変調器Info
- Publication number
- JPH06252648A JPH06252648A JP3637293A JP3637293A JPH06252648A JP H06252648 A JPH06252648 A JP H06252648A JP 3637293 A JP3637293 A JP 3637293A JP 3637293 A JP3637293 A JP 3637293A JP H06252648 A JPH06252648 A JP H06252648A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- microstrip
- input terminal
- line
- microstrip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】
【目的】 搬送波を変調波に変換するときに発生する変
換損失を小さくすることを目的とする。また、変調波の
出力位相誤差を小さくすることを目的とする。 【構成】 データ信号入力端子に調波阻止回路を設け
た。また、マイクロストリップ線路の搬送波入力端子に
キャパシタと、基板裏面スロット線路にスロット線路合
成器と、搬送波阻止回路を備えたマイクロストリップ線
路のデータ信号入力端子を設け、さらにマイクロストリ
ップ/スロット変換器の先端開放マイクロストリップ線
路上にスルーホール、または先端開放マイクロストリッ
プ線路に並列接続するスルーホールを設けた。 【効果】 搬送波を変調波に変換するときに発生する変
換損失を小さくする効果がある。また、変調波出力端子
に出力する変調波の出力位相誤差を小さくする効果があ
る。
換損失を小さくすることを目的とする。また、変調波の
出力位相誤差を小さくすることを目的とする。 【構成】 データ信号入力端子に調波阻止回路を設け
た。また、マイクロストリップ線路の搬送波入力端子に
キャパシタと、基板裏面スロット線路にスロット線路合
成器と、搬送波阻止回路を備えたマイクロストリップ線
路のデータ信号入力端子を設け、さらにマイクロストリ
ップ/スロット変換器の先端開放マイクロストリップ線
路上にスルーホール、または先端開放マイクロストリッ
プ線路に並列接続するスルーホールを設けた。 【効果】 搬送波を変調波に変換するときに発生する変
換損失を小さくする効果がある。また、変調波出力端子
に出力する変調波の出力位相誤差を小さくする効果があ
る。
Description
【0001】
【産業上の利用分野】この発明は、マイクロ波集積回路
で構成する0−π変調器に関するものである。
で構成する0−π変調器に関するものである。
【0002】
【従来の技術】図4は従来の0−π変調器の基板パター
ン図である。同図において1はマイクロストリップ線路
の搬送波入力端子、2はマイクロストリップ線路の変調
波出力端子、3はマイクロストリップ線路のデータ信号
入力端子、4は搬送波を基板表面のマイクロストリップ
線路から基板裏面のスロット線路に伝送するマイクロス
トリップ/スロット変換器、5は基板裏面のスロット線
路に接続されたダイオード、6は基板裏面のスロット線
路、7は変調波を基板裏面のスロット線路から基板表面
のマイクロストリップ線路に伝送するスロット/マイク
ロストリップ変換器、8は基板裏面のスロット線路に接
続された低域通過フィルタ、9はデータ信号を基板表面
のマイクロストリップ線路から基板裏面のスロット線路
に伝送するスルーホール、10は0−π変調器を構成す
る基板である。
ン図である。同図において1はマイクロストリップ線路
の搬送波入力端子、2はマイクロストリップ線路の変調
波出力端子、3はマイクロストリップ線路のデータ信号
入力端子、4は搬送波を基板表面のマイクロストリップ
線路から基板裏面のスロット線路に伝送するマイクロス
トリップ/スロット変換器、5は基板裏面のスロット線
路に接続されたダイオード、6は基板裏面のスロット線
路、7は変調波を基板裏面のスロット線路から基板表面
のマイクロストリップ線路に伝送するスロット/マイク
ロストリップ変換器、8は基板裏面のスロット線路に接
続された低域通過フィルタ、9はデータ信号を基板表面
のマイクロストリップ線路から基板裏面のスロット線路
に伝送するスルーホール、10は0−π変調器を構成す
る基板である。
【0003】次に動作について説明する。搬送波入力端
子1より入力された搬送波は、マイクロストリップ/ス
ロット変換器4により基板表面のマイクロストリップ線
路から基板裏面の2本のスロット線路6に伝送し、この
2本のスロット線路6に接続された異なる極性を接地し
た2個のダイオード5に入力される。また、データ信号
入力端子3より入力されたデータ信号は、スルーホール
9により基板表面のマイクロストリップ線路から基板裏
面の2本のスロット線路6に伝送し、低域通過フィルタ
8とスロット/マイクロストリップ変換器7を通過し、
2本のスロット線路6を通り、この2本のスロット線路
に接続された異なる極性を接地した2個のダイオード5
に入力される。この2個のダイオード5で搬送波入力端
子1より入力された搬送波は、データ信号入力端子3よ
り入力されたデータ信号により変調され変調波となり、
2本のスロット線路6を通り、スロット/マイクロスト
リップ変換器7により基板裏面の2本のスロット線路6
から基板表面のマイクロストリップ線路に伝送し、変調
波出力端子2より出力する。
子1より入力された搬送波は、マイクロストリップ/ス
ロット変換器4により基板表面のマイクロストリップ線
路から基板裏面の2本のスロット線路6に伝送し、この
2本のスロット線路6に接続された異なる極性を接地し
た2個のダイオード5に入力される。また、データ信号
入力端子3より入力されたデータ信号は、スルーホール
9により基板表面のマイクロストリップ線路から基板裏
面の2本のスロット線路6に伝送し、低域通過フィルタ
8とスロット/マイクロストリップ変換器7を通過し、
2本のスロット線路6を通り、この2本のスロット線路
に接続された異なる極性を接地した2個のダイオード5
に入力される。この2個のダイオード5で搬送波入力端
子1より入力された搬送波は、データ信号入力端子3よ
り入力されたデータ信号により変調され変調波となり、
2本のスロット線路6を通り、スロット/マイクロスト
リップ変換器7により基板裏面の2本のスロット線路6
から基板表面のマイクロストリップ線路に伝送し、変調
波出力端子2より出力する。
【0004】
【発明が解決しようとする課題】従来の0−π変調器は
以上のように構成されているので、ダイオードで発生し
た変調波の一部が、低域通過フィルタを通過してしま
い、スルーホールを通過し、データ信号入力端子に漏
れ、変調波出力端子に出力する変調波の出力電力が低下
し、搬送波を変調波に変換するときに発生する変換損失
が大きくなってしまうという課題があった。
以上のように構成されているので、ダイオードで発生し
た変調波の一部が、低域通過フィルタを通過してしま
い、スルーホールを通過し、データ信号入力端子に漏
れ、変調波出力端子に出力する変調波の出力電力が低下
し、搬送波を変調波に変換するときに発生する変換損失
が大きくなってしまうという課題があった。
【0005】また、従来の0−π変調器は、マイクロス
トリップ線路の変調波出力端子を有するスロット/マイ
クロストリップ変換器の部分が、基板裏面の2本のスロ
ット線路から基板表面のマイクロストリップ線路に伝送
する構成であるため、2本のスロット線路のパターン間
隔の物理長分、0−π変調器の特性上、非常に大切な変
調波出力端子に出力する変調波の出力位相に誤差が生じ
てしまうという課題があった。
トリップ線路の変調波出力端子を有するスロット/マイ
クロストリップ変換器の部分が、基板裏面の2本のスロ
ット線路から基板表面のマイクロストリップ線路に伝送
する構成であるため、2本のスロット線路のパターン間
隔の物理長分、0−π変調器の特性上、非常に大切な変
調波出力端子に出力する変調波の出力位相に誤差が生じ
てしまうという課題があった。
【0006】この発明は上記のような課題を解消するた
めになされたもので、変換損失が小さく、出力位相誤差
が小さい0−π変調器を得ることを目的とする。
めになされたもので、変換損失が小さく、出力位相誤差
が小さい0−π変調器を得ることを目的とする。
【0007】
【課題を解決するための手段】この発明による0−π変
調器は、変換損失を小さくするためにデータ信号入力端
子に変調波阻止回路を設けたものである。
調器は、変換損失を小さくするためにデータ信号入力端
子に変調波阻止回路を設けたものである。
【0008】また、出力位相誤差を小さくするためにマ
イクロストリップ線路の搬送波入力端子にキャパシタ
と、基板裏面スロット線路にスロット線路合成器と、搬
送波阻止回路を備えたマイクロストリップ線路のデータ
信号入力端子を設け、さらにマイクロストリップ/スロ
ット変換器の先端開放マイクロストリップ線路上にスル
ーホール、または先端開放マイクロストリップ線路に並
列接続するスルーホールを設けたものである。
イクロストリップ線路の搬送波入力端子にキャパシタ
と、基板裏面スロット線路にスロット線路合成器と、搬
送波阻止回路を備えたマイクロストリップ線路のデータ
信号入力端子を設け、さらにマイクロストリップ/スロ
ット変換器の先端開放マイクロストリップ線路上にスル
ーホール、または先端開放マイクロストリップ線路に並
列接続するスルーホールを設けたものである。
【0009】
【作用】この発明における0−π変調器は、データ信号
入力端子に変調波阻止回路を設けたことにより、搬送波
を変調波に変換するときに発生する変換損失を小さくす
る。
入力端子に変調波阻止回路を設けたことにより、搬送波
を変調波に変換するときに発生する変換損失を小さくす
る。
【0010】また、マイクロストリップ線路の搬送波入
力端子にキャパシタと、基板裏面スロット線路にスロッ
ト線路合成器と、マイクロストリップ線路のデータ信号
入力端子を設け、さらにマイクロストリップ/スロット
変換器の先端開放マイクロストリップ線路上にスルーホ
ール、または先端開放マイクロストリップ線路に並列接
続するスルーホールを設けたことにより、出力位相誤差
を小さくする。
力端子にキャパシタと、基板裏面スロット線路にスロッ
ト線路合成器と、マイクロストリップ線路のデータ信号
入力端子を設け、さらにマイクロストリップ/スロット
変換器の先端開放マイクロストリップ線路上にスルーホ
ール、または先端開放マイクロストリップ線路に並列接
続するスルーホールを設けたことにより、出力位相誤差
を小さくする。
【0011】
【実施例】実施例1.図1は、この発明の特徴をなす0
−π変調器の回路パターン図である。同図において1は
マイクロストリップ線路の搬送波入力端子、2はマイク
ロストリップ線路の変調波出力端子、3はマイクロスト
リップ線路のデータ信号入力端子、4は搬送波を基板表
面のマイクロストリップ線路から基板裏面のスロット線
路に伝送するマイクロストリップ/スロット変換器、5
は基板裏面のスロット線路に接続されたダイオード、6
は基板裏面のスロット線路、7は変調波を基板裏面のス
ロット線路から基板表面のマイクロストリップ線路に伝
送するスロット/マイクロストリップ変換器、8は基板
裏面のスロット線路に接続された低域通過フィルタ、9
はデータ信号を基板表面のマイクロストリップ線路から
基板裏面のスロット線路に伝送するスルーホール、10
は0−π変調器を構成する基板、11はマイクロストリ
ップ線路のデータ信号入力端子に接続された変調波阻止
回路である。
−π変調器の回路パターン図である。同図において1は
マイクロストリップ線路の搬送波入力端子、2はマイク
ロストリップ線路の変調波出力端子、3はマイクロスト
リップ線路のデータ信号入力端子、4は搬送波を基板表
面のマイクロストリップ線路から基板裏面のスロット線
路に伝送するマイクロストリップ/スロット変換器、5
は基板裏面のスロット線路に接続されたダイオード、6
は基板裏面のスロット線路、7は変調波を基板裏面のス
ロット線路から基板表面のマイクロストリップ線路に伝
送するスロット/マイクロストリップ変換器、8は基板
裏面のスロット線路に接続された低域通過フィルタ、9
はデータ信号を基板表面のマイクロストリップ線路から
基板裏面のスロット線路に伝送するスルーホール、10
は0−π変調器を構成する基板、11はマイクロストリ
ップ線路のデータ信号入力端子に接続された変調波阻止
回路である。
【0012】次に動作について説明する。搬送波入力端
子1より入力された搬送波は、マイクロストリップ/ス
ロット変換器4により基板表面のマイクロストリップ線
路から基板裏面の2本のスロット線路に伝送し、この2
本のスロット線路6に接続された異なる極性を接地した
2個のダイオード5に入力される。また、データ信号入
力端子3より入力されたデータ信号は、変調波阻止回路
11を通過し、スルーホール9により基板表面のマイク
ロストリップ線路から基板裏面の2本のスロット線路6
に伝送し、低域通過フィルタ8とスロット/マイクロス
トリップ変換器7を通過し、2本のスロット線路6を通
り、この2本のスロット線路に接続された異なる極性を
接地した2個のダイオード5に入力される。この2個の
ダイオード5で搬送波入力端子1より入力された搬送波
は、データ信号入力端子3より入力されたデータ信号に
より変調され変調波となり、2本のスロット線路6を通
り、スロット/マイクロストリップ変換器7により基板
裏面の2本のスロット線路6から基板表面のマイクロス
トリップ線路に伝送し、変調波出力端子2より出力す
る。
子1より入力された搬送波は、マイクロストリップ/ス
ロット変換器4により基板表面のマイクロストリップ線
路から基板裏面の2本のスロット線路に伝送し、この2
本のスロット線路6に接続された異なる極性を接地した
2個のダイオード5に入力される。また、データ信号入
力端子3より入力されたデータ信号は、変調波阻止回路
11を通過し、スルーホール9により基板表面のマイク
ロストリップ線路から基板裏面の2本のスロット線路6
に伝送し、低域通過フィルタ8とスロット/マイクロス
トリップ変換器7を通過し、2本のスロット線路6を通
り、この2本のスロット線路に接続された異なる極性を
接地した2個のダイオード5に入力される。この2個の
ダイオード5で搬送波入力端子1より入力された搬送波
は、データ信号入力端子3より入力されたデータ信号に
より変調され変調波となり、2本のスロット線路6を通
り、スロット/マイクロストリップ変換器7により基板
裏面の2本のスロット線路6から基板表面のマイクロス
トリップ線路に伝送し、変調波出力端子2より出力す
る。
【0013】変調波阻止回路11は、変調波周波数の1
/4波長の長さの先端開放マイクロストリップ線路がデ
ータ信号入力端子3のマイクロストリップ線路に並列接
続されたものである。このような回路構成にすると、デ
ータ信号入力端子3のマイクロストリップ線路におい
て、先端開放マイクロストリップ線路との接続点で、変
調波周波数でのインピーダンスが短絡になる。従って、
2個のダイオード5で発生した変調波は、2本のスロッ
ト線路6を通り、スロット/マイクロストリップ変換器
7を通過してしまい、さらに低域通過フィルタ8と、ス
ルーホール9を通過してしまっても、データ信号入力端
子3のマイクロストリップ線路に変調波阻止回路11が
接続されているため、データ信号入力端子3に漏れるこ
とはなく、搬送波を変調波に変換するときに発生する変
換損失が大きくなることはない。
/4波長の長さの先端開放マイクロストリップ線路がデ
ータ信号入力端子3のマイクロストリップ線路に並列接
続されたものである。このような回路構成にすると、デ
ータ信号入力端子3のマイクロストリップ線路におい
て、先端開放マイクロストリップ線路との接続点で、変
調波周波数でのインピーダンスが短絡になる。従って、
2個のダイオード5で発生した変調波は、2本のスロッ
ト線路6を通り、スロット/マイクロストリップ変換器
7を通過してしまい、さらに低域通過フィルタ8と、ス
ルーホール9を通過してしまっても、データ信号入力端
子3のマイクロストリップ線路に変調波阻止回路11が
接続されているため、データ信号入力端子3に漏れるこ
とはなく、搬送波を変調波に変換するときに発生する変
換損失が大きくなることはない。
【0014】実施例2.図2は、この発明の特徴をなす
0−π変調器の回路パターン図である。同図において1
はマイクロストリップ線路の搬送波入力端子、2はマイ
クロストリップ線路の変調波出力端子、3はマイクロス
トリップ線路のデータ信号入力端子、4は搬送波を基板
表面のマイクロストリップ線路から基板裏面のスロット
線路に伝送するマイクロストリップ/スロット変換器、
5は基板裏面のスロット線路に接続されたダイオード、
6は基板裏面のスロット線路、7は変調波を基板裏面の
スロット線路から基板表面のマイクロストリップ線路に
伝送するスロット/マイクロストリップ変換器、8は基
板裏面のスロット線路に接続された低域通過フィルタ、
9はデータ信号を基板表面のマイクロストリップ線路か
ら基板裏面のスロット線路に伝送するスルーホール、1
0は0−π変調器を構成する基板、12はマイクロスト
リップ線路の搬送波入力端子に接続されたキャパシタ、
13はマイクロストリップ線路のデータ信号入力端子に
接続された搬送波阻止回路、14は2本のスロット線路
を1本のスロット線路に合成するスロット線路合成器で
ある。
0−π変調器の回路パターン図である。同図において1
はマイクロストリップ線路の搬送波入力端子、2はマイ
クロストリップ線路の変調波出力端子、3はマイクロス
トリップ線路のデータ信号入力端子、4は搬送波を基板
表面のマイクロストリップ線路から基板裏面のスロット
線路に伝送するマイクロストリップ/スロット変換器、
5は基板裏面のスロット線路に接続されたダイオード、
6は基板裏面のスロット線路、7は変調波を基板裏面の
スロット線路から基板表面のマイクロストリップ線路に
伝送するスロット/マイクロストリップ変換器、8は基
板裏面のスロット線路に接続された低域通過フィルタ、
9はデータ信号を基板表面のマイクロストリップ線路か
ら基板裏面のスロット線路に伝送するスルーホール、1
0は0−π変調器を構成する基板、12はマイクロスト
リップ線路の搬送波入力端子に接続されたキャパシタ、
13はマイクロストリップ線路のデータ信号入力端子に
接続された搬送波阻止回路、14は2本のスロット線路
を1本のスロット線路に合成するスロット線路合成器で
ある。
【0015】次に動作について説明する。搬送波入力端
子1より入力された搬送波は、キャパシタ12を通過
し、搬送波阻止回路13が接続されているためデータ信
号入力端子3方向へは伝送せず、マイクロストリップ/
スロット変換器4により基板表面のマイクロストリップ
線路から基板裏面の2本のスロット線路に伝送し、この
2本のスロット線路に接続された異なる極性を接地した
2個のダイオード5に入力される。また、データ信号入
力端子3より入力されたデータ信号は、搬送波阻止回路
13を通過し、キャパシタ12が接続されているため搬
送波よりも周波数の低いデータ信号は搬送波入力端子1
方向へは伝送せず、マイクロストリップ/スロット変換
器の先端開放マイクロストリップ線路上のスルーホール
9を通り、基板裏面の2個のダイオード5に入力され
る。この2個のダイオード5で搬送波入力端子1より入
力された搬送波は、データ信号入力端子3より入力され
たデータ信号により変調され変調波となり、2本のスロ
ット線路からスロット線路合成器14により1本スロッ
ト線路になり、スロット線路6を通り、スロット/マイ
クロストリップ変換器7を通過し、変調波出力端子2に
出力する。
子1より入力された搬送波は、キャパシタ12を通過
し、搬送波阻止回路13が接続されているためデータ信
号入力端子3方向へは伝送せず、マイクロストリップ/
スロット変換器4により基板表面のマイクロストリップ
線路から基板裏面の2本のスロット線路に伝送し、この
2本のスロット線路に接続された異なる極性を接地した
2個のダイオード5に入力される。また、データ信号入
力端子3より入力されたデータ信号は、搬送波阻止回路
13を通過し、キャパシタ12が接続されているため搬
送波よりも周波数の低いデータ信号は搬送波入力端子1
方向へは伝送せず、マイクロストリップ/スロット変換
器の先端開放マイクロストリップ線路上のスルーホール
9を通り、基板裏面の2個のダイオード5に入力され
る。この2個のダイオード5で搬送波入力端子1より入
力された搬送波は、データ信号入力端子3より入力され
たデータ信号により変調され変調波となり、2本のスロ
ット線路からスロット線路合成器14により1本スロッ
ト線路になり、スロット線路6を通り、スロット/マイ
クロストリップ変換器7を通過し、変調波出力端子2に
出力する。
【0016】搬送波阻止回路13は、搬送波周波数の1
/4波長の長さの先端開放マイクロストリップ線路がデ
ータ信号入力端子3のマイクロストリップ線路に並列接
続されたものである。このような回路構成にすると、デ
ータ信号入力端子3のマイクロストリップ線路におい
て、先端開放マイクロストリップ線路との接続点で、搬
送波周波数でのインピーダンスが短絡になる。さらに、
データ信号入力端子3のマイクロストリップ線路と先端
開放マイクロストリップ線路との接続点から、搬送波入
力端子1のマイクロストリップ線路までの距離を1/4
波長の長さにすることにより、搬送波入力端子1のマイ
クロストリップ線路との接続点において、搬送波周波数
でのインピーダンスが開放になる。従って、搬送波入力
端子1のマイクロストリップ線路からデータ信号入力端
子3方向は、何も接続されていないように見える。
/4波長の長さの先端開放マイクロストリップ線路がデ
ータ信号入力端子3のマイクロストリップ線路に並列接
続されたものである。このような回路構成にすると、デ
ータ信号入力端子3のマイクロストリップ線路におい
て、先端開放マイクロストリップ線路との接続点で、搬
送波周波数でのインピーダンスが短絡になる。さらに、
データ信号入力端子3のマイクロストリップ線路と先端
開放マイクロストリップ線路との接続点から、搬送波入
力端子1のマイクロストリップ線路までの距離を1/4
波長の長さにすることにより、搬送波入力端子1のマイ
クロストリップ線路との接続点において、搬送波周波数
でのインピーダンスが開放になる。従って、搬送波入力
端子1のマイクロストリップ線路からデータ信号入力端
子3方向は、何も接続されていないように見える。
【0017】また、2個のダイオード5で発生した変調
波は、2本のスロット線路からスロット線路合成器14
により1本スロット線路になり、スロット線路6を通
り、スロット/マイクロストリップ変換器7を通過し、
変調波出力端子2に出力する。スロット/マイクロスト
リップ変換器7では、1本スロット線路からマイクロス
トリップ線路に伝送されるため、この部分で変調波の出
力位相に誤差が生じることはない。
波は、2本のスロット線路からスロット線路合成器14
により1本スロット線路になり、スロット線路6を通
り、スロット/マイクロストリップ変換器7を通過し、
変調波出力端子2に出力する。スロット/マイクロスト
リップ変換器7では、1本スロット線路からマイクロス
トリップ線路に伝送されるため、この部分で変調波の出
力位相に誤差が生じることはない。
【0018】図3は、この発明の他の実施例を示す図で
あり、図2の実施例と異なるところは、マイクロストリ
ップ/スロット変換器の先端開放マイクロストリップ線
路上のスルーホール9の代わりとして、マイクロストリ
ップ/スロット変換器の先端開放マイクロストリップ線
路に並列接続するスルーホール9を用いて図2の実施例
と同様に動作する0−π変調器を形成したところにあ
る。なお、マイクロストリップ/スロット変換器の先端
開放マイクロストリップ線路上のスルーホール9とマイ
クロストリップ/スロット変換器の先端開放マイクロス
トリップ線路に並列接続するスルーホール9は、同じ作
用をする。
あり、図2の実施例と異なるところは、マイクロストリ
ップ/スロット変換器の先端開放マイクロストリップ線
路上のスルーホール9の代わりとして、マイクロストリ
ップ/スロット変換器の先端開放マイクロストリップ線
路に並列接続するスルーホール9を用いて図2の実施例
と同様に動作する0−π変調器を形成したところにあ
る。なお、マイクロストリップ/スロット変換器の先端
開放マイクロストリップ線路上のスルーホール9とマイ
クロストリップ/スロット変換器の先端開放マイクロス
トリップ線路に並列接続するスルーホール9は、同じ作
用をする。
【0019】
【発明の効果】以上のように、この発明によれば、デー
タ信号入力端子に変調波阻止回路を設けたことにより、
変換損失が小さくなる効果がある。また、マイクロスト
リップ線路の搬送波入力端子にキャパシタと、基板裏面
スロット線路にスロット線路合成器と、搬送波阻止回路
を備えたマイクロストリップ線路のデータ信号入力端子
を設け、さらにマイクロストリップ/スロット変換器の
先端開放マイクロストリップ線路上にスルーホール、ま
たは先端開放マイクロストリップ線路に並列接続するス
ルーホールを設けたことにより、出力位相誤差が小さく
なる効果がある。
タ信号入力端子に変調波阻止回路を設けたことにより、
変換損失が小さくなる効果がある。また、マイクロスト
リップ線路の搬送波入力端子にキャパシタと、基板裏面
スロット線路にスロット線路合成器と、搬送波阻止回路
を備えたマイクロストリップ線路のデータ信号入力端子
を設け、さらにマイクロストリップ/スロット変換器の
先端開放マイクロストリップ線路上にスルーホール、ま
たは先端開放マイクロストリップ線路に並列接続するス
ルーホールを設けたことにより、出力位相誤差が小さく
なる効果がある。
【図1】この発明の一実施例による0−π変調器の基板
パターン図である。
パターン図である。
【図2】この発明の別の実施例による0−π変調器の基
板パターン図である。
板パターン図である。
【図3】この発明の別の実施例による0−π変調器の基
板パターン図である。
板パターン図である。
【図4】この発明の基礎となる従来の0−π変調器の基
板パターン図である。
板パターン図である。
1 搬送波入力端子 2 変調波出力端子 3 データ信号入力端子 4 マイクロストリップ/スロット変換器ダイオード 5 ダイオード 6 スロット線路 7 スロット/マイクロストリップ変換器 8 低域通過フィルタ 9 スルーホール 10 基板 11 変調波阻止回路 12 キャパシタ 13 搬送波阻止回路 14 スロット線路合成器
Claims (3)
- 【請求項1】 基板の表面に形成されたマイクロストリ
ップ線路と基板の裏面に形成されたスロット線路で構成
され、マイクロストリップ線路の搬送波入力端子を有す
るマイクロストリップ/スロット変換器と、このマイク
ロストリップ/スロット変換器の2本のスロット線路に
接続された異なる極性を接地した2個のダイオードと、
この2個のダイオードに接続された2本のスロット線路
と、この2本のスロット線路に接続されたマイクロスト
リップ線路の変調波出力端子を有するスロット/マイク
ロストリップ変換器と、このスロット/マイクロストリ
ップ変換器の2本のスロット線路に接続された2個の低
域通過フィルタと、この2個の低域通過フィルタに接続
されたマイクロストリップ線路のデータ信号入力端子を
有するスルーホールとから成る0−π変調器において、
データ信号入力端子に変調波阻止回路を設けたことを特
徴とする0−π変調器。 - 【請求項2】 基板の表面に形成されたマイクロストリ
ップ線路と基板の裏面に形成されたスロット線路で構成
され、マイクロストリップ線路の搬送波入力端子を有す
るマイクロストリップ/スロット変換器と、このマイク
ロストリップ/スロット変換器の2本のスロット線路に
接続された異なる極性を接地した2個のダイオードと、
この2個のダイオードに接続された2本のスロット線路
と、この2本のスロット線路に接続されたマイクロスト
リップ線路の変調波出力端子を有するスロット/マイク
ロストリップ変換器と、このスロット/マイクロストリ
ップ変換器の2本のスロット線路に接続された2個の低
域通過フィルタと、この2個の低域通過フィルタに接続
されたマイクロストリップ線路のデータ信号入力端子を
有するスルーホールとから成る0−π変調器において、
マイクロストリップ線路の搬送波入力端子にキャパシタ
と、基板裏面スロット線路にスロット線路合成器と、搬
送波阻止回路を備えたマイクロストリップ線路のデータ
信号入力端子を設け、さらにマイクロストリップ/スロ
ット変換器の先端開放マイクロストリップ線路上にスル
ーホールを設けたことを特徴とする0−π変調器。 - 【請求項3】 基板の表面に形成されたマイクロストリ
ップ線路と基板の裏面に形成されたスロット線路で構成
され、マイクロストリップ線路の搬送波入力端子を有す
るマイクロストリップ/スロット変換器と、このマイク
ロストリップ/スロット変換器の2本のスロット線路に
接続された異なる極性を接地した2個のダイオードと、
この2個のダイオードに接続された2本のスロット線路
と、この2本のスロット線路に接続されたマイクロスト
リップ線路の変調波出力端子を有するスロット/マイク
ロストリップ変換器と、このスロット/マイクロストリ
ップ変換器の2本のスロット線路に接続された2個の低
域通過フィルタと、この2個の低域通過フィルタに接続
されたマイクロストリップ線路のデータ信号入力端子を
有するスルーホールとから成る0−π変調器において、
マイクロストリップ線路の搬送波入力端子にキャパシタ
と、基板裏面スロット線路にスロット線路合成器と、搬
送波阻止回路を備えたマイクロストリップ線路のデータ
信号入力端子を設け、さらにマイクロストリップ/スロ
ット変換器の先端開放マイクロストリップ線路に並列接
続するスルーホールを設けたことを特徴とする0−π変
調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3637293A JPH06252648A (ja) | 1993-02-25 | 1993-02-25 | 0−π変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3637293A JPH06252648A (ja) | 1993-02-25 | 1993-02-25 | 0−π変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06252648A true JPH06252648A (ja) | 1994-09-09 |
Family
ID=12468013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3637293A Pending JPH06252648A (ja) | 1993-02-25 | 1993-02-25 | 0−π変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06252648A (ja) |
-
1993
- 1993-02-25 JP JP3637293A patent/JPH06252648A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4592073A (en) | Burst signal transmission system | |
KR100286722B1 (ko) | 엔벨로프가 가변인 변조파를 송신하는 트랜스미터 및 그 송신방법 | |
US6556327B1 (en) | Signal converter, optical transmitter and optical fiber transmission system | |
JPH08288864A (ja) | 送信回路 | |
JPS6150529B2 (ja) | ||
CN103944561B (zh) | 基于声光移频器的光锁相环实现系统及实现方法 | |
KR100739121B1 (ko) | 신호 발생기 및 그 신호 발생방법 및 이를 채용한 rf통신 시스템 | |
KR20000023530A (ko) | 전기 회로들에 의해 발생되는 왜곡을 감소시키는 제어시스템용 이중 측대역 파이로트 기술 | |
EP0786873A2 (en) | Sequential gain transceiver | |
US6711360B1 (en) | Duty-cycle adjustable clock generator with low reverse bias and zero DC level | |
JPH06252648A (ja) | 0−π変調器 | |
US4882552A (en) | Coherent frequency exchange keying modulator | |
EP1583226B1 (en) | Radio communication device | |
KR20020039611A (ko) | 위상 및 진폭-변조 신호 송신기를 포함하는 장치, 및그러한 장치에서 구현되는 방법 | |
US5504461A (en) | High speed slotline BPSK modulator | |
JPH04167645A (ja) | Ask変調器 | |
JP2809822B2 (ja) | 光fmコヒーレント光伝送方式及びその装置 | |
JPS60136455A (ja) | 平衡形位相変調器 | |
US8160509B2 (en) | Apparatus for coupling a wireless communication device to a physical device | |
KR970004782B1 (ko) | 기가비트급 클럭 추출용 엔알지 투 피알지(MRZ-to-PRZ) 신호변환장치 | |
JPS61257050A (ja) | Psk変調回路 | |
JP4574452B2 (ja) | 光変調器・ドライバ回路一体型モジュール | |
JPH0575551A (ja) | クロツク信号伝送回路 | |
CA2314257A1 (en) | Optical intersatellite communications system | |
KR200220461Y1 (ko) | 900MHz 대역 무선 전화기의 전압 제어 발진 회로 |