JPH06252369A - Glass board for electronic device and its manufacture - Google Patents

Glass board for electronic device and its manufacture

Info

Publication number
JPH06252369A
JPH06252369A JP3905493A JP3905493A JPH06252369A JP H06252369 A JPH06252369 A JP H06252369A JP 3905493 A JP3905493 A JP 3905493A JP 3905493 A JP3905493 A JP 3905493A JP H06252369 A JPH06252369 A JP H06252369A
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
groove
electronic device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3905493A
Other languages
Japanese (ja)
Inventor
Gen Hashiguchi
原 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP3905493A priority Critical patent/JPH06252369A/en
Publication of JPH06252369A publication Critical patent/JPH06252369A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To provide a glass board for an electronic device, where a semiconductor single-crystal member is made only in the element formation area on the surface of the glass board, and its manufacture. CONSTITUTION:These are a glass board for an electronic device, where a single- crystal semiconductor member is junctioned only in the element formation area on itself, and the manufacture of the glass board for an electronic device, which forms a cantilever semiconductor 11 is made on the semiconductor substrate, using anisotropic etching, and junctions it on the glass board 20 by anode junction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ガラス板上に素子を形
成した電子デバイス用ガラス基板に関し、特に液晶ディ
スプレイなどに用いられる電子デバイス用ガラス基板に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a glass substrate for an electronic device having an element formed on a glass plate, and more particularly to a glass substrate for an electronic device used for a liquid crystal display or the like.

【0002】[0002]

【従来の技術】近年、TFT(Thin Film Transistor:
薄膜トランジスタ)を用いたLCD(Liquid Cystal Di
splay :液晶ディスプレイ)等、ガラス基板に直接トラ
ンジスタなどの半導体素子を形成した電子デバイスが多
く開発されている。
2. Description of the Related Art In recent years, TFT (Thin Film Transistor:
LCD (Liquid Cystal Dielectric) using thin film transistors
Many electronic devices have been developed in which semiconductor elements such as transistors are directly formed on a glass substrate such as splay (liquid crystal display).

【0003】従来のTFTLCDのトランジスタの形成
は、ガラス基板にアモルファスシリコンやポリシリコン
(多結晶シリコン)をトランジスタが必要な部分のみに
形成して、これを通常のLSI製造方法と同様の工程に
より製作するものである。
To form a transistor of a conventional TFT LCD, amorphous silicon or polysilicon (polycrystalline silicon) is formed on a glass substrate only at a portion where a transistor is required, and this is manufactured by the same process as a usual LSI manufacturing method. To do.

【0004】この様なアモルファスシリコンやポリシリ
コンを用いたトランジスタは、トランジスタが形成され
る半導体部材自体が、アモルファスや多結晶のシリコン
であるため、通常のLSIなどに用いられている単結晶
シリコンを用いたトランジスタなどと比較するとそのト
ランジスタ特性が劣るものであり、例えばTFTLCD
においては、トランジスタ特性の高性能化の要求とし
て、オン電流の増大化(高移動度化)、オフ電流の低減
化などであり、特にドライバを内蔵させたLCDでは閾
値の制御性の向上や高速動作等が求められている。
In such a transistor using amorphous silicon or polysilicon, since the semiconductor member itself on which the transistor is formed is amorphous or polycrystalline silicon, single-crystal silicon used in ordinary LSIs is used. The transistor characteristics are inferior to those of the used transistors.
In order to improve the transistor characteristics, there is a demand for higher on-current (higher mobility), lower off-current, etc. In particular, in LCDs with a built-in driver, the controllability of the threshold and the high speed are improved. Actions are required.

【0005】しかしながら、素子が形成される半導体部
材として、アモルファスや多結晶のシリコンを用いてい
るかぎり限界があるため、より高性能のトランジスタを
製作するために単結晶シリコンをガラス基板上に形成し
た電子デバイス用ガラス基板の開発が求められている。
However, as long as amorphous or polycrystalline silicon is used as a semiconductor member on which an element is formed, single crystal silicon is formed on a glass substrate in order to manufacture a transistor with higher performance. Development of glass substrates for electronic devices is required.

【0006】[0006]

【発明が解決しようとする課題】そこで本発明の目的
は、ガラス板表面上の素子形成領域のみに半導体単結晶
部材を形成した電子デバイス用ガラス基板およびその製
造方法を提供することである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a glass substrate for an electronic device in which a semiconductor single crystal member is formed only in an element forming region on the surface of a glass plate, and a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】上記諸目的は、ガラス板
の少なくとも片面に素子を形成するガラス基板におい
て、該ガラス基板上の素子形成部分のみに単結晶半導体
部材を接合したことを特徴とする電子デバイス用ガラス
基板により達成される。
The above objects are characterized in that, in a glass substrate on which an element is formed on at least one surface of a glass plate, a single crystal semiconductor member is bonded only to an element forming portion on the glass substrate. This is achieved by a glass substrate for electronic devices.

【0008】また上記諸目的は、(111)単結晶シリ
コン基板表面上に、素子形成領域を一部を除いてに取り
囲む第1の溝を形成する工程と、該第1の溝を含む単結
晶シリコン基板表面にマスク材を形成する工程と、前記
第1の溝により囲まれた単結晶シリコン基板表面と前記
第1の溝の底辺部分に形成された該マスク材の一部を除
去して単結晶シリコン面を露出させる工程と、該露出さ
せた第1の溝底辺部分の単結晶シリコン面に第2の溝を
形成する工程と、該第2の溝部分から異方性エッチング
により該単結晶シリコン基板内部をエッチングすること
により前記第1の溝により囲まれた部分が片持ち支持さ
れた単結晶シリコン部を形成する工程と、該単結晶シリ
コン基板表面とガラス板を接触させて陽極接合する工程
と、該単結晶シリコン基板を引き剥がすことにより前記
第1の溝を形成する際に残した一部を破断し、前記ガラ
ス板上に前記単結晶シリコン部を残す工程とからなるこ
とを特徴とする電子デバイス用ガラス基板の製造方法に
より達成される。
Further, the above-mentioned objects are to form a first groove on a surface of a (111) single crystal silicon substrate to surround a device forming region except a part thereof, and a single crystal including the first groove. A step of forming a mask material on the surface of the silicon substrate, and a step of removing the mask material formed on the surface of the single crystal silicon substrate surrounded by the first groove and the bottom of the first groove by removing the mask material. Exposing the crystalline silicon surface, forming a second groove in the exposed single-crystal silicon surface of the bottom portion of the first groove, and anisotropically etching the single crystal from the second groove portion. A step of forming a single crystal silicon part in which a portion surrounded by the first groove is cantilevered by etching the inside of the silicon substrate, and the surface of the single crystal silicon substrate and a glass plate are brought into contact with each other for anodic bonding Process and the single crystal Glass for an electronic device, which comprises a step of breaking a part of the substrate left when forming the first groove by peeling off the substrate to leave the single crystal silicon portion on the glass plate. This is achieved by the method of manufacturing the substrate.

【0009】[0009]

【作用】本発明の電子デバイス用ガラス基板は、ガラス
基板上に形成される素子、例えばトランジスタなどが形
成される半導体部材として、素子形成部分のみに単結晶
部材、例えば単結晶シリコンなどを接合したものである
ため、素子の特性としては、通常のLSI素子と同等の
特性の素子を形成することが可能となる。
The glass substrate for an electronic device of the present invention has a single crystal member, for example, single crystal silicon, bonded only to an element forming portion as a semiconductor member on which an element, for example, a transistor formed on the glass substrate is formed. Therefore, it is possible to form an element having characteristics similar to those of a normal LSI element.

【0010】また、本発明の電子デバイス用ガラス基板
の製造方法は、まず、(111)単結晶シリコン基板表
面上に、素子形成領域を一部を除いて取り囲む第1の溝
を形成する工程と、該第1の溝を含む単結晶シリコン基
板表面にマスク材を形成する工程と、前記第1の溝によ
り囲まれた単結晶シリコン基板表面と前記第1の溝の底
辺部分に形成された該マスク材の一部を除去して単結晶
シリコン面を露出させる工程と、該露出させた第1の溝
底辺部分の単結晶シリコン面に第2の溝を形成する工程
と、該第2の溝部分から異方性エッチングにより該単結
晶シリコン基板内部をエッチングすることにより前記第
1の溝により囲まれた部分が片持ち支持された単結晶シ
リコン部を形成する工程とにより、ガラス基板上で素子
が形成される半導体部材を製作し、ついで、前記第1の
溝により囲まれた部分が片持ち支持された単結晶シリコ
ン部の形成された該単結晶シリコン基板表面とガラス板
を接触させて陽極接合する工程により、前記第1の溝で
囲まれた部分の単結晶シリコン面が露出していることか
ら、陽極接合の特性として、この単結晶シリコンが露出
した部分のみがガラスと接合され、他のマスク材によっ
て覆われている部分は接合しない。このため、次の工程
である単結晶シリコン基板を引き剥がすことにより前記
第1の溝を形成する際に残した一部を破断し、前記ガラ
ス板上に前記単結晶シリコン部を残す工程によってガラ
ス板上の必要な部分のみに半導体部材としての単結晶シ
リコン部材を形成するものである。
In the method for manufacturing a glass substrate for an electronic device of the present invention, first, a step of forming a first groove surrounding a device forming region except a part thereof on a surface of a (111) single crystal silicon substrate, A step of forming a mask material on the surface of the single crystal silicon substrate including the first groove, and a step of forming a mask material on the surface of the single crystal silicon substrate surrounded by the first groove and the bottom portion of the first groove. A step of removing a part of the mask material to expose the single crystal silicon surface; a step of forming a second groove on the exposed single crystal silicon surface of the bottom portion of the first groove; and a step of forming the second groove. A step of forming a single crystal silicon part in which the part surrounded by the first groove is cantilevered by etching the inside of the single crystal silicon substrate from the part by anisotropic etching; Is formed A step of manufacturing a member, and then contacting the glass plate with the surface of the single crystal silicon substrate on which the single crystal silicon portion in which the portion surrounded by the first groove is cantilevered and supported is anodically bonded, Since the single crystal silicon surface of the portion surrounded by the first groove is exposed, as a characteristic of anodic bonding, only the exposed portion of the single crystal silicon is bonded to the glass and covered with another mask material. Do not join the broken parts. Therefore, in the next step, the single crystal silicon substrate is peeled off to rupture a part left when forming the first groove, and the single crystal silicon portion is left on the glass plate by the step of leaving the glass. The single crystal silicon member as a semiconductor member is formed only on a necessary portion on the plate.

【0011】[0011]

【実施例】以下、添付した図面を参照して本発明を説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings.

【0012】図1〜図5は、本発明の電子デバイス用ガ
ラス基板の製造方法を各工程順に図示したものである。
1 to 5 show a method of manufacturing a glass substrate for an electronic device according to the present invention in the order of steps.

【0013】まず、図1aに示すように、(111)単
結晶シリコン基板1表面に、第1の溝2をレジスト塗布
およびフォトリソグラフィーによりパターニングし、R
IE等によりエッチングして形成する。この第1の溝2
は、以後の工程で、ガラス基板20上に接合される素子
形成領域10を取り囲むようにし、この第1の溝2によ
り取り囲まれる領域は第1の溝2により完全に取り囲ま
れるものではなく、その一部は第1の溝2が形成されな
い残し部分3を残すようにフォトリソグラフィーの際に
パターニングする。この残し部分3は、以後の工程にお
いて、単結晶シリコン基板1の内部をエッチングした際
に素子形成領域10を片持ち支持するためのものであ
り、また、ガラス板20と素子形成領域10を接合後単
結晶シリコン基板1を引き剥がす際に切断されやすいよ
うに残し部分3の太さLはできるだけ細いほうがよく、
例えば5μm程度とするのが好ましい。また、素子形成
領域の形状としては、図示する場合には四角形である
が、特に限定されるものではなく、素子として形成する
のに必要な形状にパターニングするとよい。図1bに第
1の溝2形成後の図1aにおける一点鎖線A−A断面を
示す。
First, as shown in FIG. 1a, a first groove 2 is patterned on the surface of a (111) single crystal silicon substrate 1 by resist coating and photolithography, and R
It is formed by etching with IE or the like. This first groove 2
In a subsequent step, the element forming region 10 bonded on the glass substrate 20 is surrounded, and the region surrounded by the first groove 2 is not completely surrounded by the first groove 2 and Part of it is patterned during photolithography so as to leave a remaining portion 3 where the first groove 2 is not formed. This remaining portion 3 is for supporting the element forming region 10 in a cantilever manner when the inside of the single crystal silicon substrate 1 is etched in the subsequent steps, and also for joining the glass plate 20 and the element forming region 10 to each other. It is better that the thickness L of the remaining portion 3 is as thin as possible so that the rear single crystal silicon substrate 1 can be easily cut when peeled off.
For example, the thickness is preferably about 5 μm. Further, although the shape of the element formation region is a quadrangle in the illustrated case, it is not particularly limited and may be patterned into a shape necessary for forming an element. FIG. 1b shows a cross-section taken along the alternate long and short dash line AA in FIG. 1a after forming the first groove 2.

【0014】なお、第1の溝の幅は約0.1〜10μm
が好ましく、第1の溝2の深さは素子形成領域10の半
導体部材としての厚みを決定するもので、本発明の電子
デバイス用ガラス基板を用いる電子デバイスの用途に合
わせて適宜決めるとよい。
The width of the first groove is about 0.1 to 10 μm.
The depth of the first groove 2 determines the thickness of the element forming region 10 as a semiconductor member, and may be appropriately determined according to the application of an electronic device using the glass substrate for an electronic device of the present invention.

【0015】次に、図1cに示すように、第1の溝2を
含むシリコン基板1表面にマスク材4を形成する。マス
ク材4としては、熱酸化またはCVD法等によるSiO
2 膜が好ましい。これは、以後の工程であるシリコン基
板1とガラス板20との陽極接合の際に、このマスク材
4の存在する部分がガラス板20との接合を防止する目
的を兼ねるためである。
Next, as shown in FIG. 1c, a mask material 4 is formed on the surface of the silicon substrate 1 including the first groove 2. As the mask material 4, SiO formed by thermal oxidation or a CVD method is used.
Two membranes are preferred. This is because the portion where the mask material 4 is present also serves to prevent the bonding with the glass plate 20 during the anodic bonding of the silicon substrate 1 and the glass plate 20 in the subsequent step.

【0016】次に、図2dに示すように、レジスト塗
布、フォトリソグラフィーおよびRIEにより素子形成
領域10と第1の溝2内部のマスク材4を除去して、単
結晶シリコン面を露出し、さらに続けてRIEを行い第
1の溝2の底辺部分に第2の溝5を形成する。このと
き、素子形成領域10の表面もRIEによりエッチング
され、素子形成領域10の半導体部材としての厚みが薄
くなるが、前記工程においてその分を見込んで第1の溝
2の深さを決めておけば特に問題となるものではない。
なお、第2の溝2の深さは、以後の工程で単結晶シリコ
ン基板内部を異方性エッチングによりエッチングする際
にエッチング液が十分回り込むのに必要な分であればよ
く、例えば約2μm程度とするのが好ましい。
Next, as shown in FIG. 2d, the element forming region 10 and the mask material 4 inside the first groove 2 are removed by resist coating, photolithography and RIE to expose the single crystal silicon surface. Subsequently, RIE is performed to form the second groove 5 on the bottom portion of the first groove 2. At this time, the surface of the element forming region 10 is also etched by RIE, and the thickness of the element forming region 10 as a semiconductor member becomes thin. However, the depth of the first groove 2 can be determined in consideration of the amount in the above step. If it is not a problem.
It should be noted that the depth of the second groove 2 may be that which is necessary for the etching solution to sufficiently circulate when the inside of the single crystal silicon substrate is etched by anisotropic etching in the subsequent steps, for example, about 2 μm. Is preferred.

【0017】次に、図2eに示すように、異方性エッチ
ング液として、(111)面のみがエッチングされない
KOH水溶液を用いてエッチングし、単結晶シリコン基
板1内部に空洞部分6を形成する。なお、エッチング液
としては、KOH水溶液の他に、例えばヒドラジン水溶
液およびエチレンジアミンピロカテコール液等の(11
1)面のみがエッチングされない異方性エッチング液を
用いることも可能である。この空洞6は、上述したよう
に、(111)面のみがエッチングされない異方性エッ
チング液により単結晶シリコン基板1の内部をエッチン
グするものであり、マスク材4のない素子形成領域10
表面は(111)面であるのでエッチングされない。そ
してこのエッチングは、図3に示すように、(110)
方向に沿った方向の面(図3中の点線で示す)でエッチ
ングが止まる。素子形成領域10の下部分は、溝2およ
び5により取り囲まれ、エッチングは第2の溝5から内
部方向に進行するので、全てエッチングされて、残し部
分3により片持ち支持された状態の単結晶シリコン部1
1が形成される。
Next, as shown in FIG. 2e, a KOH aqueous solution in which only the (111) plane is not etched is used as an anisotropic etching solution to form a cavity 6 inside the single crystal silicon substrate 1. As the etching liquid, in addition to the KOH aqueous solution, for example, a hydrazine aqueous solution and an ethylenediaminepyrocatechol solution (11
It is also possible to use an anisotropic etching solution in which only the 1) plane is not etched. As described above, the cavity 6 is for etching the inside of the single crystal silicon substrate 1 with an anisotropic etching solution that does not etch only the (111) plane, and the element forming region 10 without the mask material 4 is formed.
Since the surface is the (111) plane, it is not etched. Then, this etching is performed as shown in FIG.
The etching stops at the plane along the direction (indicated by the dotted line in FIG. 3). The lower portion of the element forming region 10 is surrounded by the grooves 2 and 5, and the etching proceeds inward from the second groove 5. Therefore, the single crystal is completely etched and cantilevered by the remaining portion 3. Silicon part 1
1 is formed.

【0018】次に、図4に示すように、上述の工程によ
り素子形成領域10である片持ち支持された単結晶シリ
コン部11を形成した単結晶シリコン基板1表面とガラ
ス板20を接触させて、電極30および31により挟み
込んで、高電圧、例えば400〜500V程度を印加す
ることにより、陽極接合を行う。このとき、ガラス板2
0と接合されるのは、ガラス板20に接触している単結
晶シリコン基板1表面のシリコン面が露出している素子
形成領域10のみで、単結晶シリコン基板1表面のマス
ク材4のある部分は、マスク材4がガラスと同じSiO
2 によって覆われているため接合しない。また、ガラス
板20表面と素子形成領域10の表面とは、単結晶シリ
コン基板1の他の表面にマスク材4があるため、マスク
材4の厚み分僅かながら非接触(完全に密着していな
い)状態となっているが、陽極接合により高電圧を印加
することで、静電力によって、隙間が少なく強い静電力
が誘起されるガラス面側に引き付けられて接合が起こり
問題はない。
Next, as shown in FIG. 4, the glass plate 20 is brought into contact with the surface of the single crystal silicon substrate 1 on which the cantilever-supported single crystal silicon portion 11 which is the element forming region 10 is formed by the above-described process. The electrodes 30 and 31 are sandwiched between them, and a high voltage, for example, about 400 to 500 V is applied to perform anodic bonding. At this time, the glass plate 2
0 is bonded only to the element formation region 10 where the silicon surface of the surface of the single crystal silicon substrate 1 that is in contact with the glass plate 20 is exposed, and the portion where the mask material 4 is present on the surface of the single crystal silicon substrate 1 Is the same mask material 4 as glass
Do not join because it is covered by 2 . Further, the surface of the glass plate 20 and the surface of the element forming region 10 are not in contact with each other even though the thickness of the mask material 4 is slightly (not completely adhered) because the mask material 4 is present on the other surface of the single crystal silicon substrate 1. ) State, there is no problem because a high voltage is applied by anodic bonding and the electrostatic force attracts to the glass surface side where a small gap is generated and a strong electrostatic force is induced to cause bonding.

【0019】最後に、ガラス板20と単結晶シリコン基
板1を引き剥がすことにより、図5に示すように、接合
された素子形成領域10である単結晶シリコン部11が
残し部分3から切断され、ガラス板20上に残り、電子
デバイス用ガラス基板が完成する。
Finally, the glass plate 20 and the single crystal silicon substrate 1 are peeled off to cut the single crystal silicon portion 11 which is the bonded element forming region 10 from the remaining portion 3 as shown in FIG. It remains on the glass plate 20, and the glass substrate for electronic devices is completed.

【0020】以上のようにして製造された本発明の電子
デバイス用ガラス基板は、例えばTFTLCDなどに用
いることができ、TFTLCDとして用いた場合には、
ガラス板20上に必要な数だけ素子形成領域である単結
晶シリコン部11が接合されるように、上述の製造工程
において、片持ち支持された単結晶シリコン部11が複
数とれるように、単結晶シリコン基板1上に形成すれば
よく、従来ポリシリコンによりTFTを形成していたも
のと同様の製造工程によりTFTLCDを製造すること
が可能である。
The glass substrate for an electronic device of the present invention manufactured as described above can be used, for example, in a TFTLCD, and when used as a TFTLCD,
In order to bond a required number of single crystal silicon parts 11 that are element formation regions on the glass plate 20, in the above-described manufacturing process, a plurality of cantilever-supported single crystal silicon parts 11 are formed. It may be formed on the silicon substrate 1, and the TFT LCD can be manufactured by the same manufacturing process as that in which the TFT is conventionally formed of polysilicon.

【0021】ここで、その一例として、ガラス板上にC
MOSTFTを形成する例を説明する。
Here, as an example, C on a glass plate
An example of forming a MOSTFT will be described.

【0022】まず、図6aに示すように、本発明の電子
デバイス用ガラス基板を熱酸化して、シリコン部11上
にゲート絶縁膜41を形成する。次に、図6bに示すよ
うに、nポリシリコン42を形成する。次に、図6c
に示すように、全面にボロンイオン(11)を打ち込
む。次に、図6dに示すように、pチャネルTFTとな
る部分をレジスト43で被覆してリンイオン(31
を打ち込む。そして、層間絶縁膜44および金属配線4
5を行ってTFTが完成する。
First, as shown in FIG. 6a, the glass substrate for an electronic device of the present invention is thermally oxidized to form a gate insulating film 41 on the silicon portion 11. Next, as shown in FIG. 6b, n + polysilicon 42 is formed. Next, FIG. 6c
As shown in, boron ions ( 11 B + ) are implanted on the entire surface. Next, as shown in FIG. 6d, a portion to be a p-channel TFT is covered with a resist 43 and phosphorus ion ( 31 P + ) is added.
Type in. Then, the interlayer insulating film 44 and the metal wiring 4
5 is performed to complete the TFT.

【0023】このようにして、製作されたTFTは、従
来ポリシリコンなどを用いて製作されたTFTより、素
子形成に単結晶シリコンを用いているため、より高速動
作が可能となる。
Since the TFT manufactured in this manner uses single crystal silicon for element formation, it can operate at a higher speed than the conventional TFT manufactured using polysilicon or the like.

【0024】なお、以上のTFTの製作は、本発明の電
子デバイス用ガラス基板を用いた一例であり、本発明は
これに限定されるものではなく、例えば、イメージセン
サ等に利用されるシフトレジスタ、ガラス基板上に積層
される3次元デバイス等に用いることが可能である。
The fabrication of the above TFT is an example using the glass substrate for an electronic device of the present invention, and the present invention is not limited to this. For example, a shift register used in an image sensor or the like. It can be used for a three-dimensional device laminated on a glass substrate.

【0025】[0025]

【発明の効果】以上説明したように、本発明の電子デバ
イス用ガラス基板およびその製造方法によれば、ガラス
板上の素子形成のための半導体部材として単結晶シリコ
ンなどの単結晶半導体を用いることが可能とあるため、
ガラス基板上に形成される素子の高速動作や閾値の制御
性など素子の特性向上を図ることができる。また、その
製造方法は、通常の半導体素子製造工程に用いられてい
る異方性エッチングを用いて片持ち支持された半導体部
を形成し、これを陽極接合によりガラス板上に接合する
ものであるため、容易にガラス板上に単結晶半導体を形
成することができる。
As described above, according to the glass substrate for an electronic device and the method for manufacturing the same of the present invention, a single crystal semiconductor such as single crystal silicon is used as a semiconductor member for forming an element on the glass plate. Because it is possible
It is possible to improve the characteristics of the element such as high-speed operation of the element formed on the glass substrate and controllability of the threshold value. Further, the manufacturing method is to form a cantilever-supported semiconductor part by using anisotropic etching used in a usual semiconductor element manufacturing process, and to bond this to a glass plate by anodic bonding. Therefore, a single crystal semiconductor can be easily formed over a glass plate.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の電子デバイス用ガラス基板の製造工
程を工程順に説明するための図面である。
FIG. 1 is a drawing for explaining a manufacturing process of a glass substrate for an electronic device of the present invention in the order of processes.

【図2】 図1に続く本発明の電子デバイス用ガラス基
板の製造工程を工程順に説明するための図面である。
FIG. 2 is a diagram for explaining a manufacturing process of the glass substrate for an electronic device of the present invention subsequent to FIG. 1 in order of processes.

【図3】 異方性エッチングの終点を説明するための図
面である。
FIG. 3 is a diagram for explaining the end point of anisotropic etching.

【図4】 陽極接合を説明するための図面である。FIG. 4 is a diagram for explaining anodic bonding.

【図5】 ガラス板上に単結晶半導体が接合された状態
を示す図面である。
FIG. 5 is a view showing a state in which a single crystal semiconductor is bonded to a glass plate.

【図6】 本発明の電子デバイス用ガラス基板を用いて
TFTを製作した例を示す図面である。
FIG. 6 is a view showing an example of manufacturing a TFT using the glass substrate for an electronic device of the present invention.

【符号の説明】[Explanation of symbols]

1…単結晶シリコン基板、 2…第1
の溝、3…残し部分、 4
…マスク材、5…第2の溝、
6…空洞部分、10…素子形成領域、
11…単結晶シリコン部、20…ガラス板。
1 ... Single crystal silicon substrate, 2 ... First
Groove, 3 ... remaining part, 4
... mask material, 5 ... second groove,
6 ... Hollow part, 10 ... Element forming region,
11 ... Single crystal silicon part, 20 ... Glass plate.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ガラス板の少なくとも片面に素子を形成
するガラス基板において、該ガラス基板上の素子形成部
分のみに単結晶半導体部材を接合したことを特徴とする
電子デバイス用ガラス基板。
1. A glass substrate for an electronic device, wherein a glass substrate on which an element is formed on at least one surface of a glass plate, a single crystal semiconductor member is bonded only to an element forming portion on the glass substrate.
【請求項2】 (111)単結晶シリコン基板表面上
に、素子形成領域を一部を除いて取り囲む第1の溝を形
成する工程と、該第1の溝を含む単結晶シリコン基板表
面にマスク材を形成する工程と、前記第1の溝により囲
まれた単結晶シリコン基板表面と前記第1の溝の底辺部
分に形成された該マスク材の一部を除去して単結晶シリ
コン面を露出させる工程と、該露出させた第1の溝底辺
部分の単結晶シリコン面に第2の溝を形成する工程と、
該第2の溝部分から異方性エッチングにより該単結晶シ
リコン基板内部をエッチングすることにより前記第1の
溝により囲まれた部分が片持ち支持された単結晶シリコ
ン部を形成する工程と、該単結晶シリコン基板表面とガ
ラス板を接触させて陽極接合する工程と、該単結晶シリ
コン基板を引き剥がすことにより前記第1の溝を形成す
る際に残した一部を破断し、前記ガラス板上に前記単結
晶シリコン部を残す工程とからなることを特徴とする電
子デバイス用ガラス基板の製造方法。
2. A step of forming a first groove on the surface of a (111) single crystal silicon substrate, which surrounds the element formation region except for a part thereof, and a mask on the surface of the single crystal silicon substrate including the first groove. A step of forming a material, and a part of the mask material formed on the surface of the single crystal silicon substrate surrounded by the first groove and the bottom of the first groove is removed to expose the single crystal silicon surface. And a step of forming a second groove on the exposed single-crystal silicon surface of the bottom portion of the first groove,
Forming a single crystal silicon part in which the portion surrounded by the first groove is cantilevered by etching the inside of the single crystal silicon substrate from the second groove portion by anisotropic etching; A step of contacting the surface of the single crystal silicon substrate with the glass plate for anodic bonding, and tearing off the single crystal silicon substrate to break a part left when forming the first groove, And a step of leaving the single crystal silicon portion left.
JP3905493A 1993-02-26 1993-02-26 Glass board for electronic device and its manufacture Withdrawn JPH06252369A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3905493A JPH06252369A (en) 1993-02-26 1993-02-26 Glass board for electronic device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3905493A JPH06252369A (en) 1993-02-26 1993-02-26 Glass board for electronic device and its manufacture

Publications (1)

Publication Number Publication Date
JPH06252369A true JPH06252369A (en) 1994-09-09

Family

ID=12542421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3905493A Withdrawn JPH06252369A (en) 1993-02-26 1993-02-26 Glass board for electronic device and its manufacture

Country Status (1)

Country Link
JP (1) JPH06252369A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017506429A (en) * 2014-02-05 2017-03-02 マイクロン テクノロジー, インク. Device, system and method for enhancing semiconductor bonding by electrostatic force

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017506429A (en) * 2014-02-05 2017-03-02 マイクロン テクノロジー, インク. Device, system and method for enhancing semiconductor bonding by electrostatic force
US10153190B2 (en) 2014-02-05 2018-12-11 Micron Technology, Inc. Devices, systems and methods for electrostatic force enhanced semiconductor bonding
US11114328B2 (en) 2014-02-05 2021-09-07 Micron Technology, Inc. Devices, systems and methods for electrostatic force enhanced semiconductor bonding
US11574834B2 (en) 2014-02-05 2023-02-07 Micron Technology, Inc. Devices, systems and methods for electrostatic force enhanced semiconductor bonding

Similar Documents

Publication Publication Date Title
JP3584035B2 (en) Fabrication method of single crystal silicon island on quartz substrate
US7495287B2 (en) Semiconductor device and manufacturing method thereof
JPH04372166A (en) Manufacture of semiconductor device
KR100297867B1 (en) Insulator type silicon semiconductor integrated circuit manufacturing method
JPH07168172A (en) Liquid crystal display and its production
KR970017841A (en) Structure of field emission array (FEA) incorporating MOSFET and its manufacturing method
JPH0558674B2 (en)
JPH11149859A (en) Manufacture of field emitter array on silicon substrate formed on insulation layer
JPH06252369A (en) Glass board for electronic device and its manufacture
JPH10293322A (en) Liquid crystal display and manufacture therefor
JP3371121B2 (en) Semiconductor manufacturing method
JP3391176B2 (en) Method for manufacturing thin film transistor
JP3073462B2 (en) Method of manufacturing SOI semiconductor device using electrochemical etching method and method of manufacturing active drive liquid crystal display device using the same
JPH03232239A (en) Manufacture of semiconductor device
JPH09129890A (en) Polycrystalline semiconductor tft, its manufacture, and tft substrate
JP3179160B2 (en) Semiconductor device and manufacturing method thereof
JPH0568708B2 (en)
JP2000012863A (en) Thin-film transistor and display device using the same
JP3216488B2 (en) Method for manufacturing semiconductor device
JPH07218929A (en) Array structure of thin-film transistor
JP3198803B2 (en) Method for manufacturing semiconductor device
JPH05326553A (en) Staggered thin film transistor and manufacture thereof
KR100271455B1 (en) Acrive matrix substrate and method for fabricating the same
JPH04283727A (en) Liquid crystal display device
JPH0548098A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509