JPH06252360A

JPH06252360A - 半導体装置及びその製造方法

Info

Publication number: JPH06252360A
Application number: JP5040903A
Authority: JP
Inventors: Shigeo Kato; 重雄加藤; Kiyokazu Nakagawa; 清和中川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-02
Filing date: 1993-03-02
Publication date: 1994-09-09

Abstract

(57)【要約】【目的】小さい面積の中で、十分な電気容量が得られる
キャパシタ面積を有する半導体装置を提供すること。【構成】シリコン基板２０１に、ソース領域２０２、ド
レーン領域２０３、ゲート電極２０５を作り、スイッチ
としてのトランジスタを形成する。ドレーン領域２０３
の上にキャパシタの一方と接続するストレージノード２
０７を設け、その上の金等からなる成長起点２０８か
ら、Ｇｅ等の針状結晶２０９をその直径に対する高さの
比が５以上になるように形成する。キャパシタ用絶縁膜
２１０の上にセルプレート２１１を作り、キャパシタを
形成する。また、ビット線２１３はゲート導線２１４を
介してゲート電極２０５と接続し、また、ワード線２１
５はソース導線２１６を介してソース領域２０２と接続
して、メモリー信号の授受が行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体セルを小型化し
た半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体デバイスは年々微細化が進み、６
４メガビットのＤＲＡＭ（ダイナミックメモリー）が発
表されるに至っている。これについては応用物理学会
誌、９２年４月号３３４〜３３７頁に詳細に説明がなさ
れている。しかし、６４メガビットＤＲＡＭのセル面積
は微細化によって、既に１．３μｍ²という小さい面積
しか与えられていない。今後さらに微細化が進み、例え
ば、１ギガＤＲＡＭが開発されるとすると、セル面積は
０．２μｍ²となるといわれている。セルを正方形と仮
定すると、セルの１辺は０．４５μｍという長さしかな
いことが分かる。半導体デバイスは微細化するが、ダイ
ナミックメモリーデバイスの内部のキャパシタはソフト
エラーの防止等のため、３０ｆＦ程度の電気容量は必要
とされている。

【０００３】さて、図３に従来のダイナミックメモリー
デバイスの内部のキャパシタを示す。シリコン基板３０
１にソース領域３０２とドレーン領域３０３が作られ、
その上に絶縁膜３０４が掛けられ、そして、ゲート電極
３０５が作られて、スイッチとしてのトランジスタが形
成されている。ドレーン領域３０３からキャパシタの電
極の一方となる多結晶シリコンでできたストレージノー
ド３０６が形成される。その上には絶縁膜３０４が掛け
られる。さらにその上にセルプレート３０７が作られ、
これとストレージノードとによってキャパシタが形成さ
れる。この構造はスタックトキャパシタセルといわれ、
セル面積一杯にキャパシタを形成でき、大きな電気容量
が得られる一つの構造である。

【０００４】しかし、絶縁膜であるＳｉＯ₂の絶縁耐圧
は５〜７ＭＶ／ｃｍといわれており、電源電圧からその
薄膜化限界は２〜３ｎｍ程度である。３０ｆＦの電気容
量を得るためには、絶縁膜の膜厚を２ｎｍとしてもキャ
パシタ面積は約１．８μｍ²が必要となる。これは１ギ
ガＤＲＡＭに許されるセル面積である０．２μｍ²の約
９倍の面積である。もちろん、これは絶縁耐圧限界の値
であるので、安定な動作のために膜厚を例えば３倍にす
ると、キャパシタ面積は約５．４μｍ²とセル面積の実
に２７倍が必要となる。

【０００５】キャパシタ面積を拡大した半導体装置とし
て、特開昭６１−２５８４６７号公報等には、半導体基
板の主表面上に突き出して形成された柱状体の表面上に
積層して形成された絶縁膜と電極からなるキャパシタを
備えた半導体装置が提案されている。このような柱状体
の形成方法として、シリコン基板に金を注入し、シリコ
ン−金合金領域を作り、光励起法により気相反応でこの
領域にシリコン単結晶柱状体を形成する方法、或いは、
シリコン基板にマスクを設け、異方性エッチングで基板
に孔を開け、シリコン柱状体を残す方法が記載されてい
る。

【０００６】

【発明が解決しようとする課題】上記公報記載の従来技
術は、いずれも柱状体の直径に対する高さの比がせいぜ
い３程度のものしか得られず、セル面積が極めて小さい
ときに、十分な電気容量得るためのキャパシタ面積が得
られないという問題があった。すなわち、気相反応によ
り生成するシリコンは針状結晶とはならず、従って、直
径に対する高さの比をあまり大きくすることが出来なか
った。また、異方性エッチングにより、小さい面積の中
で深い穴を掘ることは製造上大きな困難を伴い、同様に
直径に対する高さの比をあまり大きくすることが出来な
かった。

【０００７】本発明の目的は、小さい面積の中で、十分
な電気容量が得られるキャパシタ面積を有する半導体装
置及びそのような半導体装置を容易に得ることの出来る
その製造方法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、半導体基板上に配置された
針状結晶で、その直径に対する高さの比が５以上のもの
と、その上に設けられた絶縁膜と電極とからキャパシタ
を構成するものである。また、本発明の半導体装置は、
半導体基板上に配置されたＧｅ又はＧａＡｓからなる針
状結晶と、その上に設けられた絶縁膜と電極とからキャ
パシタを構成するものである。もちろん、これらの特性
の両方を備えたもの、すなわち、半導体基板上に配置さ
れたＧｅ又はＧａＡｓからなる針状結晶であって、その
直径に対する高さの比が５以上であるものと、その上に
設けられた絶縁膜と電極とからキャパシタを構成したも
のであってよい。

【０００９】上記針状結晶の直径に対する高さの比は、
１０以上であればより好ましく、２０以上であれば最も
好ましい。高さの上限の制限は特にないが、取扱易さの
点から５０程度以下であることが好ましい。針状結晶
は、円錐状又は円筒状をしており、そのため、小さい面
積の中で極めて容易にキャパシタ面積の大型化を実現す
ることができる。針状結晶を形成する成長基礎となるス
トレージノードには、シリコンの多結晶か、単結晶とす
ることが好ましい。これによりシリコン半導体において
も、容易なプロセスで針状結晶を形成することが実現で
きる。

【００１０】このような半導体装置を容易に形成する方
法として、半導体基板上に、金、銀、銅、パラジュー
ム、ニッケル及び白金からなる群から選ばれた少なくと
も一種の金属を付着し、この金属を起点にして針状結晶
を成長させ、その表面に絶縁膜と電極を形成し、この針
状結晶、絶縁膜及び電極からキャパシタを構成して製造
することが出来る。

【００１１】上記の金属の付着は、スパッターリング又
は蒸着で、特にマスクを用いて行って所望の範囲に金属
を付着させることが好ましい。或いは、上記の金属のイ
オンを用いてイオン線描画で行うことが好ましい。

【００１２】

【作用】金、銀、銅、パラジューム、ニッケル、白金の
いずれかを起点に用いると、この部分から針状結晶が容
易に形成される。特に、ゲルマニウム又はＧａＡｓを成
長すると、その直径に対する高さの比が５以上の針状結
晶が容易に形成される。

【００１３】形成された針状結晶は、例えば、底辺の直
径が０．２０μｍで、高さが６μｍの円錐状であるとす
ると、３本の針状結晶の表面の面積は５．６μｍ²とな
る。この表面面積を持つ針状結晶と、セルプレートとの
間に６ｎｍのＳｉＯ₂の絶縁膜を与えると３０ｆＦのキ
ャパシタが実現され、小さい面積の中で、十分な電気容
量を得ることできる。

【００１４】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。〈実施例１〉図１は、針状結晶の表面を用いてダイナミ
ックメモリ用のキャパシタを実現した半導体装置の断面
図である。シリコン基板１０１に、イオン打ち込みによ
りソース領域１０２とドレーン領域１０３を形成する。
その上にＳｉＯ₂の絶縁膜（図の１０４の一部）を設
け、そして、多結晶シリコン膜を形成し、所望のパター
ンとしてゲート電極１０５とし、スイッチとしてのトラ
ンジスタが形成される。再びＳｉＯ₂の絶縁膜（図の１
０４の一部）を形成し、ドレーン領域１０３と接続する
開口を設け、多結晶シリコンのドレーン導体１０６を設
け、その上にキャパシタの一方と接続するストレージノ
ード１０７を多結晶シリコンで形成する。これは、シリ
コンの単結晶で作ってもよい。また、絶縁膜はＳｉＮで
あってもよい。

【００１５】ストレージノード１０７の上に、金の成長
起点１０８をマスクを用いたスパッターリングで形成す
る。成長起点は、蒸着で付けてもよい。また金のイオン
を作り、イオン線の描画で付けることも可能である。こ
の場合は、マスクは不要となる。金の他に、銀、銅、パ
ラジューム、ニッケル又は白金を用いても同様の結果が
得られる。

【００１６】成長起点１０８を起点として、気相成長法
を用いて、針状結晶１０９を形成する。これは、ゲルマ
ニウムの水素化合物であるモノゲルマンやジゲルマンを
用い、基板温度５００℃で反応させ、ゲルマニウムの針
状結晶を形成する。なお、ガリウムの有機化合物である
トリメチルガリウムやトリエチルガリウムとヒ素の水素
化合物であるアルシンを用い、基板温度５００℃で、Ｇ
ａＡｓの針状結晶を形成してもよい。針状結晶は円錐状
又は円筒状をしている。底辺の直径が０．２０μｍで、
高さが６μｍの円錐状の３本の針状結晶を形成し、５．
６μｍ²という大きな表面面積が得られた。

【００１７】その上に、モノシランと酸素を用いた気相
成長法で、ＳｉＯ₂のキャパシタ用絶縁膜１１０を設け
る。これは、トランジスタ用の絶縁膜１０４と共通でも
よい。また、酸素の変わりにアンモニアを用いてＳｉＮ
を形成してもよい。さらにその上に多結晶シリコンから
なるセルプレート１１１が作られる。これと針状結晶の
表面面積とによって大きな電気容量のキャパシタが形成
されることになる。

【００１８】〈実施例２〉図２に針状結晶の表面をキャ
パシタに用いたダイナミックメモリーの１メモリー分の
断面図を示す。実施例１と同様にして、シリコン基板２
０１に、ソース領域２０２とドレーン領域２０３を形成
し、その上に絶縁膜（図の２０４の一部）を、そして、
ゲート電極２０５を設け、さらに、その上に絶縁膜（図
の２０４の一部）が設けられて、スイッチとしてのトラ
ンジスタが形成された。

【００１９】次に、所望の開口部を設け、各導線さらに
各配線を設ける。すなわち、ゲート導線２１４を介して
ゲート電極２０５と接続するビット線２１３と、ソース
導線２１６を介してソース領域２０２と接続するワード
線２１５を設け、ドレーン領域２０３にドレーン導体２
０６を接続する。このドレーン導体２０６の上にキャパ
シタの一方と接続するストレージノード２０７を形成す
る。

【００２０】以下、再び、実施例１と同様にして、スト
レージノード２０７の上に、金の成長起点２０８を付
け、これを起点として、針状結晶２０９を形成する。そ
の上にはキャパシタ用絶縁膜２１０が設けられる。これ
は、トランジスタ用絶縁膜２０４と共通でもよい。さら
にその上にセルプレート２１１が作られ、これと針状結
晶の表面面積とによって大きな電気容量のキャパシタが
形成されることになる。さらにセルプレート導線２１７
はセルプレート２１１と接続して、メモリー信号の授受
が行われる。セルプレートの外側は保護膜２１２が覆
い、この半導体を保護している。

【００２１】成長起点２０８は、金に代えて、銀、銅、
パラジューム、ニッケル又は白金を用いても同様の結果
が得られることは実施例１と同様である。なお、針状結
晶の大きさは上記の値に限らず、例えば、底辺の直径が
０．１０μｍで、高さが３μｍの円錐状の針状結晶を６
本形成してもよい。また、キャパシタ用絶縁膜をして、
強誘電体薄膜の酸化タンタルやチタン酸ジルコン酸鉛
（ＰＺＴ）を用いることは有効で、小さな表面積で大き
な容量を得ることができた。従って、この場合は、針状
結晶の数を減らしたり、あるいはさらに小さな針状結晶
とすることができる。これは、本発明によれば、１ギガ
ビットよりも大きなメモリである４ギガビットや１６ギ
ガビットのダイナミックメモリが容易に実現できること
を示している。酸化タンタルは、気相成長で形成し、Ｐ
ＺＴは、スパッタリングで形成する。

【００２２】

【発明の効果】以上述べてきたように本発明によれば、（１）ダイミックメモリ用キャパシタのストレージノー
ドの上に、直径に対する高さの比が５以上の針状結晶、
或いは、材質がＧｅかＧａＡｓの針状結晶（その両方の
特性を持っていてもよい）を形成した結果、小さい面積
の中で極めて容易にキャパシタ面積の大型化を実現する
ことができた。

【００２３】（２）この針状結晶を形成するために、起
点となる金属が必要であるが、この金属として、金、
銀、銅、パラジューム、ニッケル、白金のいずれかを用
いることによって、この金属を起点にして、針状結晶が
容易に形成されるようになった。

【００２４】（３）針状結晶として、例えば、底辺の直
径が０．２０μｍで、高さが６μｍの円錐状の３本の針
状結晶を一辺０．４５μｍのセルの上に形成すると、そ
の表面の面積は５．６μｍ²となり、キャパシタ用絶縁
膜をＳｉＯ₂膜とした場合、３０ｆＦ以上のキャパシタ
を実現することができた。この結果、１ギガビットダイ
ナミックメモリーが実現した。

【００２５】（４）キャパシタ用絶縁膜として、酸化タ
ンタルやＰＺＴ等の強誘電体薄膜を用いた場合は、針状
結晶の数を減らしたり、或いは、さらに小さな針状結晶
とすることができ、４ギガビットや１６ギガビットのダ
イナミックメモリが容易に実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体装置の断面図。

【図２】本発明の一実施例の半導体装置の断面図。

【図３】従来の半導体装置の断面図。

【符号の説明】

１０１、２０１、３０１…シリコン基板１０２、２０２、３０２…ソース領域１０３、２０３、３０３…ドレーン領域１０４、２０４、３０４…絶縁膜１０５、２０５、３０５…ゲート電極１０６、２０６…ドレーン導体１０７、２０７、３０６…ストレージノード１０８、２０８…成長起点１０９、２０９…針状結晶１１０、２１０…キャパシタ用絶縁膜１１１、２１１、３０７…セルプレート２１２…保護膜２１３…ビット線２１４…ゲート導線２１５…ワード線２１６…ソース導線２１７…セルプレート導線

Claims

【特許請求の範囲】

【請求項１】半導体基板上に配置された針状結晶であっ
て、その直径に対する高さの比が５以上の針状結晶と、
その上に設けられた絶縁膜と電極とから構成されるキャ
パシタを有することを特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、上記
針状結晶は、Ｇｅ又はＧａＡｓからなることを特徴とす
る半導体装置。
【請求項３】半導体基板上に配置された、Ｇｅ又はＧａ
Ａｓからなる針状結晶と、その上に設けられた絶縁膜と
電極とから構成されるキャパシタを有することを特徴と
する半導体装置。
【請求項４】請求項３記載の半導体装置において、上記
針状結晶は、その直径に対する高さの比が５以上である
ことを特徴とする半導体装置。
【請求項５】請求項１から４のいずれか一に記載の半導
体装置において、上記絶縁膜は、強誘電体薄膜であるこ
とを特徴とする半導体装置。
【請求項６】半導体基板上に、金、銀、銅、パラジュー
ム、ニッケル及び白金からなる群から選ばれた少なくと
も一種の金属を付着する工程、該金属を起点にして針状
結晶を、その直径に対する高さの比が５以上になるよう
に成長させる工程及びその表面に絶縁膜と電極を形成す
る工程を有し、該針状結晶、絶縁膜及び電極からキャパ
シタを構成することを特徴とする半導体装置の製造方
法。
【請求項７】請求項６記載の半導体装置の製造方法にお
いて、上記針状結晶は、Ｇｅ又はＧａＡｓであることを
特徴とする半導体装置の製造方法。
【請求項８】半導体基板上に、金、銀、銅、パラジュー
ム、ニッケル及び白金からなる群から選ばれた少なくと
も一種の金属を付着する工程、該金属を起点にしてＧｅ
又はＧａＡｓからなる針状結晶を成長させる工程及びそ
の表面に絶縁膜と電極を形成する工程を有し、該針状結
晶、絶縁膜及び電極からキャパシタを構成することを特
徴とする半導体装置の製造方法。
【請求項９】請求項８記載の半導体装置の製造方法にお
いて、上記針状結晶は、その直径に対する高さの比が５
以上であることを特徴とする半導体装置の製造方法。
【請求項１０】請求項６から９のいずれか一に記載の半
導体装置の製造方法において、上記金属を付着する工程
は、スパッターリング又は蒸着で行うことを特徴とする
半導体装置の製造方法。
【請求項１１】請求項１０記載の半導体装置の製造方法
において、上記スパッターリング又は蒸着は、マスクを
用いて行い、上記金属を所望の範囲に付着させることを
特徴とする半導体装置の製造方法。
【請求項１２】請求項６から９のいずれか一に記載の半
導体装置の製造方法において、上記金属を付着する工程
は、上記金属のイオンを用いてイオン線描画で行うこと
を特徴とする半導体装置の製造方法。
【請求項１３】請求項６から１２のいずれか一に記載の
半導体装置の製造方法において、上記針状結晶を成長さ
せる工程は、気相反応により行うことを特徴とする半導
体装置の製造方法。
【請求項１４】請求項６から１３のいずれか一に記載の
半導体装置の製造方法において、上記上記絶縁膜は、強
誘電体薄膜であることを特徴とする半導体装置の製造方
法。