JPH05136342A - ダイナミツクランダムアクセスメモリセル - Google Patents

ダイナミツクランダムアクセスメモリセル

Info

Publication number
JPH05136342A
JPH05136342A JP4086842A JP8684292A JPH05136342A JP H05136342 A JPH05136342 A JP H05136342A JP 4086842 A JP4086842 A JP 4086842A JP 8684292 A JP8684292 A JP 8684292A JP H05136342 A JPH05136342 A JP H05136342A
Authority
JP
Japan
Prior art keywords
charge storage
layer
forming
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4086842A
Other languages
English (en)
Inventor
Roland G Deptuch
ジー． デプチユツチ ローランド
Fusen Chen
チエン フーセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05136342A publication Critical patent/JPH05136342A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ダイナミックランダムアクセスメモリセルの
改良。 【構成】 アクセストランジスタ上方に金属コンデンサ
を有し、タングステンプラグ６０−６６を使用して、装
置基板の活性区域へコンタクトさせている。コンデンサ
の電荷格納プレート６８用にタンタルを使用し、且つそ
れを酸化してコンデンサ誘電体７２を与えている。該電
荷格納プレート及び誘電体上にタングステン基準プレー
ト７４を付着形成し、装置上の全てのメモリセルに対す
る共通の基準プレートを与える。該酸化タンタル誘電体
は、電荷格納プレートの側壁上にも形成され、従って該
コンデンサの容量は電荷格納プレートを高くさせること
により増加させることが可能である。この構成は、適切
な電荷格納容量を維持しながら全体的なセル寸法を縮小
することを可能としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
及びその製造方法に関するものであって、更に詳細に
は、ダイナミックランダムアクセスメモリセル技術に関
するものである。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）は、各メモリビットに対して１個のアクセ
ストランジスタと１個のコンデンサとを有している。該
コンデンサは、そのビット内に論理１又は論理０の何れ
が格納されているかを表わす電荷を格納する。この構成
は、高密度のメモリを製造することを可能とする。ＤＲ
ＡＭ装置に対して実現可能な高密度は、製造コストを比
較的低いものとさせる。
【０００３】ＤＲＡＭの密度乃至は集積度を増加させる
ために、電荷を格納するために使用されるコンデンサを
小型化することが可能である。しかしながら、コンデン
サを余り小さくし過ぎると、装置の性能が悪影響を受け
る。適切な装置の動作を確保するのに十分な大きさにコ
ンデンサを維持するために、コンデンサをアクセストラ
ンジスタの上方に配置させる構成がとられている。
【０００４】これらの構成のうちの幾つかは製造するこ
とが困難であり、メモリ装置のコストを増加させてい
る。多くの場合において、容量のある程度の増加が得ら
れているが、使用可能な容量を大きく増加させることは
困難である。装置の特徴部がより小さなレベルに縮小さ
れると、電荷格納コンデンサも一層小型となる。従っ
て、極めて高い密度の（集積度）メモリ装置の場合に
は、電荷格納ノードに対する不適切な容量に関連して遭
遇する問題が一層大きくなる。
【０００５】電荷格納用に適切に大きなコンデンサを与
えるダイナミックランダムアクセスメモリセルを提供す
ることが望ましい。更に、装置の特徴寸法が一層小型に
なる場合にコンデンサが比較的大きく維持されることの
可能な構成を提供することが望ましい。
【０００６】
【発明が解決しようとする課題】本発明の目的とすると
ころは、電荷格納用に１個のトランジスタと１個のコン
デンサとを具備する改良したダイナミックランダムアク
セスメモリセル及びその製造方法を提供することであ
る。本発明の更に別の目的とするところは、電荷格納コ
ンデンサに対して改善した容量を有するダイナミックラ
ンダムアクセスメモリセル及びその製造方法を提供する
ことである。本発明の更に別の目的とするところは、装
置の特徴寸法が縮小される場合にもコンデンサを適切に
大きな値に維持することが可能なダイナミックランダム
アクセスメモリセル及びその製造方法を提供することで
ある。
【０００７】
【課題を解決するための手段】従って、本発明によれ
ば、ダイナミックランダムアクセスメモリセルはアクセ
ストランジスタの上方に金属コンデンサを有している。
装置基板の活性区域とコンタクトさせるためにタングス
テンプラグが使用されている。コンデンサの電荷格納プ
レート用にタンタルが使用され、且つ酸化されてコンデ
ンサ誘電体を提供する。電荷格納プレート及び誘電体上
にタングステン基準プレートを付着形成し、装置上の全
てのメモリセルに対し共通の基準プレートを与えること
が可能である。酸化タンタル誘電体が電荷格納プレート
の側壁上に形成され、従って該コンデンサの容量は、電
荷格納プレートを一層高くすることにより増加させるこ
とが可能である。この構成は、適切な電荷格納容量を維
持しながら、全体的なセル寸法を小さくすることを可能
とする。
【０００８】
【実施例】以下に説明する方法及び構成体は、集積回路
を製造する完全なプロセスを構成するものではない。本
発明は、当該技術分野において現在使用されている集積
回路製造技術に関連して実施することが可能なものであ
り、従って本発明のよりよき理解にとって必要な共通的
に実施される処理ステップについてのみ説明を行なう。
尚、添付の図面は、製造過程における集積回路の一部の
断面を表わすものであって、必ずしも縮尺通りに描いて
あるものではなく、本発明の重要な特徴を示すべく適宜
拡縮されている。
【０００９】図１を参照すると、ダイナミックランダム
アクセスメモリ（ＤＲＡＭ）セルが基板１０内に形成さ
れる。基板１０内の活性区域はフィールド酸化物領域１
４により分離されている。トランジスタ１６，１８，２
０が基板１０内に形成される。
【００１０】当該技術分野において公知の如く、多結晶
シリコン又はシリサイド化多結晶シリコンのゲート電極
２２，２４，２６がゲート酸化物層２８，３０，３２上
に形成される。側壁酸化物領域３４が、ゲート電極２
２，２４，２６の各々の側部に沿って形成される。軽度
にドープしたドレイン（ＬＤＤ）領域３６が活性領域３
８，４０，４２，４４，４６に隣接して形成される。こ
の時点までのトランジスタ１６，１８，２０の製造過程
では、当該技術分野において公知のスタンダードな処理
技術を使用している。
【００１１】トランジスタ１６，１８，２０を形成した
後に、酸化物層４８を装置上に形成する。酸化物層４８
は、公知の技術に従って平坦化される。例えば、層４８
は薄いドープしていないＣＶＤ酸化物層から構成するこ
とが可能であり、それに続いて例えばＢＰＳＧ又はスピ
ンオンガラスなどのような再流動可能なガラスを付着形
成させる。所望により、この層は、平坦化した後に、そ
の厚さを減少させるためにエッチバックさせることが可
能である。
【００１２】図２を参照すると、酸化物層４８がパター
ン形成され且つエッチングされてコンタクト開口５０，
５２，５４，５６を形成している。非等方的プラズマエ
ッチングを使用し、従って開口５０−５６は実質的に垂
直な側壁を有し、且つ下側に存在する活性領域３８，４
４を露出させる。該開口を形成した後に、装置の表面上
にタングステン層５８を付着形成する。
【００１３】次に、図３を参照すると、タングステン層
５６を非等方的にエッチバックして酸化物層４８の上表
面を露出させる。この場合に、タングステンプラグ６
０，６２，６４，６６を開口５０−５６内に残存させ
る。これらのタングステンプラグ６０−６６は、下側に
存在する活性領域３８−４４とこの時点ではいまだに形
成されていない上側に存在する導電性領域との間に電気
的コンタクトを与えるために使用される。
【００１４】タングステン層５８を形成し且つそれをエ
ッチバックしてタングステンプラグ６０−６６を残存さ
せる別の実施態様としては、公知の如くタングステンの
選択的付着を使用してプラグ６０−６６を直接的に成長
させることが可能である。適切な条件下において、タン
グステンは、例えば活性領域３８−４４などのような導
電性区域上に選択的に付着形成し且つ例えば酸化物層４
８などのような絶縁領域上には付着形成することはな
い。このことは、上述したエッチバックステップを必要
とすることなしに、開口５０−５６を充填させるために
タングステンプラグ６０−６６を直接的に成長させるこ
とが可能である。
【００１５】プラグ６０−６６が形成された後に、装置
上にタンタル層６８を形成する。次いで、このタンタル
層６８をパターン形成してＤＲＡＭセルコンデンサ用の
電荷格納プレートを画定する。これは、フィールド酸化
物領域１４上の開口７０の形成を包含している。究極的
に、タングステンプラグ６２は、トランジスタ１６と１
８との間の共用されるビットラインへのビットラインコ
ンタクトである。この時点においてビットライン上にタ
ンタル層６８をオープンさせることは必要ではない。
【００１６】タンタル層６８をパターン形成した後に、
タンタル層６８上に酸化タンタル層７２を成長させる。
この酸化物は、好適には、約５００Åの厚さの高品質タ
ンタル酸化物であり、且つ約５００℃と８００℃との間
の炉内において成長させることが可能である。酸化物層
７２は、セル電荷格納コンデンサ用の誘電体層を形成す
るために使用される。酸化タンタル誘電体層７２を成長
させる代わりに、ＣＶＤ技術を使用して酸化タンタル又
は別の耐火性金属酸化物を付着形成させることが可能で
ある。更に、酸素雰囲気中においてタンタルをスパッタ
することにより酸化物層を形成することも可能である。
【００１７】次に、図４を参照すると、酸化タンタル層
７２上にタングステン層７４を成長させる。タングステ
ン層７４は、更に、タンタル層６８のパターン形成した
部分の間の開口７０を充填する。
【００１８】図５を参照すると、マスクしたエッチング
を使用してビットラインコンタクト開口７６を画定す
る。開口７６は、ビットラインを画定するために使用さ
れるタングステンコンタクトプラグ６２上に形成され
る。開口７６は、タングステン層７４及び酸化タンタル
層７２を介して形成される。開口７６は過剰な寸法とさ
れており、且つマスクの位置決めのために比較的緩い公
差を有している。次いで、別のマスクを使用して、タン
タル層６８を更にパターン形成してビットラインコンタ
クト７８を画定する。別の実施態様においては、開口７
６は酸化物層４８の上表面に達するまで形成することが
可能であり、後にタングステンプラグ６２に対して直接
的にビットラインコンタクトが形成される。
【００１９】後の処理ステップとしては、例えばレベル
間酸化物層の形成、メタリゼーション及びパッシベーシ
ョンなどを従来公知の如く実施することが可能である。
図５に示した構成は、各アクセストランジスタ１６，１
８，２０に対するコンデンサを与えている。タングステ
ンプラグ６０が、コンデンサへ接続しており、且つトラ
ンジスタ１６を介してビットライン７８へ接続されてい
る。トランジスタ１８は、タングステンプラグ６４を介
してコンデンサをビットライン７８へ接続している。
【００２０】図６は、図５の概略断面図に対応する集積
回路構成体の部分を示した概略平面図である。図６は、
実際には、上側酸化タンタル層７２の直ぐ下でとった図
５の構成における概略断面を示している。図６は、９個
のメモリセルに対する全体又は一部のコンデンサ構成体
を示しており且つ３個のビットラインコンタクトを示し
ている。
【００２１】図６に示した如く、開口７０を形成するた
めにタンタル層６８をパターン形成することは、電荷格
納プレート領域６８の間に空間９０を形成する。酸化タ
ンタル層７２は、図６に示した如く、両側においてパタ
ーン形成したタンタル領域６８を取囲んでおり、且つ図
５に示した如く、その上部も取囲んでいる。タングステ
ン基準プレート７４はタンタル領域６８の間の全ての空
間を充填しており、従って各コンデンサの容量は、パタ
ーン形成したタンタル領域６８の側壁面積及びその上表
面の面積により決定される。このことは、該コンデンサ
の容量を、タンタル層６８が付着形成される場合にそれ
を一層厚くさせることにより増加させることが可能であ
ることを意味している。このことは、装置の特徴寸法が
減少される場合に、図６に示した如く、その断面積にお
ける減少をバランスさせるために該コンデンサの高さを
増加させることを可能としている。
【００２２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づくダイナミックラン
ダムアクセスメモリセルを製造する方法の１段階におけ
る状態を示した概略断面図。
【図２】 本発明の一実施例に基づくダイナミックラン
ダムアクセスメモリセルを製造する方法の１段階におけ
る状態を示した概略断面図。
【図３】 本発明の一実施例に基づくダイナミックラン
ダムアクセスメモリセルを製造する方法の１段階におけ
る状態を示した概略断面図。
【図４】 本発明の一実施例に基づくダイナミックラン
ダムアクセスメモリセルを製造する方法の１段階におけ
る状態を示した概略断面図。
【図５】 本発明の一実施例に基づくダイナミックラン
ダムアクセスメモリセルを製造する方法の１段階におけ
る状態を示した概略断面図。
【図６】 図１乃至５の方法に従って製造された幾つか
の電荷格納セルを示した概略平面図。
【符号の説明】
１６，１８，２０ トランジスタ ４８ 酸化物層 ６０，６２，６４，６６ タングステンプラグ ６８ タンタル層 ７０ 開口 ７２ 酸化タンタル層 ７４ タングステン層 ７６ ビットラインコンタクト開口 ７８ ビットラインコンタクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フーセン チエン アメリカ合衆国， テキサス 75287， ダラス， ミツドウエイ 18175， アパ ートメント 227

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路装置用のコンデンサを製
    造する方法において、絶縁層上に耐火性金属層を形成
    し、前記耐火性金属層をパターン形成して複数個のコン
    デンサ電荷格納プレートを画定し、前記電荷格納プレー
    トの側壁上及びその上部表面上に絶縁層を形成し、前記
    電荷格納プレート及び前記絶縁層上に金属層を形成して
    コンデンサ基準プレートを画定する、上記各ステップを
    有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記耐火性金属層が
    タンタルを有することを特徴とする方法。
  3. 【請求項３】 請求項２において、前記絶縁層が酸化タ
    ンタルを有することを特徴とする方法。
  4. 【請求項４】 請求項３において、前記酸化タンタル
    が、酸素を含有する雰囲気中において前記電荷格納プレ
    ートを加熱することにより該プレート上に成長させるこ
    とを特徴とする方法。
  5. 【請求項５】 請求項１において、前記基準プレートが
    タングステンを有することを特徴とする方法。
  6. 【請求項６】 請求項１において、更に、前記耐火性金
    属形成ステップの前にコンタクトを形成するために下側
    に存在する導電性領域を開口する複数個の貫通孔を前記
    絶縁層内に形成し、前記貫通孔を導電性物質で充填す
    る、上記各ステップを有しており、前記コンデンサ電荷
    格納プレートが前記貫通孔を充填する前記導電性物質を
    介して下側に存在する導電性領域と電気的コンタクトを
    形成することを特徴とする方法。
  7. 【請求項７】 請求項６において、前記貫通孔を充填す
    るために使用される導電性物質が耐火性金属を有するこ
    とを特徴とする方法。
  8. 【請求項８】 請求項７において、前記貫通孔を充填す
    るために使用される導電性物質がタングステンを有する
    ことを特徴とする方法。
  9. 【請求項９】 ダイナミックランダムアクセスメモリセ
    ルの製造方法において、制御ゲートを具備すると共に基
    板内に第一及び第二ソース／ドレイン領域を具備するア
    クセストランジスタを形成し、前記アクセストランジス
    タ及び基板上に絶縁層を形成し、前記第一ソース／ドレ
    イン領域の一部を露出するために前記絶縁層を介して開
    口を形成し、前記開口を導電性物質で充填し、前記絶縁
    層上に耐火性金属層を形成し、前記耐火性金属層をパタ
    ーン形成してコンデンサ電荷格納プレートを画定し、前
    記電荷格納プレートの側壁上及び上部表面上に絶縁層を
    形成し、前記電荷格納プレート及び絶縁層上に金属層を
    形成してコンデンサ基準プレートを画定する、上記各ス
    テップを有することを特徴とする方法。
  10. 【請求項１０】 請求項９において、更に、前記第二ソ
    ース／ドレイン領域の一部を露出するために前記絶縁層
    を介して第二開口を形成し、前記第二開口を導電性物質
    で充填し、前記第二開口内の導電性物質を介して前記第
    二ソース／ドレイン領域とコンタクトを形成するビット
    ラインを形成する、上記各ステップを有することを特徴
    とする方法。
  11. 【請求項１１】 請求項１０において、前記第二開口形
    成及び充填ステップが前記開口形成及び充填ステップと
    それぞれ同時的に行なわれ、且つ前記ビットライン形成
    ステップが前記コンデンサ基準プレート形成ステップの
    後に実施されることを特徴とする方法。
  12. 【請求項１２】 請求項１１において、更に、前記コン
    デンサ基準プレート形成ステップの後に前記金属プレー
    トをパターン形成して前記第二開口上にビットラインコ
    ンタクトを画定するステップを有しており、前記ビット
    ラインが前記ビットラインコンタクトとコンタクトを形
    成することを特徴とする方法。
  13. 【請求項１３】 請求項１０において、前記第一及び第
    二開口の両方が耐火性金属で充填されることを特徴とす
    る方法。
  14. 【請求項１４】 請求項１３において、前記第一及び第
    二開口の両方がタングステンで充填されることを特徴と
    する方法。
  15. 【請求項１５】 請求項９において、前記絶縁層上に形
    成される耐火性金属層がタンタルを有することを特徴と
    する方法。
  16. 【請求項１６】 請求項１５において、前記絶縁層が酸
    化タンタルを有することを特徴とする方法。
  17. 【請求項１７】 ダイナミックランダムアクセスメモリ
    用のデータ格納装置において、基板上に絶縁層が設けら
    れており、下側に存在する導電性領域へ前記絶縁層を介
    して開口が設けられており、前記開口は導電性物質で充
    填されており、前記絶縁層上に配設され且つ前記開口を
    被覆して耐火性金属電荷格納プレートが設けられてお
    り、前記電荷格納プレートと下側に存在する導電性領域
    との間に電気的コンタクトが形成されており、前記電荷
    格納プレートの側部及び上部表面を被覆して誘電体層が
    設けられており、前記電荷格納プレートに隣接した前記
    絶縁層の部分及び前記誘電体層を被覆して耐火性金属コ
    ンデンサ基準プレートが設けられていることを特徴とす
    る装置。
  18. 【請求項１８】 請求項１７において、更に、前記絶縁
    層の下側に位置しており且つ制御ゲートを具備すると共
    に基板内に第一及び第二ソース／ドレイン領域を具備す
    るアクセストランジスタが設けられており、前記第一ソ
    ース／ドレイン領域は前記開口の下側に位置した導電性
    領域であり、前記第二ソース／ドレイン領域がビットラ
    インへ電気的に接続されていることを特徴とする装置。
  19. 【請求項１９】 請求項１８において、更に、前記絶縁
    層を介して第二開口が設けられており、前記第二開口は
    導電性物質で充填されており、前記アクセストランジス
    タ制御ゲートに対してほぼ直角に前記コンデンサ基準プ
    レート上方を交差してビットラインが設けられており、
    前記ビットラインが前記第二開口を介して前記第二ソー
    ス／ドレイン領域へ電気的に接続されていることを特徴
    とする装置。
  20. 【請求項２０】 請求項１９において、前記第一及び第
    二開口の両方が同一の物質で充填されていることを特徴
    とする装置。
  21. 【請求項２１】 請求項２０において、前記第一及び第
    二開口を充填する導電性物質が耐火性金属を有すること
    を特徴とする装置。
  22. 【請求項２２】 請求項２１において、前記第一及び第
    二開口を充填する導電性物質がタングステンを有するこ
    とを特徴とする装置。
  23. 【請求項２３】 請求項２２において、前記電荷格納プ
    レートがタンタルを有することを特徴とする装置。
  24. 【請求項２４】 請求項２３において、前記誘電体層が
    酸化タンタルを有することを特徴とする装置。
  25. 【請求項２５】 請求項２４において、前記コンデンサ
    基準プレートがタングステンを有することを特徴とする
    装置。
  26. 【請求項２６】 請求項１７において、前記電荷格納プ
    レートがタンタルを有することを特徴とする装置。
  27. 【請求項２７】 請求項２６において、前記誘電体層が
    酸化タンタルを有することを特徴とする装置。
  28. 【請求項２８】 請求項１７において、前記基準プレー
    トがタングステンを有することを特徴とする装置。
  29. 【請求項２９】 請求項１７において、前記開口を充填
    する導電性物質がタングステンを有することを特徴とす
    る装置。
JP4086842A 1991-04-08 1992-04-08 ダイナミツクランダムアクセスメモリセル Pending JPH05136342A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68214991A 1991-04-08 1991-04-08
US682149 1991-04-08

Publications (1)

Publication Number Publication Date
JPH05136342A true JPH05136342A (ja) 1993-06-01

Family

ID=24738441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4086842A Pending JPH05136342A (ja) 1991-04-08 1992-04-08 ダイナミツクランダムアクセスメモリセル

Country Status (2)

Country Link
EP (1) EP0508760A1 (ja)
JP (1) JPH05136342A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003773B1 (ko) * 1992-08-25 1996-03-22 금성일렉트론주식회사 디램(DRAM) 셀(Cell) 제조방법
KR0140657B1 (ko) * 1994-12-31 1998-06-01 김주용 반도체 소자의 제조방법
DE19639899B4 (de) * 1996-09-27 2005-07-07 Infineon Technologies Ag Verfahren zur Herstellung einer Speicheranordnung
KR100268424B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 장치의 배선 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143861A (en) * 1989-03-06 1992-09-01 Sgs-Thomson Microelectronics, Inc. Method making a dynamic random access memory cell with a tungsten plug
JP3199717B2 (ja) * 1989-09-08 2001-08-20 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0508760A1 (en) 1992-10-14

Similar Documents

Publication Publication Date Title
JP2826036B2 (ja) 均一かつ反復可能な導電性コンテナ構造体またはｄｒａｍコンテナ記憶キャパシタを製造する方法
US5270241A (en) Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
US5071781A (en) Method for manufacturing a semiconductor
JP3466851B2 (ja) 半導体装置及びその製造方法
US5192703A (en) Method of making tungsten contact core stack capacitor
US5262662A (en) Storage node capacitor having tungsten and etched tin storage node capacitor plate
US7361552B2 (en) Semiconductor integrated circuit including a DRAM and an analog circuit
US5604146A (en) Method to fabricate a semiconductor memory device having an E-shaped storage node
US6376301B2 (en) Methods of forming a capacitor and methods of forming a monolithic integrated circuit
US5444005A (en) Method for manufacturing a capacitor of a semiconductor memory device
US5970340A (en) Method for making semiconductor device incorporating an electrical contact to an internal conductive layer
US5583356A (en) Connector arrangement for a semiconductor memory device
KR20000023205A (ko) 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법
US20020053694A1 (en) Method of forming a memory cell with self-aligned contacts
US5104821A (en) Method for fabricating stacked capacitors in a DRAM cell
KR100301369B1 (ko) 반도체메모리장치의커패시터제조방법
US6486026B2 (en) Method of forming DRAM circuitry
US6229171B1 (en) Storage element for semiconductor capacitor
US20020008272A1 (en) Method for fabricating a DRAM cell capacitor using hemispherical grain (HSG) silicon
US6030867A (en) Method of fabricating a Fin/HSG DRAM cell capacitor
US5378907A (en) Compact semiconductor storage arrangement and method for its production
US6352890B1 (en) Method of forming a memory cell with self-aligned contacts
US6271099B1 (en) Method for forming a capacitor of a DRAM cell
JPH0774268A (ja) 半導体記憶装置およびその製造方法
JPH05136342A (ja) ダイナミツクランダムアクセスメモリセル