JPH06245196A - データ復調装置 - Google Patents

Abstract

(57)【要約】 【目的】 映像信号の垂直ブランキング期間に重畳され
ている複数種類のデータを順次安定に復調させるように
する。 【構成】 水平同期周波数に同期した基準信号fHによ
り、電圧制御発振器（ＶＣＯ）１１１、第１のプログラ
マブルカウンタ１１２、位相差検出器（ＰＤ）１１３、
およびローパスフィルタ（ＬＰＦ）１１４より成るＰＬ
Ｌループは、ロック状態に成される。そして、ＰＬＬを
構成するＶＣＯ１１１の出力端には、第２のプログラマ
ブルカウンタ４０が接続され、この第２のプログラマブ
ルカウンタ４０には、ＤＳＰコントローラ２９より、ラ
イン毎に異なる分周比を指定するデータが供給される。
これにより、第２のプログラマブルカウンタ４０から
は、映像信号の垂直ブランキング期間の所定のライン位
置に重畳されている各データを復調するためのサンプル
クロックが順次出力端Ｏｕｔにもたらされ、データが復
調される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号の垂直ブラン
キング期間に重畳される各種データを復調するデータ復
調装置に関するものである。

【０００２】

【従来の技術】近年、映像信号の垂直ブランキング期間
を利用して、例えば文字多重信号やキャプション信号、
テレテキスト信号等の各種のデータを伝送することが行
われている。これらのデータのフォーマットは、図５に
示すように、映像信号の垂直ブランキング期間内の所定
の水平ライン位置に、水平同期信号Ｈｓに続くカラーバ
ーストＣＢの後方に、まずデータサンプルクロックの基
準信号（以下、クロック基準信号という）ＣＲと、これ
に続いて所定ビット数のデータ信号ＤＴが重畳されてい
る。

【０００３】現在提案されている垂直ブランキング期間
に重畳されるデータの種別や方式の一部について、表１
に示す。なお、表１において、重畳ラインとは、垂直ブ
ランキング期間内において指定されているライン位置
（水平位置）を示す。また、データ内容は一例を示して
いるのみである。

【０００４】

【表１】

【０００５】表１に示したように、映像信号の垂直ブラ
ンキング期間には、各種のデータ種別が存在している
が、これらに対応して、テレビジョン受像機やビデオ機
器においては、映像信号から、これらのデータをデコー
ドすることができるデータ復調装置が搭載される。そし
て、上記したような映像信号の垂直ブランキング期間に
重畳される各種データのサービスを受けようとした場合
には、各々のサービスを受けようとする専用の複数のデ
コーダ（データ復調装置）を用意する必要が生じ、従っ
て、コストおよび回路規模等が共に増大する。さらに、
仕向け別にデコーダを変えなければならず、回路基板の
共通化も不可能である。そこで、１つのデコーダで、複
数のデータをデコードする装置が考えられている。

【０００６】図６は、その一例を示したものであり、ま
た図７は、図６における乃至として示す信号波形を
示している。すなわち、図６において、端子１より入力
された映像信号は、ローパスフィルタ２および同期分
離回路３に供給される。ローパスフィルタ２の出力は、
２値化回路４において、図７（ａ）に示す所定のスライ
スレベルＳＬと比較されて、図７（ｂ）のように、２値
化信号としてゲート回路５に供給される。

【０００７】一方、同期分離回路３からは、水平同期信
号Ｈｓおよび垂直同期信号Ｖｓが取り出され、水平同期
信号Ｈｓと垂直同期信号Ｖｓは、ラインカウンタ６に供
給される。ラインカウンタ６は、垂直同期信号Ｖｓによ
りリセットされるとともに、水平同期信号Ｈｓをカウン
トすることにより、ライン位置をカウントして行き、そ
のカウント値はラインデコーダ７に供給される。ライン
デコーダ７は、ＤＳＰコントローラ２９がライン信号抽
出パルスを出力すべきラインを指定することが出来る
ように成されている。すなわち、ＤＳＰコントローラ２
９からラインデコーダ７に供給されるパラメータに基づ
いて、ラインデコーダ７の出力動作が制御される。ま
た、ラインカウンタ６でカウントされた現在のライン位
置は、ラインデコーダ７を介してＤＳＰコントローラ２
９に入力される。

【０００８】同期分離回路３によって得られる水平同期
信号Ｈｓは、ライン内カウンタ／デコーダ８に供給され
る。そして、ライン内カウンタ／デコーダ８は、水平同
期信号Ｈｓを基準として、ＤＳＰコントローラ２９から
供給されるパラメータに従って、基準信号抽出パルス
およびデータ信号抽出パルスの出力タイミングが可変
制御される。ＤＳＰコントローラ２９から供給されるパ
ラメータに従って出力タイミングが可変制御された基準
信号抽出パルスおよびデータ信号抽出パルスは、そ
れぞれゲート回路９およびゲート回路１０に供給され
る。

【０００９】ゲート回路５からは、ＤＳＰコントローラ
３２によって指定されたライン信号抽出パルスにより
２値化信号が抽出され、レジスタ１２およびゲート回
路９に供給される。そして、ゲート回路９には基準信号
抽出パルスが供給されているため、ゲート回路９から
はＤＳＰコントローラ２９によって指定されたラインの
クロック基準信号（図７（ｆ））が取り出され、ＰＬ
Ｌ回路１１に供給される。従って、ＰＬＬ回路１１の発
振周波数は、指定されたラインに存在するクロック基準
信号にロックされて発振を継続する。

【００１０】またゲート回路１０には、データ信号抽出
パルスが供給されているため、ゲート回路１０から、
そのパルス期間のみＰＬＬ回路１１の出力が取り出さ
れ、データ抽出クロック（図７（ｇ））としてレジス
タ１２に供給される。そして、レジスタ１２では、デー
タ抽出クロックによりゲート回路５から供給されたデ
ータ信号ＤＴをサンプリングして記憶することにより、
指定されたデータ信号が取り込まれることになる。

【００１１】以上、図６に示した構成において、供給さ
れる映像信号には、説明の便宜上、図７（ａ）に示す
ように、１６ライン、１９ライン、２０ライン、２１ラ
インにそれぞれ種別の異なったデータが重畳されている
ものと仮定する。そして、以下に、１６ライン目のデー
タを抽出する場合と、２１ライン目のデータを抽出する
場合について説明する。なお、１６ラインと２１ライン
のデータは、いずれもクロック基準信号ＣＲが付加され
ている図５に示すタイプのデータであるとし、まず１６
ライン目のデータをデコードする場合についてその作用
を説明する。

【００１２】ＤＳＰコントローラ２９は、ラインデコー
ダ７にデコード値として『１６』を設定し、図７（ｃ）
の実線で示すように、１６ラインを指定するライン信号
抽出パルスを出力させる。また、１６ラインのデータ
フォーマットに応じて、ライン内カウンタ／デコーダ８
を制御し、図７（ｄ）の実線で示すように、クロック基
準信号ＣＲの期間Ｔc1に相当する基準信号抽出パルス
を出力させ、同様に図７（ｅ）の実線で示すように、デ
ータ信号ＤＴの期間ＴD1に相当するデータ信号抽出パル
スを出力させる。

【００１３】さらにＤＳＰコントローラ２９は、ＰＬＬ
回路１１に対して１６ラインのサンプルクロックに近い
発振をするように、プログラマブル分周器に対する分周
比のデータを出力する。例えば１６ラインに、表１に示
したようにＶＰＳデータが重畳されていた場合であった
ならば、ＰＬＬ回路１１の発振周波数を６．９ＭＨｚ近
辺となるようにする。

【００１４】このように制御することにより、ゲート回
路５により１６ラインのデータが抽出され、さらにゲー
ト回路９により、その１６ラインのクロック基準信号Ｃ
Ｒ（図７（ｆ）に実線で示す信号≒）が抽出されて、Ｐ
ＬＬ回路１１に供給される。従って、ＰＬＬ回路１１か
らはクロック基準信号ＣＲに同期したクロックが生成さ
れ、ゲート回路１０を介して図７（ｇ）に実線で示すデ
ータ抽出クロックとしてレジスタ１２に供給される。
すなわち、レジスタ１２には、２値化信号における１
６ライン目のデータ信号ＤＴが、データ抽出クロック
によってサンプリングされ、記憶される。このデータ
は、例えばマイクロコンピュータ２６に供給されて、所
定の処理動作に供される。

【００１５】次に、図６に示した従来のデータ復調装置
において、２１ライン目のデータをデコードする場合に
ついて、その作用を説明する。

【００１６】ＤＳＰコントローラ２９は、ラインデコー
ダ７にデコード値として『２１』を設定し、図７（ｃ）
の鎖線で示すように、２１ラインを指定するライン信号
抽出パルスを出力させる。また２１ラインのデータフ
ォーマットに応じてライン内カウンタ／デコーダ８を制
御し、図７（ｄ）（ｅ）の点線で示すように、クロック
基準信号ＣＲの期間Ｔc2に相当する基準信号抽出パルス
およびデータ信号ＤＴの期間ＴD2に相当するデータ信
号抽出パルスを出力させる。

【００１７】さらにＤＳＰコントローラ２９は、ＰＬＬ
回路１１に対して２１ラインのサンプルクロックに近い
発振をするように、分周比のデータを出力する。例えば
２１ラインに、表１に示したように、クローズドキャプ
ションデータが重畳されていた場合であったならば、Ｐ
ＬＬ回路１１の発振周波数を５０３ＫＨｚ近辺となるよ
うにする。

【００１８】このように制御することにより、ゲート回
路５により２１ラインのデータが抽出され、さらにゲー
ト回路９により、その２１ラインのクロック基準信号Ｃ
Ｒ（図７（ｆ）に鎖線で示す信号≒）が抽出されて、Ｐ
ＬＬ回路１１に供給される。従って、ＰＬＬ回路１１か
らは、クロック基準信号ＣＲに同期したクロックが生成
され、ゲート回路１０を介して図７（ｇ）に鎖線で示す
データ抽出クロックとしてレジスタ１２に供給され
る。これにより、レジスタ１２には２値化信号におけ
る２１ラインのデータ信号ＤＴがサンプリングされ、記
憶される。このデータは、例えばマイクロコンピュータ
２６に供給されて、例えば文字情報として処理され、こ
の文字情報は映像信号処理部２４に供給されて、映像信
号に対してスーパインポーズされる。

【００１９】

【発明が解決しようとする課題】このようにして従来の
データ復調装置によると、各種データのフォーマットに
合わせて、そのクロック周波数および抽出すべきライン
位置を可変とすることで、読み出したいデータを選択的
に、または複数種類のデータを一度に取り込むことが出
来る。

【００２０】しかしながら、垂直ブランキング期間の各
ラインに重畳される各種データ信号の多くは、図５に示
したように、始めの部分にラン・イン・クロック（Ｒｕ
ｎ−Ｉｎ−ＣＬＫ）、すなわちクロック基準信号ＣＲが
挿入されており、上記した従来のデータ復調装置による
と、このクロック基準信号ＣＲに基づいてＰＬＬ回路１
１をロックインせしめ、ＰＬＬ回路１１よりデータ抽出
クロックを生成して、後方のデータ信号ＤＴをレジスタ
１２に読み込むように成されている。

【００２１】このＰＬＬ回路１１は、図８に示すよう
に、電圧制御発振器（ＶＣＯ）１１１と、このＶＣＯ１
１１からの出力信号を分周比１／Ｎによって分周するプ
ログラマブルカウンタ１１２と、このプログラマブルカ
ウンタ１１２の出力と基準周波数（ｆH）との位相の比
較を行い、両者の位相差に基づく直流出力を発生する位
相差検出器（ＰＤ）１１３と、この位相差検出器（Ｐ
Ｄ）１１３からの直流出力を平滑し、上記ＶＣＯ１１１
に対して、その出力を制御信号として供給するローパス
フィルタ（ＬＰＦ）１１４より構成している。

【００２２】このＰＬＬ回路１１は、ＤＳＰコントロー
ラ２９から供給される制御信号によって、ＰＬＬループ
内に挿入されるプログラマブルカウンタ１１２の分周比
を変えることによって、それぞれの各ラインに応じたデ
ータ抽出クロックを出力端Ｏｕｔに生成するように成さ
れている。従って、図７に示したように、同一フィール
ド内で同時に複数のラインのデータを読み込む場合に
は、ライン毎にプログラマブルカウンタ１１２の分周比
を変えることになり、短時間内におけるＰＬＬループの
分周比の変化によって、図９に示すように、ＰＤ１１３
の出力に脈動Ｘが生ずることになる。これは、ＶＣＯ１
１１の発振出力の周波数に脈動を与える結果となり、正
確なデータ抽出クロックを生成することができず、従っ
て、各ライン毎のデータ復調にエラーを生じさせるとい
う不都合が生ずる。

【００２３】また、図１０は、プログラマブルカウンタ
を複数個に分割し、異なる周波数のタップを設けて複数
のデータフォーマットを復調するようにした従来のもの
のＰＬＬ回路構成を示している。この例において、図８
と同一符号は、同一または相当部分を示しており、その
説明は省略する。この図１０に示した例は、図８に示し
たＰＬＬ回路におけるプログラマブルカウンタ１１２
を、カウンタＡ１１５およびカウンタＢ１１６として分
割してＰＬＬ回路を構成している。そして、ＶＣＯ１１
の出力端またはカウンタＡ１１５の出力端よりライン毎
に択一的に出力信号を導出する切り換えスイッチ１１７
が設けられ、この切り換えスイッチ１１７の出力は、第
２の位相差検出器１１８に供給されている。

【００２４】一方、第２の位相差検出器１１８には、ラ
ン・イン・クロック（Ｒｕｎ−Ｉｎ−ＣＬＫ）、すなわ
ちクロック基準信号ＣＲの到来タイミングでゲートが開
くラン・イン・クロック・ゲート９を介して、クロック
基準信号ＣＲ（すなわち図７（ｆ）として示すクロック
基準信号≒）が供給され、クロック基準信号ＣＲの位相
に一致した出力が出力端Ｏｕｔに得られるように、ＶＣ
Ｏ１１１またはカウンタＡ１１５に対してリセット信号
を与えるように構成されている。

【００２５】この例においても、図７（ａ）に示したよ
うに、同一フィールド内で同時に複数のラインのデータ
を読み込む場合には、ライン毎にカウンタＡ１１５にリ
セット作用が働き、ＰＬＬループに乱れを生じさせる結
果となる。図１１は、その様子を示しており、ＰＤ１１
３の出力に脈動Ｘが生じ、これがＶＣＯ１１１の発振出
力の周波数に脈動を与える結果となり、正確なデータ抽
出クロックを生成することができず、従って各ライン毎
のデータ復調にエラーを生じさせるという不都合が生ず
る。

【００２６】本発明は、この様な点に着目して成された
ものであり、映像信号の垂直ブランキング期間の所定の
ライン位置に重畳されているデータを復調するデータ復
調装置において、同一フィールド内で同時に複数のライ
ンのデータを読み込む場合においても、各ラインに重疂
されたデータに応じた正確なデータ抽出クロックを生成
することができるデータ復調装置を提供することを課題
とするものである。

【００２７】

【課題を解決するための手段】上記課題を達成するため
に成された請求項１に記載のデータ復調装置は、制御信
号の値に応じて発振周波数を変化させる電圧制御発信器
と、電圧制御発信器の出力を受けて所定の分周比に従っ
た分周出力を発生する第１のプログラマブルカウンタ
と、第１のプログラマブルカウンタの出力および基準信
号の出力を受けて両者の位相差に基づく出力を電圧制御
発信器に対する制御信号として出力する位相差検出器と
で構成されたＰＬＬ回路と、ＰＬＬ回路を構成する電圧
制御発信器の出力を入力とし、所定の分周比に従った分
周出力を発生する第２のプログラマブルカウンタとを具
備し、第２のプログラマブルカウンタの出力を垂直ブラ
ンキング期間の所定のライン位置に重畳されているデー
タのサンプルクロックとして利用するようにした点に特
徴を有する。

【００２８】また、請求項２に記載のデータ復調装置
は、上記の構成においてさらに、第２のプログラマブル
カウンタには、垂直ブランキング期間の所定のライン位
置に重畳されている各データに応じた分周比が設定さ
れ、その分周比に従った分周出力が発生するように成さ
れた点に特徴を有する。

【００２９】さらに、請求項３に記載のデータ復調装置
は、上記の構成においてさらに、第２のプログラマブル
カウンタは、垂直ブランキング期間の所定のライン位置
に重畳されている各データに含まれるクロック基準信号
によってリセットされ、第２のプログラマブルカウンタ
の出力の位相が、クロック基準信号の位相に一致するよ
うに成された点に特徴を有する。

【００３０】

【作用】請求項１に記載のデータ復調装置においては、
制御信号の値に応じて発振周波数を変化させる電圧制御
発信器と、電圧制御発信器の出力を受けて所定の分周比
に従った分周出力を発生する第１のプログラマブルカウ
ンタと、第１のプログラマブルカウンタの出力および基
準信号の出力を受けて両者の位相差に基づく出力を電圧
制御発信器に対する制御信号として出力する位相差検出
器とで構成されたＰＬＬ回路と、ＰＬＬ回路を構成する
電圧制御発信器の出力を入力とし、所定の分周比に従っ
た分周出力を発生する第２のプログラマブルカウンタと
が具備され、第２のプログラマブルカウンタの出力を垂
直ブランキング期間の所定のライン位置に重畳されてい
るデータのサンプルクロックとして利用するようにして
いる。

【００３１】従ってＰＬＬ回路は、例えばライン毎にＰ
ＬＬループの分周比を変化させる必要はなく、その発信
動作をきわめて安定にさせることができる。そして、Ｐ
ＬＬのＶＣＯ出力を入力とする第２のプログラマブルカ
ウンタによる出力を、データのサンプルクロックとして
利用するため、安定したサンプルクロックを得ることが
できる。

【００３２】また請求項２に記載のデータ復調装置にお
いては、さらに第２のプログラマブルカウンタには、垂
直ブランキング期間の所定のライン位置に重畳されてい
る各データに応じた分周比が設定され、その分周比に従
った分周出力が発生するように成される。従って、各ラ
イン毎に到来するデータに対応した安定したサンプルク
ロックを得ることができる。

【００３３】また請求項３に記載のデータ復調装置にお
いては、さらに第２のプログラマブルカウンタは、垂直
ブランキング期間の所定のライン位置に重畳されている
各データに含まれるクロック基準信号によってリセット
され、第２のプログラマブルカウンタの出力の位相が、
クロック基準信号の位相に一致するように成される。従
って、各ライン毎に到来するデータのサンプルクロック
として理想的な出力を得ることができ、各ライン毎のデ
ータを正確に復調させることが可能となる。

【００３４】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。図１は、本発明のデータ復調装置がテレ
ビジョン受像機に搭載された場合の全体構成を示してい
る。図１において、アンテナ２０で受信されたＲＦ信号
は、チューナ２１でチューニングされて中間周波信号と
して取り出される。中間周波信号として取り出されたコ
ンポジット映像信号、またはライン入力端子２２から入
力されたコンポジット映像信号は、入力切換え部２３を
介して映像信号処理回路２４に供給される。

【００３５】映像信号処理回路２４では、Ｙ／Ｃ分離、
輝度信号処理、色差信号処理等が成され、Ｒ，Ｇ，Ｂ信
号に復調されてＣＲＴ２５に供給され、映像出力され
る。また、マイクロコンピュータ２６は、当該テレビジ
ョン受像機の各部の動作を制御する。

【００３６】入力切換え部２３からのコンポジット映像
信号は、データ復調装置２７に供給されるよう成されて
おり、データ復調装置２７は、供給されたコンポジット
映像信号から、その垂直ブランキング期間に重畳されて
いるデータ信号を抽出し、それに応じて、例えば文字多
重情報を映像信号に重畳して映像出力させたり、モード
情報等をマイクロコンピュータ２６に供給して各種制御
に用いられるようにするものである。このデータ復調装
置２７は、例えばＤＳＰ（デジタルシグナルプロセッ
サ）２８、ＤＳＰコントローラ２９による組合わせから
成り、また、場合によっては、マイクロコンピュータの
ソフトウエア構成の一部により形成されている。

【００３７】また図２は、本発明のデータ復調装置がＶ
ＣＲに搭載された場合の全体構成を示している。なお、
この図２において、図１と同一符号部分は、同一または
相当部分を示しており、従ってその詳細な説明は省略す
る。このＶＣＲにおいては、映像信号処理回路２４の出
力は、磁気ヘッド３０に供給され、磁気テープ３１に対
して録画される。また磁気テープ３１より同ヘッド３０
により再生された映像信号は、第２の映像信号処理回路
３２に供給され、コンポジット映像信号として再生さ
れ、入力切換え部２３に対してプレイバック信号として
供給される。またこのＶＣＲにおいては、映像信号処理
回路２４の入力端よりビデオ出力端子３３が導出されて
いる。

【００３８】このＶＣＲにおいても、図１に示したテレ
ビジョン受像機と同様に、データ復調装置２７は、供給
されたコンポジット映像信号から、その垂直ブランキン
グ期間に重畳されているデータ信号を抽出し、それに応
じて、例えば文字多重情報を映像信号に重畳して映像出
力させたり、モード情報等をマイクロコンピュータ２６
に供給して各種制御に用いられるように成される。また
同様に、このデータ復調装置２７は、例えばＤＳＰ（デ
ジタルシグナルプロセッサ）２８、ＤＳＰコントローラ
２９による組合わせから成り、また場合によっては、マ
イクロコンピュータのソフトウエア構成の一部により形
成されている。

【００３９】このように、テレビジョン受像機或いはＶ
ＣＲ等のビデオ機器に搭載される本発明のデータ復調装
置の実施例を、図に基づいて説明する。本発明のデータ
復調装置の全体の構成は、例えば図６に示したものとほ
ぼ同一に表すことができる。従って、その全体構成の説
明は省略するが、本発明のデータ復調装置は、図６にお
いて符号１１として示したＰＬＬ回路部分に特徴を有し
ている。

【００４０】すなわち、ＰＬＬ回路１１は、図３に示す
ように、電圧制御発振器（ＶＣＯ）１１１と、このＶＣ
Ｏ１１１からの出力信号を分周比１／Ｎによって分周す
るプログラマブルカウンタ１１２と、このプログラマブ
ルカウンタ１１２の出力と水平同期信号に同期した基準
周波数（ｆH）との間で位相比較を行い、両者の位相差
に基づく直流出力を発生する位相差検出器（ＰＤ）１１
３と、この位相差検出器（ＰＤ）１１３からの直流出力
を平滑し、ＶＣＯ１１１に対してその出力を制御信号と
して供給するローパスフィルタ（ＬＰＦ）１１４より構
成している。

【００４１】そして上記電圧制御発振器（ＶＣＯ）１１
１、第１のプログラマブルカウンタ１１２、位相差検出
器（ＰＤ）１１３、およびローパスフィルタ（ＬＰＦ）
１１４より成るＰＬＬループは、ＶＣＯ１１１がサービ
スを受けようとするデータのサンプルクロック（表１）
の最小公倍数の周波数で発振した状態でロック状態と成
されるよう構成されている。

【００４２】またＶＣＯ１１１の出力端には、第２のプ
ログラマブルカウンタ４０が接続され、この第２のプロ
グラマブルカウンタ４０による分周出力は、第２の位相
差検出器（ＰＤ）４１の一方の入力端に供給されるとと
もに、垂直ブランキング期間の所定のライン位置に重畳
されているデータのサンプルクロックとして出力端Ｏｕ
ｔに出力される。さらに、ＰＤ４１の他方の入力端には
ラン・イン・クロック（Ｒｕｎ−Ｉｎ−ＣＬＫ）、すな
わちクロック基準信号ＣＲの到来タイミングでゲートが
開くラン・イン・クロック・ゲート９を介してクロック
基準信号ＣＲ（すなわち図７（ｆ）として示すクロック
基準信号≒）が供給され、クロック基準信号ＣＲの位相
に一致した出力が出力端Ｏｕｔに得られるように、ＰＤ
４１より第２のプログラマブルカウンタ４０に対してリ
セット信号を与えるように成されている。

【００４３】図４は、そのリセット作用を示しており、
図４（ａ）は、ＶＣＯ１１１の発振出力であり、これは
上記したとおり、サービスを受けようとするデータのサ
ンプルクロック（表１）の最小公倍数の周波数に設定さ
れている。そしてゲート９を介して図４（ｃ）に示すラ
ン・イン・クロック、すなわちクロック基準信号ＣＲが
ＰＤ４１に到来した際、クロック基準信号ＣＲのゼロク
ロス点Ｚにおいて、ＰＤ４１よりリセット信号が第２の
プログラマブルカウンタ４０に供給される。この結果、
第２のプログラマブルカウンタ４０による分周出力は、
図４（ｂ）に示すように、Ｚ点においてリセットされ、
クロック基準信号ＣＲに位相が同期したサンプルクロッ
クとして出力端Ｏｕｔにもたらされる。

【００４４】なお、上記第１のプログラマブルカウンタ
１１２および第２のプログラマブルカウンタ４０には、
ＤＳＰコントローラ２９よりそれぞれ制御データが供給
される。すなわち、第１のプログラマブルカウンタ１１
２に対しては、ＤＳＰコントローラ２９よりデータ復調
装置が、使用される国または地域によって必要なサービ
スの範囲のデータを復調するに必要な最小公倍数のクロ
ックをＶＣＯ１１１によって発振させるための分周比の
データが与えられる。また第２のプログラマブルカウン
タ４０に対しては、ＤＳＰコントローラ２９より、ライ
ン毎に異なる分周比を指定するデータが供給される。従
って、この第２のプログラマブルカウンタ４０からは、
映像信号の垂直ブランキング期間の所定のライン位置に
重畳されている各データを復調するための安定したサン
プルクロックが順次発生されることになる。

【００４５】以上のように、図３に示すＰＬＬ回路１１
においては、そのループ内に挿入された第１のプログラ
マブルカウンタ１１２は、分周比をライン毎に頻繁に変
化させるような作用は果たさず、従ってＰＬＬ回路１１
におけるＶＣＯ１１１は、水平同期信号に同期した基準
周波数（fH）に同期して安定に発振する。そしてＤＳＰ
コントローラ２９からの制御データにより、第２のプロ
グラマブルカウンタ４０はライン毎に分周比が調整さ
れ、ライン毎のデータを復調するに必要なサンプルクロ
ックをそれぞれ生成することになる。しかもこの時、第
２のプログラマブルカウンタ４０から出力されるサンプ
ルクロックは、ＰＤ４１からのリセット信号により、ク
ロック基準信号ＣＲに位相が同期したものに成され、高
い精度でデータの復調が成し得る。

【００４６】

【発明の効果】以上の説明で明らかなように、請求項１
に記載のデータ復調装置によれば、基準信号にロックし
たＰＬＬ回路と、ＰＬＬ回路を構成する電圧制御発信器
の出力を入力とし、所定の分周比に従った分周出力を発
生する第２のプログラマブルカウンタとが具備され、第
２のプログラマブルカウンタの出力を垂直ブランキング
期間の所定のライン位置に重畳されているデータのサン
プルクロックとして利用される。従って、ＰＬＬ回路
は、例えばライン毎にＰＬＬループの分周比を変化させ
る必要はなく、その発信動作をきわめて安定にさせるこ
とができる。そして、ＰＬＬ回路のＶＣＯ出力の供給を
受けたプログラマブルカウンタによる出力をデータのサ
ンプルクロックとして利用するため、安定したサンプル
クロックを得ることができる。

【００４７】また請求項２に記載のデータ復調装置によ
れば、さらに第２のプログラマブルカウンタには、垂直
ブランキング期間の所定のライン位置に重畳されている
各データに応じた分周比が設定され、その分周比に従っ
た分周出力が発生するように成される。従って、各ライ
ン毎に到来するデータに対応した安定したサンプルクロ
ックを得ることができる。

【００４８】さらに請求項３に記載のデータ復調装置に
よれば、第２のプログラマブルカウンタに対して、所定
のライン位置に重畳されている各データに含まれるクロ
ック基準信号に基づいてリセットさせるようにしたの
で、プログラマブルカウンタの出力の位相が、確実にク
ロック基準信号の位相に一致するように成される。従っ
て、各ライン毎に到来するデータのサンプルクロックと
して理想的な出力を得ることができ、各ライン毎のデー
タを正確に復調させることが可能となる。

【図面の簡単な説明】

【図１】本発明におけるデータ復調装置を搭載したテレ
ビジョン受像機の構成を示したブロック図である。

【図２】本発明におけるデータ復調装置を搭載したＶＣ
Ｒの構成を示したブロック図である。

【図３】本発明のデータ復調装置に使用されるＰＬＬ回
路部分の構成を示したブロック図である。

【図４】図３に示すＰＬＬ回路部分の作用を説明するた
めのタイミング図である。

【図５】映像信号の垂直ブランキング期間の所定のライ
ン位置に重畳されているデータ信号の一例を示したフォ
ーマット図である。

【図６】本発明または従来のデータ復調装置の全体構成
の一例を示したブロック図である。

【図７】図６に示すデータ復調装置の作用を説明するた
めのタイミング図である。

【図８】従来のデータ復調装置に使用されるＰＬＬ回路
の構成を示したブロック図である。

【図９】図８に示したＰＬＬ回路の作用を説明するため
の信号波形図である。

【図１０】従来のデータ復調装置に使用される他のＰＬ
Ｌ回路の構成を示したブロック図である。

【図１１】図１０に示したＰＬＬ回路の作用を説明する
ための信号波形図である。

【符号の説明】

９ ゲート回路 １１ ＰＬＬ回路 ２６ コントロールマイコン ２７ データ復調回路 ２８ ＤＳＰ ２９ ＤＳＰコントローラ ４０ 第２プログラマブルカウンタ ４１ 第２位相差検出器 １１１ 電圧制御発振器 １１２ 第１プログラマブルカウンタ １１３ 第１位相差検出器 １１４ ローパスフィルタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 映像信号の垂直ブランキング期間の所定
   のライン位置に重畳されているデータを復調するデータ
   復調装置であって、 制御信号の値に応じて発振周波数を変化させる電圧制御
   発信器と、前記電圧制御発信器の出力を受けて所定の分
   周比に従った分周出力を発生する第１のプログラマブル
   カウンタと、前記第１のプログラマブルカウンタの出力
   および基準信号の出力を受けて両者の位相差に基づく出
   力を前記電圧制御発信器に対する制御信号として出力す
   る位相差検出器とで構成されたＰＬＬ回路と、 前記ＰＬＬ回路を構成する電圧制御発信器の出力を入力
   とし、所定の分周比に従った分周出力を発生する第２の
   プログラマブルカウンタとを具備し、 前記第２のプログラマブルカウンタの出力を垂直ブラン
   キング期間の所定のライン位置に重畳されているデータ
   のサンプルクロックとして利用するようにしたことを特
   徴とするデータ復調装置。
2. 【請求項２】 前記第２のプログラマブルカウンタは、
   垂直ブランキング期間の所定のライン位置に重畳されて
   いる各データに応じた分周比が設定され、その分周比に
   従った分周出力を発生することを特徴とする請求項１に
   記載のデータ復調装置。
3. 【請求項３】 前記第２のプログラマブルカウンタは、
   垂直ブランキング期間の所定のライン位置に重畳されて
   いる各データに含まれるクロック基準信号によってリセ
   ットされ、第２のプログラマブルカウンタの出力の位相
   が、前記クロック基準信号の位相に一致するように成さ
   れたことを特徴とする請求項１または請求項２に記載の
   データ復調装置。