JPH06244274A - 半導体基板の接合体 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、埋め込み性を損なうことなく、且
つ研磨によって露出された空洞を多結晶シリコンで容易
に埋設可能とするもので、部分ＳＯＩ構造を作成する際
の２枚の半導体基板を接合した接合体を提供することを
目的とする。 【構成】接合体11は第１、第２の半導体基板12、13を接
合して構成される。第１の基板12の接合面には、凹部14
と共に複数の深い溝151 、152 、…の束による気体通路
15を形成するもので、この気体通路15は基板端面に開口
されると共に、複数の橋梁によって相互に連通されてい
る。この接合体11は酸化性雰囲気内において加熱するこ
とにより、凹部14の内部は酸化膜19で埋められ、溝151
、152 、…の側壁にも酸化膜が形成されて空洞201 、2
02 、…が形成される。その後、第１の半導体基板12を
研磨することで溝151 、152 、…を露出させ、多結晶シ
リコンを堆積することで、空洞202 、202 、…が埋設さ
れるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、素子分離された半導
体装置を製造するために用いられ、特にウエハ接合技術
を用いて部分ＳＯＩ構造を構成する際に用いられる半導
体基板の接合体に関する。

【０００２】

【従来の技術】例えば、パワー素子と論理回路とを１チ
ップの半導体装置に搭載するように構成する場合、パワ
ー素子と論理回路部との間の電気的な干渉を取り除く必
要がある。この様な場合には、素子の相互間を確実に分
離する構造が必要となるものであり、特別な高耐圧の素
子分離を要求するには、素子領域の相互間に絶縁体によ
る分離構造を介在させるようにする必要がある。

【０００３】絶縁体によって素子領域の相互間を分離す
る手段としては、半導体基板の一方の面に開口するよう
にして蝕刻によって溝を形成した後にその表面に熱酸化
膜を形成し、さらに多結晶シリコンを堆積させるもの
で、その後この半導体基板を裏面を前記溝の底に達する
まで研磨して除去する方法が知られている。

【０００４】また、絶縁膜を介して２枚の半導体基板を
直接接合して一体化し、その一方の面からこの一方の半
導体基板を所定の厚みとされるまで研磨した後、この研
磨された面の表面から絶縁膜に達するように分離溝を形
成するもので、この分離溝に対応して熱酸化膜を形成
し、さらに多結晶シリコンを堆積させることによって分
離溝を埋めた後、表面の多結晶シリコン層を除去するこ
とによって、素子領域の相互間を絶縁物によって分離す
る構造が知られている。

【０００５】しかし、この様な分離構造においては半導
体基板の一方の主面が絶縁された構造となるものであ
り、したがって裏面を電流の経路とする縦型のパワー素
子を形成することができなくなる問題を有する。

【０００６】ＳＯＩ基板、特に基板の特定部分に選択的
にＳＯＩ領域を有するＳＯＩ基板を製造する方法とし
て、例えば特開平２−９６３５０号公報に開示された方
法を提案している。すなわち、この方法にあっては予め
空洞が形成された張り合わせ基板の空洞内部に埋め込み
酸化膜を形成するものである。

【０００７】すなわち、この半導体基板の製造方法にあ
っては、まず第１の半導体基板の将来ＳＯＩ構造の埋め
込み酸化膜とされる領域に対応して数１００ｎｍの深さ
の凹部を形成し、さらにこの凹部に連通するようにして
この凹部より深い溝をドライエッチングによって形成す
るもので、この様に凹部および深い溝の形成された第１
の半導体基板の、この凹部および溝の形成された面に第
２の半導体基板をウエハ直接接合技術を用いて張り合わ
せ接合する。この様に第１および第２の半導体基板を接
合した状態において、前記凹部に連通する深い溝は、こ
の張り合わせ基板の端面部に開口するようにされてい
る。

【０００８】この様に第１および第２の半導体基板が接
合されたならば、外部から酸素が導入されるような状態
にある凹部により形成された隙間を熱酸化膜によって埋
めるようにすると共に、深い溝の内面に熱酸化膜の層を
形成するもので、第１の半導体基板を接合面から反対側
の面から研削・研磨することによって、溝内に熱酸化膜
に挟まれて形成された空洞部を露出させ、さらに所定の
厚さとされるまで研削・研磨する。

【０００９】この様な方法で選択ＳＯＩ基板が構成され
るものであるが、この様な製造方法によれば、１つの半
導体基板上に酸化膜によって絶縁分離された素子分離領
域と直接接合領域とが同時に形成されるようになる特徴
を有する。このため、この様にして得られた半導体基板
によって、縦型のパワー素子を形成することができるよ
うになるものであり、さらに高耐圧の絶縁分離領域を得
ることができる。

【００１０】しかし、この様に構成される半導体基板に
あっては、熱酸化によって隙間を熱酸化膜で埋めるよう
にする必要性から、凹部に連通して基板端面に開口され
るようになる深い溝を充分に幅広く設定する必要があ
る。実験によって確かめてみると、５インチのウエハの
全面に部分ＳＯＩ構造を形成しようとして、ウェット雰
囲気において１１５０℃で７時間酸化する場合に、深い
溝の深さを１５μｍとすると、その幅は少なくとも３０
μｍ以上とする必要があった。

【００１１】この様に埋め込み酸化が終了した後は、そ
のウエハ表面を研磨して溝に対応して形成された空洞を
露出させ、多結晶シリコンを堆積して溝内の空洞を埋め
て分離溝とするもので、その後表面に堆積された多結晶
シリコンの層を除去する。この多結晶シリコンの堆積に
際して、露出された空洞は深さがほぼ１５μｍで幅が少
なくとも３０μｍであるため、ＬＰＣＶＤ法等の通常の
多結晶シリコンの堆積方法で空洞を埋設することは、主
として経済的な理由から困難である。

【００１２】もし、ＬＰＣＶＤ法によってこの様な空洞
を埋めようとすると、堆積すべき多結晶シリコンの厚み
は少なくとも１５μｍ以上必要であり、現在のＬＰＣＶ
Ｄ法によって達成可能な堆積速度で堆積したとしても、
ほぼ１７時間必要となる。しかも、１回の堆積によって
反応管の側壁に１５μｍ以上の多結晶シリコンが堆積さ
れるようになるものであるため、この堆積作業の終了に
際して反応管を取り外して洗浄しない限り、継続して多
結晶シリコンを堆積することができない。

【００１３】また他の方法として、シリコンのエピタキ
シャル成長装置を用いて多結晶シリコンを堆積すること
が可能である。しかし、この方法は被覆性が悪いもので
あるため、細かい分離溝を埋めることができない。この
ため、細かい分離溝が存在する場合には、エピタキシャ
ル成長装置によってシリコンを堆積するに先立って、Ｌ
ＰＣＶＤによって５μｍ程度の多結晶シリコン層を堆積
する必要がある。しかも、エピタキシャル成長装置のス
ループットはＬＰＣＶＤ装置程高くないので、経済性が
悪い。

【００１４】そこで、空洞の幅を多結晶シリコンによる
埋設が容易とされるように狭く設定することが考えられ
るが、埋め込み酸化膜の埋め込み性から３０μｍ以下と
することができないという問題を有する。

【００１５】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、熱酸化膜による埋め込み性
を損なうことなく、さらに研削・研磨によって溝に対応
して形成される空洞が露出した際に、この空洞に対して
容易に多結晶シリコンが埋設設定されるようにして素子
分離が確実に行われるようにした、選択的にＳＯＩ領域
の設定されるＳＯＩ基板を構成することができるように
した半導体基板の接合体を提供しようとするものであ
る。

【００１６】

【課題を解決するための手段】この発明に係る半導体基
板の接合体は、互いに１つの面を接合して構成される第
１および第２の半導体基板の、前記第２の半導体基板と
の接合面に開口するようにして素子形成領域に対応して
凹部を形成すると共に、前記凹部に連通するようにして
気体通路を形成するもので、この気体通路は複数の近接
して形成した前記凹部より深く形成された複数の溝によ
って構成され、この複数の溝の相互間が橋梁部によって
連通され且つ外部に連通されるようにして、前記凹部の
内部さらに前記溝の内面が酸化されるようにして構成さ
れる。

【００１７】

【作用】この様に構成される半導体基板の接合体によれ
ば、気体通路が複数の溝によって構成されるものである
ため、この通路によって構成される空洞の開口断面積が
埋め込み性が損なわれることなく且つ埋め込み酸化が可
能とされる値に設定することが簡易となり、溝部の熱酸
化終了後において研削・研磨によって露出されるように
なる空洞に対して多結晶シリコンが容易に埋設されるよ
うになる。その結果、信頼性の高い素子分離が行われる
ようになる、選択的にＳＯＩ領域の設定される半導体基
板が構成できる。

【００１８】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はその製造過程を順次示しているもの
で、接合体11は第１および第２の半導体基板12および13
を接合することによって構成される。

【００１９】この接合体11を製造過程にしたがって説明
すると、まず（Ａ）図で示すように第１の半導体基板12
の第２の半導体基板13との接合面側に開口するようにし
て、将来ＳＯＩ領域とされる領域に対応して数１００ｎ
ｍの深さの凹部14をエッチングにより形成する。また、
この凹部14の一方の端に連通するようにして、この凹部
14より深く且つ平行にした複数の溝151 、152 、…の束
による気体通路15が形成される。この気体通路15は図３
さらに図４で示されるように、将来ＩＣの１つのチップ
とされる方形の領域16の外周を取り囲むように形成さ
れ、この気体通路15は接合体11の端面において外気に開
口されて、埋め込み酸化時において凹部14に酸化性雰囲
気を供給する役目をするように構成される。

【００２０】また、この気体通路15を構成する複数の溝
151 、152 、…は、特定される間隔毎に、その相互間が
橋梁部171 、172 、…（図３参照）によって連通される
ようになっている。

【００２１】この気体通路15は、例えば線幅５μｍで深
さがほぼ１５μｍの６本の溝151 、152 、…の束によっ
て構成されるもので、溝151 、152 、…のそれぞれの相
互間隔は１２μｍに設定される。また橋梁部171 、172
、…は、気体通路15に対して１ｍｍ間隔で配設される
もので、この様な気体通路15によって区画される方形の
領域16は、５ｍｍ角で構成されるようになる。

【００２２】さらに、凹部14の気体通路15と反対側の端
部には、分離溝18が形成される。この分離溝18の深さ
は、気体通路15を構成する溝151 、152 、…とほぼ同じ
に構成されるもので、図３で示すようにウエハの面上に
方形に区画された１つのチップ領域16の周辺部において
気体通路15に連通されるようにする。

【００２３】この様に構成される分離溝18は、将来埋め
込み酸化および研磨を行って基板作成が完了された段階
で、気体通路15および凹部14に形成される埋め込み酸化
膜と相まって、ＳＯＩ領域を隣接する他の領域から絶縁
体で完全に取り囲んで、電気的に分離するようになる。
この分離溝18は、図４で示されるように気体通路15を通
して間接的に接合体11の端面において外気に連通される
もので、埋め込み酸化時において補助的な酸化性雰囲気
の導入経路とされるもので、例えば幅３μｍ、深さ１５
μｍ程度に構成される。

【００２４】この様に凹部14および気体通路15が形成さ
れた接合体11は、所定の酸化性雰囲気内に設定した状態
で熱酸化し、凹部14並びに気体通路15に対して埋め込み
酸化が行われるものであるが、この埋め込み酸化に先立
って（Ａ）図で示されたような接合体11を真空容器内に
入れ、高真空状態に排気した後にこの容器内を酸素によ
って満たす。そして、凹部14並びに気体通路15を構成す
る溝151 、152 、…に残留する空気を排除して内部を酸
素で置換する。

【００２５】次に、この様に酸化性雰囲気中において接
合体11を加熱すると、凹部14および溝151 、152 、…と
半導体基板表面で囲まれた空洞の内壁に熱酸化膜が形成
される。すると、熱酸化によって酸素が消費されるため
に空洞内部の気圧が減少するようになり、したがって接
合体11の端面において開口した気体通路15を通して酸化
性雰囲気が内部に供給される。この様な動作によって空
洞内壁に形成される酸化膜の厚さが増加され、やがて
（Ｂ）図で示すように凹部14の内部が酸化膜19によって
完全に埋められるようになり、また溝151 、152 、…お
よび18の内壁に酸化膜19の層が形成されるようになる。

【００２６】ここで、凹部14の深さと溝151 、152 、…
それぞれの幅との関係は、凹部14が完全に酸化膜19によ
って埋められた後においても、溝151 、152 、…および
18が埋まらず、気体の通路としての役目が果たされるよ
うに、溝151 、152 、…および18の幅を凹部14の段差
（深さ）よりも大きく設定する。したがって、凹部14が
酸化膜19によって埋められた状態で、溝151 、152 、…
および18の内部にそれぞれ空洞201 、202 、…および21
が残留する。

【００２７】ここで、溝151 、152 、…が凹部14に連通
する部分において、隣り合う２つの溝の間の空間は、そ
の深さが凹部14の深さとほぼ等しい。このため、埋め込
み酸化が進行して凹部14が熱酸化膜によって埋まる状態
となるとほぼ同時に、隣り合う２つの溝の間の空間も酸
化膜で埋められる。したがって、もし溝151 、152 、…
の相互を連通する橋梁部171 、172 、…がないと、埋め
込み酸化の進行に伴って気体通路15を構成する溝151 、
152 、…は互いに連通されない状態となり、その結果内
部への酸化性雰囲気の供給が不足する。

【００２８】またウエハの中心部と外周部では凹部14の
酸化膜19の埋め込み速度が異なり、ウエハの中心部にお
いては、外周部よりも遅くなる。したがって、橋梁部17
1 、172 、…がないとウエハ中心部に対して確実に埋め
込み酸化膜を形成することが著しく困難となる。

【００２９】この様な問題点を解決するために橋梁部17
1 、172 、…は効果を発揮するもので、この橋梁部171
、172 、…は１ｍｍ間隔で形成される。また、凹部14
の段差（深さ）は０．６μｍ程度である。例えば、１１
７０℃のウエット雰囲気で１０時間の酸化の実験を行っ
たところ、５インチウエハの全面で良好な埋め込み酸化
が達成できることが確認された。

【００３０】この様に構成される接合体11による基板を
用いて半導体デバイスを構成する例を次に説明する。ま
ず、前述したように接合体11を酸化性雰囲気中で加熱す
ることによって、（Ｂ）図で示したように凹部14が熱酸
化膜によって埋め込まれる。その後、（Ｃ）図で示すよ
うに第１の半導体基板12の接合面と反対側の面から、溝
151 、152 、…、18が露出されるまで研削・研磨を行
い、さらに所定の厚みが設定されるまで研削・研磨を行
う。

【００３１】この様に溝151 、152 、…および18が露出
されたならば、通常のＬＰＣＶＤ法によって（Ｄ）図で
示すように所定の厚みまで多結晶シリコン22を堆積し、
この多結晶シリコン22によって、溝151 、152 、…およ
び18の内部に形成された空洞201 、202 、…、21を埋設
する。そして、基板12の表面に付いた余分の多結晶シリ
コン22を平坦化研磨等の方法によって取り除く。

【００３２】この様に構成される接合体11において、気
体通路15を構成する複数の溝151 、152 、…の幅を、通
常のＬＰＣＶＤ法によって容易に埋設可能とされるよう
に充分に狭く設定することが可能とされる。このため
に、ＬＰＣＶＤ法による多結晶シリコンの埋設工程が短
時間で行えるようになって、製造コスト的に効果が大き
い。

【００３３】また、ＬＰＣＶＤ法によって形成した多結
晶シリコンは、溝の形成された面にのみならず、裏面部
にも形成されるようになるものであるため、その後の処
理によって表面に付いた余分の多結晶シリコンを取り除
く平坦化研磨を行うと、形成された多結晶シリコンの膜
厚が大きい場合には、膜応力の関係から基板に反りが生
ずるような問題がある。

【００３４】この点、実施例で示した接合体11にあって
は、多結晶シリコン22の膜厚を薄く構成できるようにな
るものであるため、基板の反りをプロセス上で問題がな
い大きさに抑えることができる。

【００３５】図２はこの様にして構成された接合体11に
おいてデバイスを形成した状態を示すもので、通常のデ
バイス形成工程によって所定領域に素子が形成して、部
分ＳＯＩ型複合デバイスが構成されるようになる。

【００３６】この様な接合体11を製造する工程におい
て、溝151 、152 、…の幅を５μｍとした場合、堆積す
る多結晶シリコン22の厚さは、７μｍである。溝151 、
152 、…の幅が狭くなれば、堆積すべき多結晶シリコン
22の膜厚は、溝幅Ｗに比例して“２^0.5 ×Ｗ”にしたが
って減少する。

【００３７】この実施例に示した接合体11において、気
体通路15を構成する溝151 、152 、…の構成および橋梁
部171 、172 、…の構成の一例を示しているが、もちろ
んこれに限定されるものではない。しかし、その効果を
より高めるためには、気体通路15を構成する複数の深い
溝151 、152 、…は、その幅が２０μｍ以下であること
が望ましい。すなわち、通常のＬＰＣＶＤ法によって１
回に堆積可能な多結晶シリコンの厚みはほぼ１５μｍ程
度であるからである。

【００３８】もし、１回に堆積される多結晶シリコンの
厚みをこれ以上とすると、１回の堆積工程毎に反応管を
取り外して洗浄することによって、反応管の内壁に付着
した多結晶シリコンを取り除かない限り、継続して多結
晶シリコンの堆積工程を実施することができない。

【００３９】したがって、被覆性が良好で且つ大量チャ
ージが可能とされるＬＰＣＶＤ法の効果を生かすために
は、溝の幅をＷとした場合、 ２^0.5 ×Ｗ≦２×１５μｍ すなわち Ｗ≦２０μｍ が望ましい。

【００４０】なお、上記式において埋設すべき幅を“２
^0.5 ×Ｗ”としたのは、直交する２本の溝の交点の対角
線が最も広くなることによるものである。また、式の右
辺で“２×１５μｍ”としたのは、ＬＰＣＶＤ法におい
ては溝の側壁に垂直な方向へ堆積が進行するので、１回
の堆積工程で溝の側壁から最大ほぼ１５μｍ多結晶シリ
コンが堆積されることによる。

【００４１】また実施例においてその効果をより高める
ためには、気体通路15を構成する深い溝151 、152 、…
の相互間隔が２μｍ以上であることが望ましい。溝状の
気体通路としては、単位断面積当たりの開口面積が大き
い程酸化性雰囲気の供給能力が大きくなるので、互いに
隣接する２つの溝の間隔はできる限り小さい方がよいと
考えられる。

【００４２】しかし、この溝相互の間隔には次のような
理由による下限が存在する。すなわち、凹部14に形成さ
れる埋め込み酸化膜19はほぼ１μｍ程度であるので、こ
のとき溝151 、152 、…の側壁に形成される酸化膜の厚
さもほぼ１μｍである。したがって、隣接する溝の間隔
を２μｍとすると、左右の壁にそれぞれ１μｍづつの酸
化膜が形成されて、それぞれほぼ０．５μｍづつのシリ
コンが消費される。その結果、当初２μｍの幅であった
シリコンが１μｍ減少する。

【００４３】その後、機械的な研磨とイオンエッチング
を駆使して溝を露出させるようにしたとしても、図５の
（Ａ）で示すように溝151 、152 、…の左右の側壁が、
ほぼ１μｍづつの酸化膜19によって覆われた、幅がほぼ
１μｍのシリコン細柱301 、302 、…が形成されること
になる。このシリコン細柱301 、302 、…は機械的な強
度が極めて弱いものであり、後工程において希フッ酸に
よって酸化膜19を除去すると、（Ｂ）図で示すように薬
液がシリコン細柱301 、302 、…の下部を浸蝕して、も
はや細柱301 、302 、…は自立し得なくなる。したがっ
て、隣接する２つの溝の間隔は、２μｍ以上であること
が望ましい。

【００４４】

【発明の効果】以上のようにこの発明に係る半導体基板
の接合体によれば、複数の深い溝の束によって気体通路
が形成され、通路を形成する空洞の合計の開口断面積
を、埋め込み酸化が確実に実行されるような値に設定で
きるものであり、またこの埋め込み酸化が終了した後に
研磨によって露出された空洞を、多結晶シリコンによっ
て確実に埋設することが可能とされる。したがって、こ
の半導体基板の接合体によって、部分ＳＯＩ基板を用い
た複合半導体素子を高い歩留まりで製造することができ
るようになる。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｄ）は、この発明の一実施例に係る
半導体基板の接合体を、その製造過程にしたがって順次
説明する図。

【図２】上記接合体によって構成された半導体装置の例
を示す断面図。

【図３】上記接合体に形成される気体通路の状態を説明
する平面図。

【図４】同じく気体通路のウエハ上における状態を説明
する図。

【図５】（Ａ）は溝に酸化膜を形成した状態を拡大して
示す図、（Ｂ）は上記酸化膜を除去した状態を示す図。

【符号の説明】

11…接合体、12…第１の半導体基板、13…第２の半導体
基板、14…凹部、15…気体通路、151 、152 、…深い
溝、16…チップ領域、171 、172 、…橋梁部、18…分離
溝、19…酸化膜、201 、202 、…、21…空洞、22…多結
晶シリコン。

Claims (3)

【特許請求の範囲】
1. 【請求項１】互いに１つの面を接合して構成される第１
   および第２の半導体基板と、 前記第１の半導体基板の前記第２の半導体基板との接合
   面に開口して、素子形成領域に対応して形成された凹部
   と、 前記第１の半導体基板の前記第２の半導体基板との接合
   面に開口して前記凹部に連通するようにして形成された
   気体通路とを具備し、 この気体通路は複数の近接して形成した前記凹部より深
   く形成された複数の溝によって構成され、この複数の溝
   の相互間が橋梁部で連通され、さらに外部に連通される
   ようにして、前記凹部の内部さらに前記溝の内面が酸化
   されるようにしたことを特徴とする半導体基板の接合
   体。
2. 【請求項２】 前記気体通路を形成する複数の溝は、そ
   の幅が２０μｍ以下にそれぞれ設定されるようにしたこ
   とを特徴とする請求項１に記載の半導体基板の接合体。
3. 【請求項３】 前記気体通路を形成する複数の溝は、互
   いに隣接する２つの溝の間隔が２μｍ以上に設定される
   ようにしたことを特徴とする請求項１に記載の半導体基
   板の接合体。