JPH0624411B2 - 過電圧保護電源スイツチング回路 - Google Patents
過電圧保護電源スイツチング回路Info
- Publication number
- JPH0624411B2 JPH0624411B2 JP62137836A JP13783687A JPH0624411B2 JP H0624411 B2 JPH0624411 B2 JP H0624411B2 JP 62137836 A JP62137836 A JP 62137836A JP 13783687 A JP13783687 A JP 13783687A JP H0624411 B2 JPH0624411 B2 JP H0624411B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- thyristor
- zener diode
- switching circuit
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、スイツチング回路に関し、特に、入力電源電
圧印加において、ＯＮ電圧範囲が設定可能な過電圧保護
の機能を持つ電源スイツチング回路に関するものであ
る。
圧印加において、ＯＮ電圧範囲が設定可能な過電圧保護
の機能を持つ電源スイツチング回路に関するものであ
る。
従来の技術 従来、この種のスイツチング回路としてはトランジスタ
を用いた電源スイツチがあり、過電圧保護としてツエナ
ーダイオードを用い一定電圧以上の入力をクリツピング
するという方式、複数個のトランジスタ、リニアＩＣを
用いて構成した負帰還回路あるいは専用ＩＣにより過電
圧にリミツタをかける方式が用いられてきた。
を用いた電源スイツチがあり、過電圧保護としてツエナ
ーダイオードを用い一定電圧以上の入力をクリツピング
するという方式、複数個のトランジスタ、リニアＩＣを
用いて構成した負帰還回路あるいは専用ＩＣにより過電
圧にリミツタをかける方式が用いられてきた。
発明が解決しようとする問題点 上述した従来の過電圧保護電源スイツチング回路では、
過電圧印加時にツエナーダイオードによるクリツピング
作用が働いている状態での連続電源供給となつている。
過電圧印加という異常事態にもかかわらず、電源は供給
され、ツエナーダイオード破壊時には、過電圧保護の機
能は果たされない。また、過電圧を検出しリミツタをか
ける方式では複数個のＩＣ、もしくは専用ＩＣを必要と
し、複雑で高価であるという欠点がある。
過電圧印加時にツエナーダイオードによるクリツピング
作用が働いている状態での連続電源供給となつている。
過電圧印加という異常事態にもかかわらず、電源は供給
され、ツエナーダイオード破壊時には、過電圧保護の機
能は果たされない。また、過電圧を検出しリミツタをか
ける方式では複数個のＩＣ、もしくは専用ＩＣを必要と
し、複雑で高価であるという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従つて本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なスイツチング回路
を提供することにある。
従つて本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なスイツチング回路
を提供することにある。
問題点を解決するための手段 上記目的を達成する為に、本発明に係る過電圧保護電源
スイツチング回路は、サイリスタ(SCR)の“ON”、“OF
F”を電源スイツチとして利用して構成されるものであ
る。
スイツチング回路は、サイリスタ(SCR)の“ON”、“OF
F”を電源スイツチとして利用して構成されるものであ
る。
入力電圧範囲を設定した２つのツエナダイオード及びト
ランジスタにより、入力電圧が要求電圧内にある時にの
みサイリスタ(SCR)は“ON”となり、入力電圧が要求電
圧を超える、または達しない時にはサイリスタ(SCR)は
“OFF”となる。このように、入力電圧が要求電圧外の
場合に電源供給側と被供給側は完全に絶縁となり、過電
圧印加にする電源被供給側の破壊、異常事態による大き
な電源変動の検出等が可能である。また、サイリスタ(S
CR)、ツエナダイオード、トランジスタ、抵抗等の簡単
な回路構成であり、廉価であり、所期の目的を達成して
いる。
ランジスタにより、入力電圧が要求電圧内にある時にの
みサイリスタ(SCR)は“ON”となり、入力電圧が要求電
圧を超える、または達しない時にはサイリスタ(SCR)は
“OFF”となる。このように、入力電圧が要求電圧外の
場合に電源供給側と被供給側は完全に絶縁となり、過電
圧印加にする電源被供給側の破壊、異常事態による大き
な電源変動の検出等が可能である。また、サイリスタ(S
CR)、ツエナダイオード、トランジスタ、抵抗等の簡単
な回路構成であり、廉価であり、所期の目的を達成して
いる。
実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示す等価回路構成図であ
る。
る。
第１図を参照するに、直流電源入力端子10より入力され
た電圧が第１のツェナダイオード２のツェナ電圧値＋第
１のＮＰＮトランジスタ５のベース、エミッタ間順方向
電圧値を超えた際に、ＮＰＮトランジスタ５が“ＯＮ”
となり、サイリスタ（ＳＣＲ）１が“ＯＮ”する。サイ
リスタ（ＳＣＲ）１の“ＯＮ”により、出力端子１１は
電源入力端子１０とほぼ同電位となり、ＮＰＮトランジ
スタ６が“ＯＮ”となる。ＮＰＮトランジスタ６の“Ｏ
Ｎ”によりＮＰＮトランジスタ５は“ＯＦＦ”となる
が、サイリスタ（ＳＣＲ）１の“ＯＮ”状態は維持さ
れ、出力端子１１より電圧は供給される。
た電圧が第１のツェナダイオード２のツェナ電圧値＋第
１のＮＰＮトランジスタ５のベース、エミッタ間順方向
電圧値を超えた際に、ＮＰＮトランジスタ５が“ＯＮ”
となり、サイリスタ（ＳＣＲ）１が“ＯＮ”する。サイ
リスタ（ＳＣＲ）１の“ＯＮ”により、出力端子１１は
電源入力端子１０とほぼ同電位となり、ＮＰＮトランジ
スタ６が“ＯＮ”となる。ＮＰＮトランジスタ６の“Ｏ
Ｎ”によりＮＰＮトランジスタ５は“ＯＦＦ”となる
が、サイリスタ（ＳＣＲ）１の“ＯＮ”状態は維持さ
れ、出力端子１１より電圧は供給される。
一方、第２のツェナダイオード３のツェナ電圧値＋ＰＮ
Ｐトランジスタ４のエミッタ、ベース間順方向電圧値を
入力電圧が超えた場合には、PNPトランジスタ４は“O
N”となる。サイリスタ(SCR)１のアノード、ゲート間電
位はPNPトランジスタ４のエミツタ、コレクタ電圧PNPTr
VECとなり、約０．７Ｖ以下になるようにツエナダイオ
ード３、抵抗７を設定することにより、サイリスタ(SC
R)１は“OFF”となる。
Ｐトランジスタ４のエミッタ、ベース間順方向電圧値を
入力電圧が超えた場合には、PNPトランジスタ４は“O
N”となる。サイリスタ(SCR)１のアノード、ゲート間電
位はPNPトランジスタ４のエミツタ、コレクタ電圧PNPTr
VECとなり、約０．７Ｖ以下になるようにツエナダイオ
ード３、抵抗７を設定することにより、サイリスタ(SC
R)１は“OFF”となる。
以上のように要求入力範囲は第１のツエナダイオード２
の順方向電圧ＺＤ１ＶFと第２のツエナダイオード３の
順方向電圧ＺＤ２ＶFによりほぼ決定され、この電圧範
囲を脱した場合には自動的にサイリスタ(SCR)１は“OF
F”となり、入力端子10、出力端子11間は絶縁となる。
の順方向電圧ＺＤ１ＶFと第２のツエナダイオード３の
順方向電圧ＺＤ２ＶFによりほぼ決定され、この電圧範
囲を脱した場合には自動的にサイリスタ(SCR)１は“OF
F”となり、入力端子10、出力端子11間は絶縁となる。
発明の効果 以上説明したように、本発明によれば２つのツエナダイ
オードにより設定されるある電圧範囲を脱すると自動的
にサイリスタ(SCR)が“OFF”となり、入出力間を絶縁す
ることができる。これにより、過電圧による破壊の防
止、電源異常の検出等様々の効果が期待できる。
オードにより設定されるある電圧範囲を脱すると自動的
にサイリスタ(SCR)が“OFF”となり、入出力間を絶縁す
ることができる。これにより、過電圧による破壊の防
止、電源異常の検出等様々の効果が期待できる。
また、TTL、リニアＩＣ等の半導体集積回路においても
過電圧破壊防止のために電源ラインに同上回路のパター
ンを起すことにより信頼性の向上が期待できる。
過電圧破壊防止のために電源ラインに同上回路のパター
ンを起すことにより信頼性の向上が期待できる。
更にまた、ツエナダイオード、抵抗値の設定により電圧
範囲の変更も容易であり、廉価で汎用性のある過電圧保
護電源スイツチング回路の提供が可能である。
範囲の変更も容易であり、廉価で汎用性のある過電圧保
護電源スイツチング回路の提供が可能である。
第１図は本発明に係る過電圧保護スイツチング回路の一
実施例を示す回路構成図である。 １……サイリスタ(SCR)、２……ツエナダイオード(ZD
1)、３……ツエナダイオード(ZD2)、４……PNPトランジ
スタ(PNPTr)、５……NPNトランジスタ(NPNTr1)、６……
NPNトランジスタ(NPNTr2)、７、８、９……抵抗、10…
…直流電源入力端子、11……出力端子
実施例を示す回路構成図である。 １……サイリスタ(SCR)、２……ツエナダイオード(ZD
1)、３……ツエナダイオード(ZD2)、４……PNPトランジ
スタ(PNPTr)、５……NPNトランジスタ(NPNTr1)、６……
NPNトランジスタ(NPNTr2)、７、８、９……抵抗、10…
…直流電源入力端子、11……出力端子
Claims (1)
- 【請求項１】直流電源入力端子がサイリスタのアノード
に接続され、該アノードが第１のツェナダイオードのカ
ソードとＰＮＰトランジスタのエミッタに接続され、前
記第１のツェナダイオードのアノードが第１のＮＰＮト
ランジスタのベースに接続され、該第１のＮＰＮトラン
ジスタ及び前記ＰＮＰトランジスタのコレクタが共通に
前記サイリスタのゲートに接続され、前記ＰＮＰトラン
ジスタのベースは第２のツェナダイオードのカソードに
接続され、該第２のツェナダイオードのアノードは第１
の抵抗を通してＧＮＤへ接続され、前記サイリスタのカ
ソードは出力端子、第２のＮＰＮトランジスタのコレク
タ及び第２の抵抗を通して該第２のＮＰＮトランジスタ
のベースに共通に接続され、前記第１のＮＰＮトランジ
スタ及び第２のＮＰＮトランジスタのエミッタが共通と
なり、第３の抵抗を通してＧＮＤに接続される構成を持
つことを特徴とする過電圧保護電源スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137836A JPH0624411B2 (ja) | 1987-05-31 | 1987-05-31 | 過電圧保護電源スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137836A JPH0624411B2 (ja) | 1987-05-31 | 1987-05-31 | 過電圧保護電源スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63302719A JPS63302719A (ja) | 1988-12-09 |
| JPH0624411B2 true JPH0624411B2 (ja) | 1994-03-30 |
Family
ID=15207962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62137836A Expired - Lifetime JPH0624411B2 (ja) | 1987-05-31 | 1987-05-31 | 過電圧保護電源スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624411B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046896A (en) * | 1995-08-11 | 2000-04-04 | Fijitsu Limited | DC-to-DC converter capable of preventing overvoltage |
-
1987
- 1987-05-31 JP JP62137836A patent/JPH0624411B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63302719A (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237234Y2 (ja) | ||
| US4573099A (en) | CMOS Circuit overvoltage protection | |
| JPH08139528A (ja) | トランジスタ保護回路 | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| US4723191A (en) | Electronic voltage regulator for use in vehicles with protection against transient overvoltages | |
| KR910001425B1 (ko) | 입력보호회로를 갖춘 반도체집적회로 | |
| JPH05252643A (ja) | 過電圧保護回路 | |
| KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP2806503B2 (ja) | 半導体素子の短絡保護回路 | |
| JPH0624411B2 (ja) | 過電圧保護電源スイツチング回路 | |
| JP2606604Y2 (ja) | 電子機器の保護回路 | |
| US5537064A (en) | Logic circuit capable of handling large input current | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| US4078200A (en) | Current limiting circuit arrangements | |
| EP0408124B1 (en) | Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit | |
| JPH0336450B2 (ja) | ||
| JPS54157086A (en) | Semiconductor device | |
| JPH0510846B2 (ja) | ||
| KR940010483B1 (ko) | 편향코일에 대한 트랜지스터 보호회로 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH1074896A (ja) | 入力サージ保護回路 | |
| KR900009626Y1 (ko) | 전원 라인 보호 회로 |