JPH06237585A - 画像形成装置の光学走査系駆動用モータの速度制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 エンコーダからのパルス信号を分周してモー
タの速度制御に用いるとき、分周しないときと同様に正
確に速度制御する。 【構成】 モータ１０４の回転中に、モータ１０４の回
転後の経過時間に応じたメモリ１１２内の分周数テーブ
ルの分周数に従って、分周器１０９がエンコーダ１０５
からのパルス信号を分周し、この分周結果とモータ１０
４の回転後の経過時間に応じたメモリ１１２内の目標速
度テーブルの目標速度とに基づいて、ＣＰＵ１０２が、
分周数に応じたメモリ１１２内のＰＩＤゲインテーブル
のＰＩＤゲインを用いてＰＩＤ制御の演算を行うととも
にアンプ１０３を介してモータ１０４に対してＰＷＭ信
号を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像形成装置の光学走査
系駆動用モータの速度制御回路に関する。

【０００２】

【従来の技術】画像形成装置の一例として、電子写真複
写機（以下複写機という）には、感光体ドラム駆動用、
光学走査系駆動用、定着ローラ駆動用など複数のモータ
が用いられている。これらのモータの中には常に一定の
速度で回転すればよいものもあるが、光学走査系駆動用
のモータは、原稿を露光走査する往動時より露光走査後
基準位置までもどる復動時の方を速い速度にし、また複
写倍率に応じて回転速度を変えている。

【０００３】モータの速度制御法として、モータの回転
数をエンコーダで検出し、このエンコーダからのパルス
信号と目標回転速度に対応するパルス信号とを比較しＰ
ＩＤ（比例、積分、微分）制御を行い、この結果に基づ
きＰＷＭ（パルス幅変調）方式によりモータに印加する
電圧を変化させて速度制御を行う方法が知られている。
このようなエンコーダを用いたＰＩＤ制御ではパルス信
号に基づく制御を行っているので、モータが１回転する
間に発生するパルス数が多いエンコーダを用いるほど正
確な速度制御ができるが、ＣＰＵが１回のＰＩＤ制御に
必要な処理時間はある程度決まっているので、この処理
時間よりも短い時間間隔でエンコーダからパルスが発生
しても各パルス信号ごとにＰＩＤ制御をかけることはで
きない。ＰＩＤ制御は、モータの実回転速度とモータを
回転させたい目標回転速度とに基づき、比例項、積分
項、微分項の各項を演算し、演算結果のそれぞれに各項
ごとのフィードバックゲインを掛けてから足し合わせ
て、モータを目標回転速度で回転させるためにモータに
印加すべき電圧を求めるものである。

【０００４】特開昭６３−６９４７６号公報には、拡大
複写のようなモータの低速時にも正確な速度制御が行え
るようにモータの１回転で発生するパルス数が多いエン
コーダを用い、縮小複写のような高速時にはエンコーダ
からのパルス信号を所定の分周数で分周し、分周後のパ
ルスの間隔が１回の速度制御に必要なＣＰＵの処理時間
よりも長くなるようにしてやはり正確な速度制御を行う
ようにした複写機が記載されており、そのために複写倍
率ごとにエンコーダからのパルス信号の分周数を別々に
設定している。

【０００５】ところが、特開昭６３−６９４７６号公報
に記載された発明では、各複写倍率ごとに予め定められ
たモータの回転速度に対してエンコーダから得られるパ
ルス信号を分周する分周数を設定しているために、モー
タの回転速度が遅い加減速中では、エンコーダからのパ
ルス信号の周波数が低いので、ＰＩＤ制御の回数が少な
くなり正確な速度制御ができないという問題がある。

【０００６】そこで、本発明者らは本願と同日付で、モ
ータの加減速時のような低速時にも正確な速度制御が行
えるような数のパルスを、モータの１回転で発生するエ
ンコーダを用い、モータの加減速中のエンコーダからの
パルス信号を所定の分周数で分周し、分周後のパルスの
間隔が１回の速度制御に必要なＣＰＵの処理時間よりも
長くなるようにして、より正確な速度制御を行うように
したモータの速度制御回路に関して出願した。

【０００７】

【発明が解決しようとする課題】ところで、エンコーダ
からのパルス信号によりモータの回転速度を求める方法
としては、たとえば１０ＭＨｚのクロックパルスを用意
し、エンコーダからのパルス信号の１周期中にこのクロ
ックパルスが何パルス発生したかをカウントする方法が
ある。しかし、上記同日出願の速度制御法のようにエン
コーダからのパルス信号を分周して速度制御に用いる場
合には、分周後のパルス信号の１周期中に１０ＭＨｚの
クロックパルスが何パルス発生したかをカウントするこ
とになるため、たとえば２分周時のカウント数は、分周
する前のカウント数の約２倍となる。このため、このカ
ウント数を単純にＰＩＤ制御の演算に用いると、演算結
果が異なってしまい、正確な速度制御ができない。

【０００８】本発明は上記の点にかんがみてなされたも
ので、モータの加減速中、一定速中にかかわらず、エン
コーダからのパルス信号を分周して用いる場合であって
も速度制御を正確に行うことを目的とする。

【０００９】

【課題を解決するための手段】本発明は上記の目的を達
成するために、露光方式の光学走査系を備えた画像形成
装置において、光学走査系を駆動するモータの回転速度
を検出するエンコーダと、モータの回転後の経過時間に
応じて段階的にモータの目標回転速度を定めた目標速度
テーブルと、モータの回転後の経過時間に応じて段階的
にエンコーダからのパルス信号を分周する分周数を定め
た分周数テーブルと、その分周数テーブルの分周数に応
じて段階的にＰＩＤ制御用のフィードバックゲインを定
めたＰＩＤゲインテーブルと、エンコーダからのパルス
信号を段階的にモータの回転後の経過時間に応じて分周
数テーブルの分周数に基づいて分周する分周手段と、同
じ段階的経過時間に対する分周手段からの分周結果と目
標速度テーブルの目標速度とに基づいて分周数に対する
ＰＩＤゲインテーブルのフィードバックゲインでＰＩＤ
制御の演算を行う演算手段とを備え、演算手段の演算結
果に基づいてモータの回転速度を制御するようにしたこ
とを特徴とする画像形成装置の光学走査系駆動用モータ
の速度制御回路。

【００１０】

【作用】本発明は以上の構成によって、モータの回転後
の経過時間に応じた分周数テーブルの分周数に基づい
て、分周手段がエンコーダからのパルス信号を分周し、
この分周結果とモータの回転後の経過時間に応じた目標
速度テーブルの目標速度とに基づいて、演算手段が、分
周数テーブルの分周数に応じたＰＩＤゲインテーブルの
ＰＩＤゲインでＰＩＤ制御の演算を行い、この演算結果
に基づいてモータの回転速度を制御する。

【００１１】

【実施例】以下本発明を図面に基づいて説明する。

【００１２】図１１は本発明によるモータの速度制御回
路を適用する複写機の概略構成を示している。

【００１３】複写機本体の上面に設けられた操作盤１０
０上の電源ボタンをオンした後、操作盤１００上の複写
開始キーで複写を開始すると、原稿台１上に載置された
原稿２１は、往復動される光学走査系Ａの照明ランプ２
で往動時に照射され、原稿２１からの反射光２０（一点
鎖線で示す）はやはり光学走査系Ａを構成する第１ミラ
ー３と固定の第２ミラー４および第３ミラー５で反射
し、レンズ６を通り第４ミラー７で反射されて感光体ド
ラム８上に投射され、ドラム８上に原稿２１の静電潜像
を形成する。一方、複写紙１２が給紙カセット１１から
二点鎖線で示す経路を通って転写位置に搬送される。

【００１４】ドラム８の周辺には、ドラム８の表面に設
けられた感光体を一様に帯電させるための帯電電極９
と、感光体上に形成された静電潜像を現像して可視像
（トナー像）とするための現像装置１０と、この可視像
を複写紙Ｐに転写するための転写電極１３と、可視像が
転写された複写紙Ｐをドラム８から分離するための分離
電極１４と、感光体上に残留する電荷を除電するための
除電電極１５と、除電後感光体上に残留するトナーを除
去するためのクリーニング装置１６とがそれぞれ配列さ
れている。

【００１５】感光体上に形成された静電潜像は、複写紙
１２上に転写電極１３により転写され、転写後分離電極
１４によりドラム８から分離された複写紙１２は搬送ロ
ーラ１７により二点鎖線で示す経路を通って定着装置１
８に搬送され、そこで複写紙１２上のトナーが熱溶融さ
れて複写紙１２に定着され、排紙皿１９に排出される。

【００１６】本実施例は、本発明によるモータの速度制
御回路を図１１に示した光学走査系駆動用のモータに適
用したものである。

【００１７】図１に本発明によるモータの速度制御回路
のブロック線図を示す。

【００１８】１００は図１１にも図示した複写機の操作
盤であり、操作盤１００上の複写開始キーが押されたと
きに複写機制御部１０１に対して複写開始の指示を行
う。複写機制御部１０１は複写処理中において図１１に
示した光学走査系Ａを駆動するときに所定のタイミング
でＣＰＵ１０２に対してスタート信号を出力する。

【００１９】１０３はＣＰＵ１０２からのＰＷＭ（パル
ス幅変調）信号を所定のレベルに増幅するためのアンプ
であり、増幅したＰＷＭ信号をモータ１０４に対して出
力することによって、図９に示した光学走査系Ａを駆動
するためのモータ１０４が回転する。モータ１０４の回
転速度の制御はこのＰＷＭ信号のパルス幅を変化させる
ことによって行われ、この速度制御のためのプログラム
と、モータ１０４の回転後の経過時間に対応した目標速
度を格納した目標速度テーブルと、目標速度に対応して
エンコーダ１０５からのパルス信号を分周するための分
周数を格納した分周数テーブルと、分周数に対応したＰ
ＩＤ制御のゲインを格納したＰＩＤゲインテーブルとが
メモリ１１２に格納されており、ＣＰＵ１０２によって
メモリ１１２に格納されたプログラムが実行される。

【００２０】１０５はモータ１０４の回転を光学的に検
出し、回転速度に対応したパルス信号を出力するエンコ
ーダであり、カウンタ１１１はこのエンコーダ１０５か
らのパルス信号のパルス数をカウントし、カウント数を
比較器１１０に出力する。比較器１１０は、カウンタ１
１１から入力されたカウント数とＣＰＵ１０２から入力
された分周数とを比較し、両者が一致したときに一致信
号を出力する。比較器１１０からの一致信号は、カウン
タ１１１とカウンタ１０７のカウント数をゼロクリアす
るとともにラッチ回路１０６に対してカウンタ１０７か
らのカウント数の保持を指示する。一致信号はＣＰＵ１
０２にも入力される。分周器１０９は比較器１１０とカ
ウンタ１１１とから成る。

【００２１】１０８はクロック発生器であり、１０ＭＨ
ｚの周波数のクロックパルスを発生する。カウンタ１０
７はクロック発生器１０８からのクロックパルスのパル
ス数をカウントし、そのカウント数をラッチ回路１０６
に出力する。また、ラッチ回路１０６は比較器１１０か
らの一致信号を受信した時点でそのときのカウント数を
保持しＣＰＵ１０２に対して出力する。

【００２２】本実施例では、比較器１１０から一致信号
が出力されてから次の一致信号が出力されるまでの時間
内に、クロック発生器１０８からのクロックパルスが何
パルス出力されたかをカウントし、このカウント数をモ
ータ１０４の実回転速度として用いている。

【００２３】ここで、図７には分周数が１（１分周）の
ケースについて、図８には分周数が２（２分周）のケー
スについて横軸を時間軸として、（ａ）エンコーダ１０
５からのパルス信号と、（ｂ）比較器１１０からの一致
信号と、（ｃ）クロック発生器１０８からのクロックパ
ルスと、（ｄ）ラッチ回路１０６からのクロックカウン
ト数とを示す。

【００２４】次に、図２、図３、図４、図５、図６のフ
ローチャートを用いてＣＰＵ１０２による速度制御の処
理を説明する。

【００２５】ＣＰＵ１０２による速度制御の処理は、図
２に示したメイン処理と、図３、図４、図５に示したタ
イマ割込み処理と、図６に示したエンコーダ割込み処理
とから成り、メイン処理実行中に、常時２０ｍＳ間隔で
タイマ割込み処理の割込みがかかり、分周器１０９内の
比較器１１０からの一致信号を受信する度にエンコーダ
割込み処理の割込みがかかる。タイマ割込み処理とエン
コーダ割込み処理とは互いに排他であり、一方の割込み
処理の実行中には他方の割込み処理が割込むことができ
ないようにしてある。

【００２６】ここで、本発明による速度制御の概要を説
明する。

【００２７】図９は、１コピー動作中の往動時における
光学走査系駆動用モータ１０４の回転速度の変化を示
す。

【００２８】モータ１０４は始動後区間Ｂで加速され、
所定速度ｖ₁ に達した後その速度を維持し、この区間Ｃ
において光学走査系Ａによる原稿露光を行う。その後、
モータ１０４は区間Ｄで減速される。本発明の速度制御
は、一例として区間Ｂではタイマ割込み処理が２０回実
行され、区間Ｃではタイマ割込み処理が３００回実行さ
れ、区間Ｄではタイマ割込み処理が２０回実行される。

【００２９】本実施例ではモータ１０４の速度制御をＰ
ＩＤ制御で行っており、モータ１０４の回転後の経過時
間を一定の時間間隔に区切り、各時間間隔に対応した目
標速度（比較器１１０から一致信号が出力されてから次
の一致信号が出力されるまでの時間内に、クロック発生
器１０８から出力されるべきクロックパルスの目標カウ
ント数）をそれぞれ用意しておき、この時間間隔に対応
したエンコーダ１０５からのパルス信号を分周するため
の分周数をそれぞれ用意し、さらに、各分周数に対応し
たＰＩＤ制御の異なるゲインをそれぞれ用意し、これら
をそれぞれ目標速度テーブル、分周数テーブル、ＰＩＤ
ゲインテーブルとしてメモリ１１２に格納しておき、モ
ータ１０４の回転につれて順次読み出す。後掲の表１、
表２、表３はこれらのテーブルに格納された値の一例で
ある。

【００３０】図１０には、（ａ）エンコーダ１０５から
のパルス信号と、（ｂ）エンコーダ割込み処理の実行タ
イミングと、（ｃ）タイマ割込み処理の実行タイミング
と、（ｄ）メイン処理の実行タイミングとの関係を示
す。

【００３１】（ｂ）、（ｃ）、（ｄ）ではそれぞれの実
線部分で各処理を実行していることを示す。本実施例で
は、（ｃ）のタイマ割込み処理で、メモリ１１２の目標
速度テーブルと分周数テーブルとから、何回目のタイマ
割込み処理であるかを表すタイマ割込み回数に基づいて
目標速度と分周数とを読み出し、（ｃ）のタイマ割込み
処理で、分周器１０９に対する分周数の変更を行うとと
もに、メモリ１１２のＰＩＤゲインテーブルから、その
時の分周数に基づいてＰＩＤゲインを読み出してＰＩＤ
制御の演算を行い、アンプ１０３に対するＰＷＭ信号を
出力する。

【００３２】表１と表２の目標速度と分周数はタイマ割
込み回数に対応づけた値が格納されており、表３のＰＩ
Ｄ制御の各ゲインは分周数に対応づけた値が格納されて
いる。たとえば、図１０に示したタイマ割込み回数が１
のとき実行されるタイマ割込み処理ＴＷ２においては目
標速度の５００パルスと分周数の１を、目標速度テーブ
ルと分周数テーブルから読み出してくる。また、分周数
が１であるエンコーダ割込み処理ＥＷ１においては、Ｐ
ゲインとして２、Ｉゲインとして２、Ｄゲインとして２
をＰＩＤゲインテーブルから読み出してくる。

【００３３】

【表１】

【００３４】

【表２】

【００３５】

【表３】 こうしてモータ１０４の回転速度が増すにつれ、各テー
ブルから各値を読み出してきて順次速度制御をしてい
く。

【００３６】以下に本発明の速度制御処理の内容を各処
理ごとに説明する。 （１）メイン処理 まず、図２を用いてメイン処理を説明する。

【００３７】ＣＰＵ１０２は、図１に示した複写機制御
部１０１からのスタート信号を受信するとメイン処理を
開始し、まず初期設定が行われる（Ｓ−１）。次に、所
定時間経過後に複写機制御部１０１から送信されるモー
タスタート動作の指示を待ち（Ｓ−２）、モータスター
ト動作の指示がきたならばスタートフラグを１にし（Ｓ
ー３）、エンコーダ割込み処理の割込みを許可し（Ｓ−
４）、モータ１０４の加速を行う。

【００３８】その後は、後述するタイマ割込み処理とエ
ンコーダ割込み処理とによってモータの速度制御を行
う。モータが次第に加速され、一定速度ｖ₁ に達して露
光走査が行われ、原稿サイズによって決められた所定時
間経過後に複写機制御部１０１はモータストップ動作の
指示を行う。メイン処理ではこのモータストップ動作の
指示を待ち（Ｓ−５）、モータストップ動作の指示がき
たならばストップフラグを１にし（Ｓ−６）、タイマ割
込み処理とエンコーダ割込み処理によるモータ１０４の
減速制御を行う。

【００３９】エンコーダ１０５からの出力によりモータ
１０４が停止したことがわかり（Ｓ−７）、モータ１０
４が停止したならばエンコーダ割込み処理の割込みを禁
止し（Ｓ−８）、メイン処理を終了する。 （２）タイマ割込み処理 次に図３、図４、図５を用いてタイマ割込み処理を説明
する。

【００４０】タイマ割込み処理は、図２に示したメイン
処理が実行されると常時２０ｍｓｅｃ間隔で割込んで実
行される。

【００４１】図２のステップ（Ｓ−３）でスタートフラ
グに１が立つ以前においては、タイマ割込みごとにステ
ップ（Ｐ−１）でタイマ割込み回数をインクリメントし
ていき、ステップ（Ｐ−２）で「否（Ｎｏ）」に進み、
ステップ（Ｐ−７）で「否（Ｎｏ）」に進み、さらにス
テップ（Ｐ−８）で「否（Ｎｏ）」に進んでタイマ割込
み処理は終了となる。スタートフラグに１が立つ以前の
タイマ割込み回数は、どこにおいても参照されることは
なく、ステップ（Ｐ−１）においてインクリメントされ
るタイマ割込み回数は、スタートフラグに１が立ち（Ｐ
−２）タイマ割込み回数がゼロクリアされた後から意味
を持っており、カウントされる。

【００４２】図２のステップ（Ｓ−３）でスタートフラ
グに１が立った後（図１０のＴＷ１の処理）では、ステ
ップ（Ｐ−１）でタイマ割込み回数をインクリメントし
た後に、ステップ（Ｐ−２）で「正（Ｙｅｓ）」に進
み、タイマ割込み回数をゼロクリアするとともにスター
トフラグを０にする（Ｐ−３）。その後、真分周数とい
う名前の変数の値を１にし（Ｐ−４）、この真分周数の
値を図１に示した分周器１０９内の比較器１１０に出力
し（Ｐ−５）エンコーダ１０５からのパルス信号を１分
周（つまり分周なし）で処理する。次に加減速フラグに
１を立てて（Ｐ−６）、現在、モータが加減速中である
ことを表すようにする。

【００４３】次のステップ（Ｐ−９）では、今回のタイ
マ割込み処理の直前にエンコーダ割込み処理が実行され
たか否かを表すエンコーダフラグをみる。今回のタイマ
割込み処理はメイン処理でスタートフラグを１にした直
後の処理であるためにエンコーダ割込みはまだ実行され
ていないのでエンコーダフラグは０であり、ステップ
（Ｐ−１０）へと進む。

【００４４】ステップ（Ｐ−１０）では、今回のタイマ
割込み処理の直前にタイマ割込み処理が実行されたか否
かを表すタイマフラグをみる。今回のタイマ割込み処理
はメイン処理でスタートフラグを１にした直後の処理で
あるために先に実行されたタイマ割込み処理はなくタイ
マフラグは０であり、図４に示したステップ（Ｐ−２
１）へと進む。ステップ（Ｐ−２１）では、ＣＰＵ１０
２はメモリ１１２からタイマ割込み回数０に対応するモ
ータ回転目標速度（ここでは５００パルス）を読み出
し、仮目標速度という名前の変数に代入する。次のステ
ップ（Ｐ−２２）ではメモリ１１２からタイマ割込み回
数０に対応する分周数（ここでは１分周）を読み出し、
仮分周数という名前の変数に代入する。

【００４５】次に図５に示したステップ（Ｐ−２３）に
進んで、仮分周数と真分周数とが等しいか否かをチェッ
クする。今回は、上述したように仮分周数、真分周数と
もに１であるのでステップ（Ｐ−２５）へと進み、モー
タ１０４の加減速が終了したか否かをチェックする。加
減速が終了したか否かは、図３のステップ（Ｐ−３）で
タイマ割込み回数をゼロクリアしてからタイマ割込み処
理が何回実行されたかで判断しており、たとえばタイマ
割込み処理が２０回実行された（図９に示した区間Ｂが
終了した）場合にモータの加速が終了したものとみな
す。今回はタイマ割込み回数が０のため（Ｐ−３で０に
している）「否（Ｎｏ）」に進み、エンコーダフラグを
０にする（Ｐ−２７）とともにタイマフラグに１を立て
て（Ｐ−２８）処理を終了する。

【００４６】次には、まだモータ１０４にＰＷＭ信号を
出力していないので、２０ｍｓｅｃ経過後に再度タイマ
割込み処理からの割込みがかかる（図１０のＴＷ２の処
理）。まず、図３に示したステップ（Ｐ−１）でタイマ
割込み回数をインクリメントした後にスタートフラグの
チェックを行い（Ｐ−２）、今回はスタートフラグが０
である（図１０のＴＷ１のＰ−３で０にしている）ので
ステップ（Ｐ−７）へと進む。ステップ（Ｐ−７）では
ストップフラグのチェックを行い、今回はストップフラ
グが０である（メイン処理のＳ−１で０にしている）の
でステップ（Ｐ−８）へと進む。

【００４７】ステップ（Ｐ−８）においては、今回のタ
イマ割込み処理では加減速フラグに１が立っている（図
１０のＴＷ１のＰ−６で１にしている）のでステップ
（Ｐ−９）へと進む。次のステップ（Ｐ−９）では、今
回のタイマ割込み処理の直前にエンコーダ割込み処理が
実行されたか否かを表すエンコーダフラグをみる。今回
のタイマ割込み処理はモータ１０４に回転の指示を与え
る（ＰＷＭ信号の出力）前の処理であるためにエンコー
ダ割込みはまだ実行されていないのでエンコーダフラグ
は０であり、ステップ（Ｐ−１０）へと進む。

【００４８】ステップ（Ｐ−１０）では、今回のタイマ
割込み処理の直前にタイマ割込み処理が実行されたか否
かを表すタイマフラグをみる。今回のタイマ割込み処理
では、前回のタイマ割込み処理でタイマフラグを１にし
てあるので、図４に示したステップ（Ｐ−１２）へと進
む。

【００４９】ステップ（Ｐ−１２）では分周数の変更が
行われたか否かを表す変更フラグをチェックする。今回
は分周数の変更が行われておらず変更フラグが０である
（メイン処理のＳ−１で０にしている）のでステップ
（Ｐ−１５）へと進み、前回のタイマ割込み処理でメモ
リ１１２から読み込んでおいた仮目標速度の値（５００
パルス）を、真目標速度という名前の変数に代入し、前
回のタイマ割込み処理でメモリ１１２から読み出してお
いた仮分周数の値（１分周）を、真分周数という名前の
変数に代入する（Ｐ−１６）。

【００５０】続いて真分周数の値（１分周）に基づいて
メモリ１１２からＰ制御（比例制御）用のゲイン（ここ
では２）を読み込んできて（Ｐ−１７）、このゲインと
真目標速度の値とを用いてＰ制御の演算を行い（Ｐ−１
８）、演算結果をＰＷＭ信号として図１に示したアンプ
１０３に出力する（Ｐ−１９）。本実施例では、原則と
してエンコーダ割込み処理においてＰＩＤ制御の演算と
ＰＷＭ信号の出力を行うものだが、例外的に、タイマ割
込み処理が実行終了した後にエンコーダ割込み処理が実
行されずにタイマ割込み処理が２度続いた場合には、２
度目のタイマ割込み処理においてＰＩＤ制御のうちのＰ
制御の演算だけを行ってＰＷＭ信号を出力するようにし
ている。タイマ割込み処理が実行終了した後にエンコー
ダ割込み処理が実行されずにタイマ割込み処理が２度続
くというのは、モータの回転速度が非常に遅い場合であ
るので、一刻も早くモータを回転させるように、Ｐ制御
のみを行うように処理を簡略化するとともにタイマ割込
み処理でＰＷＭ信号を出力するようにしている。

【００５１】その後、仮分周数の値を真分周数に代入す
るとともに仮目標速度の値を真目標速度に代入し（Ｐ−
２０）、以下、前回のタイマ割込み処理と同様の処理を
行った後にＴＷ２のタイマ割込み処理を終了する（Ｐ−
２１、Ｐ−２２、Ｐ−２３、Ｐ−２５、Ｐ−２７、Ｐ−
２８）。

【００５２】なお、図５に示したステップ（Ｐ−２３）
に進んだとき、仮分周数と真分周数とが等しくない場合
には、分周数が変更されたことを示すために変更フラグ
に１を立てて（Ｐ−２４）から、ステップ（Ｐ−２５）
へと進む。

【００５３】ステップ（Ｐ−２５）ではモータ１０４の
加速が終了したか否かをチェックする。そして、タイマ
割込み回数が２０である場合にはモータ１０４の加速が
終了（図９の区間Ｂが終了）したものとみなし、加減速
フラグを０にし（Ｐ−２６）、タイマフラグに１を立て
て（Ｐ−２８）、タイマ割込み処理を終了する。

【００５４】図９の区間Ｃでは、タイマ割込み処理はス
テップ（Ｐ−１、Ｐ−２、Ｐ−７、Ｐ−８）のみを行
う。また、図９の区間Ｄではモータ１０４の加速時と同
様に、タイマ割込み回数に基づいてメモリ１１２から目
標速度と分周数とＰＩＤゲインとを読み出してきてモー
タ１０４の減速処理を行う。

【００５５】図１０のＴＷ２のタイマ割込み処理のステ
ップ（Ｐ−１９）でＰＷＭ信号が出力されると、モータ
１０４が回転し始めて比較器１１０から図７（ｂ）に示
すような一致信号が出力されるようになる。この一致信
号の立ち上がりのタイミングで次に説明するエンコーダ
割込み処理の割込みがかかるようになる。 （３）エンコーダ割込み処理 以下、図６を用いてエンコーダ割込み処理を説明する。

【００５６】エンコーダ割込み処理では、まず、タイマ
割込み処理でメモリ１１２から読み出してきた分周数
が、今まで用いられていた分周数と比較して変更された
か否かをチェックするために変更フラグが１か否かをチ
ェックする（Ｆ−１）。もし変更フラグに１が立ってい
なければ、直前のタイマ割込み処理でメモリ１１２から
読み出しておいた仮目標速度の値を、真目標速度に代入
し（Ｆ−４）、直前のタイマ割込み処理でメモリ１１２
から読み出しておいた仮分周数の値を、真分周数に代入
する（Ｆ−５）。

【００５７】もし、変更フラグに１が立っていれば、直
前のタイマ割込み処理でメモリ１１２から読み出してお
いた仮分周数の値を、図１に示した分周器１０９内の比
較器１１０に出力し（Ｆ−２）、変更フラグを０にする
（Ｆ−３）。

【００５８】続いて、ステップ（Ｆ−６）では、図１に
示したラッチ回路１０６に保持されているモータ１０４
の実回転速度を取得する。そして、真分周数の値に基づ
いてメモリ１１２からＰＩＤ（比例、積分、微分）制御
用のゲインを読み出し（Ｆ−７）、このゲインと真目標
速度の値とステップ（Ｆ−６）で取得した実回転速度と
を用いてＰＩＤ制御の演算を行い（Ｆ−８）、演算結果
をＰＷＭ信号として図１に示したアンプ１０３に出力す
る（Ｆ−９）。

【００５９】その後、仮分周数の値を真分周数に代入す
るとともに仮目標速度の値を真目標速度に代入し（Ｆ−
１０）、エンコーダフラグに１を立て、タイマフラグを
０にして（Ｆ−１１）エンコーダ割込み処理を終了す
る。

【００６０】エンコーダ割込み処理は図９に示した区間
Ｂ（加速中）、区間Ｃ（一定速中）、区間Ｄ（減速中）
のいずれであっても特に変わることがなく、タイマ割込
み処理で設定した変更フラグと、仮目標速度と、仮分周
数とに基づいてＰＩＤ制御の演算とＰＷＭ信号の出力と
を行う。

【００６１】以上説明したように、本実施例では、モー
タ１０４の加減速中にも、メモリ１１２に予め格納した
分周数でエンコーダ１０５からのパルス信号を分周して
おり（Ｐ−２２、Ｆ−２）、分周数を変更したときには
その分周数に適したＰＩＤゲインをメモリ１１２から読
み出してくることによって、より正確なＰＩＤ制御の演
算を行うことができる（Ｆ−７、Ｆ−８）。さらに、仮
目標速度と真目標速度とを設けて、分周数を変更する前
の目標速度と分周数を変更した後の目標速度とを記憶し
ておけるようにしたので、ラッチ回路１０６から実回転
速度を得たときと同じ分周数に基づいた目標速度を用い
てＰＩＤ制御の演算を行うことができる（Ｆ−１、Ｆ−
２、Ｆ−３、Ｆ−４、Ｆ−５、Ｆ−６、Ｆ−８）。さら
にまた、タイマ割込み処理が実行された後にエンコーダ
割込み処理が実行されないうちに再度タイマ割込み処理
の割込みがかかったときには、２回目のタイマ割込み処
理でＰ制御の演算を行ってＰＷＭ信号の出力をするよう
にしたのでモータが低速で回転しているときでも適切な
速度制御ができる（Ｐ−９、Ｐ−１０、Ｐ−１８、Ｐ−
１９）。

【００６２】

【発明の効果】以上説明したように、本発明によれば、
エンコーダパルスを分周して用いる場合に分周数ごとに
ＰＩＤ制御のフィードバックゲインを変え、このフィー
ドバックゲインを用いてＰＩＤ制御の演算を行い、この
演算結果に基づいてモータの回転速度を制御するように
したので、モータを始動するときや停止させるときのよ
うな加減速回転中であっても、また、たとえば複写機の
光学走査系駆動用のモータの場合、原稿の露光中のよう
な一定速回転中であっても正確な速度制御をすることが
できる。

【図面の簡単な説明】

【図１】本発明によるモータの速度制御回路のブロック
線図である。

【図２】本発明におけるメイン処理のフローチャートで
ある。

【図３】本発明におけるタイマ割込み処理のフローチャ
ートの一部である。

【図４】図３に示したタイマ割込み処理のフローチャー
トに続く部分である。

【図５】図４に示したタイマ割込み処理のフローチャー
トに続く部分である。

【図６】本発明におけるエンコーダ割込み処理のフロー
チャートである。

【図７】分周数が１（１分周）のケースについて、エン
コーダ１０５からのパルス信号と、比較器１１０からの
一致信号と、クロック発生器１０８からのクロックパル
スと、ラッチ回路１０６からのクロックカウント数との
関係を示す。

【図８】分周数が２（２分周）のケースについて、エン
コーダ１０５からのパルス信号と、比較器１１０からの
一致信号と、クロック発生器１０８からのクロックパル
スと、ラッチ回路１０６からのクロックカウント数との
関係を示す。

【図９】１コピー動作中の往動時のモータ１０４の回転
速度の変化を示す。

【図１０】（ａ）エンコーダ１０５からのパルス信号
と、（ｂ）エンコーダ割込み処理の実行タイミングと、
（ｃ）タイマ割込み処理の実行タイミングと、（ｄ）メ
イン処理の実行タイミングとの関係を示す。

【図１１】本発明によるモータの速度制御回路を適用す
る複写機の概略構成図である。

【符号の説明】

１００ 操作盤 １０１ 複写機制御部 １０２ ＣＰＵ １０３ アンプ １０４ モータ １０５ エンコーダ １０６ ラッチ回路 １０７ カウンタ １０８ クロック発生器 １０９ 分周器 １１０ 比較器 １１１ カウンタ １１２ メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 露光方式の光学走査系を備えた画像形成
   装置において、 前記光学走査系を駆動するモータの回転速度を検出する
   エンコーダと、 モータの回転後の経過時間に応じて段階的にモータの目
   標回転速度を定めた目標速度テーブルと、 モータの回転後の経過時間に応じて段階的に前記エンコ
   ーダからのパルス信号を分周する分周数を定めた分周数
   テーブルと、 該分周数テーブルの分周数に応じて段階的にＰＩＤ制御
   用のフィードバックゲインを定めたＰＩＤゲインテーブ
   ルと、 前記エンコーダからのパルス信号を段階的にモータの回
   転後の経過時間に応じて前記分周数テーブルの分周数に
   基づいて分周する分周手段と、 同じ段階的経過時間に対する前記分周手段からの分周結
   果と前記目標速度テーブルの目標速度とに基づいて前記
   分周数に対する前記ＰＩＤゲインテーブルのフィードバ
   ックゲインを用いてＰＩＤ制御の演算を行う演算手段と
   を備え、 前記演算手段の演算結果に基づいてモータの回転速度を
   制御するようにしたことを特徴とする画像形成装置の光
   学走査系駆動用モータの速度制御回路。