JPH06236950A - Processing method for lead frame - Google Patents
Processing method for lead frameInfo
- Publication number
- JPH06236950A JPH06236950A JP2453093A JP2453093A JPH06236950A JP H06236950 A JPH06236950 A JP H06236950A JP 2453093 A JP2453093 A JP 2453093A JP 2453093 A JP2453093 A JP 2453093A JP H06236950 A JPH06236950 A JP H06236950A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- semiconductor chip
- plating
- mold gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＩＣ（半導体集積回
路）やＬＳＩ（大規模集積回路）等の半導体装置に用い
られるリードフレームの加工方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for processing a lead frame used in a semiconductor device such as an IC (semiconductor integrated circuit) or an LSI (large scale integrated circuit).
【０００２】[0002]
【従来の技術】従来、リードフレームは、半導体チップ
搭載部に半導体チップが搭載され、半導体チップの各ボ
ンディングパッドと、半導体チップ搭載部の周辺に形成
されたリード部の基部とがそれぞれワイヤボンディング
により接続された後、半導体チップおよびリード部の基
部が樹脂によりモールディングされていた。2. Description of the Related Art Conventionally, in a lead frame, a semiconductor chip is mounted on a semiconductor chip mounting portion, and each bonding pad of the semiconductor chip and a base portion of a lead portion formed around the semiconductor chip mounting portion are individually bonded by wire bonding. After the connection, the semiconductor chip and the base of the lead were molded with resin.
【０００３】図３は上述したモールディングされた後の
従来のリードフレーム１の一部の構成例を示す平面図で
ある。図示せぬ半導体チップおよびリード部の基部がモ
ールディングされたモールドレジン部２の周辺には、リ
ード部３，３，・・・が形成されており、リード部３，
３，・・・の先端は、タイバー４，４，・・・によって
ともに接続されている。また、リードフレーム１の３つ
の隅部１a〜１cには、略同一形状の支持ステイ５〜７が
形成されているが、隅部１dは、樹脂モールドゲート部
と呼ばれ、モールディング時に、樹脂がこの樹脂モール
ドゲート部１dより裏面へ流れやすくするために、平面
形状のままか、あるいは他の隅部１a〜１cとは異なる形
状の孔が形成されている。なお、実際には、上述したリ
ードフレーム１が図中左右方向に連続的に形成されてい
る。FIG. 3 is a plan view showing a structural example of a part of the conventional lead frame 1 after being molded as described above. Lead parts 3, 3, ... Are formed around the semiconductor resin (not shown) and the molded resin part 2 in which the base parts of the lead parts are molded.
The ends of 3, ... Are connected together by tie bars 4, 4 ,. In addition, support stays 5 to 7 having substantially the same shape are formed at the three corners 1 a to 1 c of the lead frame 1, but the corner 1 d is called a resin mold gate portion and is used during molding. In order to make it easier for the resin to flow from the resin-molded gate portion 1 d to the back surface, holes having a shape which is different from that of the other corner portions 1 a to 1 c are formed. In addition, actually, the lead frame 1 described above is continuously formed in the left-right direction in the drawing.
【０００４】[0004]
【発明が解決しようとする課題】ところで、上述した従
来のリードフレーム１は、複数のリードフレーム１が連
続的に接続された状態で半田、スズ、あるいは貴金属等
の外装めっきを施した後、リード部３，３，・・・にめ
っき液の噴流を当てて高速めっきにより厚膜半田めっき
を施すが、この際、樹脂モールドゲート部１dが平面形
状であると、この樹脂モールドゲート部１dにおいてめ
っき析出が発生するため、その周辺部に位置するリード
部３，３，・・・においては、厚膜半田めっきすべき金
属の陽イオンが減少してしまう。これにより、樹脂モー
ルドゲート部１dの周辺部に位置するリード部３，３，
・・・における厚膜半田めっき析出量が減少してしま
う。すなわち、樹脂モールドゲート部１dの周辺部に位
置するリード部３，３，・・・においては、実装のため
の厚膜半田めっきの膜厚を均一にできない。By the way, the above-mentioned conventional lead frame 1 has a structure in which a plurality of lead frames 1 are continuously connected to each other, after the outer plating of solder, tin, or noble metal is applied, Thick film solder plating is performed by high-speed plating by applying a jet of a plating solution to the parts 3, 3, ... At this time, if the resin mold gate part 1 d has a planar shape, this resin mold gate part 1 d Since the plating precipitation occurs in the lead portions 3, 3, ..., Which are located in the peripheral portion, the cations of the metal to be plated with the thick film solder are reduced. As a result, the lead portions 3, 3, located in the peripheral portion of the resin mold gate portion 1 d
The amount of thick-film solder plating deposited in ... Decreases. That is, in the lead parts 3, 3, ... Located on the periphery of the resin mold gate part 1 d , the film thickness of the thick film solder plating for mounting cannot be made uniform.
【０００５】また、樹脂モールドゲート部１dは、他の
隅部１a〜１cとは異なる形状を有しているため、厚膜半
田めっきのための高速めっき時に、樹脂モールドゲート
部１dにめっき液の噴流が当たることによってめっき液
の乱流が発生し、樹脂モールドゲート部１dの周辺部に
位置するリード部３，３，・・・の厚膜半田めっきの析
出の状態が他の隅部１a〜１cの周辺部に位置するリード
部３，３，・・・と異なってしまう。[0005] The resin mold gate portion 1 d, since it has a different shape from the other corner portion 1 a to 1 c, at the time of high-speed plating for thick solder plating, resin mold gate portion 1 d The turbulent flow of the plating solution is generated by the jet flow of the plating solution on the surface of the resin mold gate section 1 d. of corners 1 a ~1 lead portions 3 and 3 which is located on the periphery of the c, becomes different and ....
【０００６】以上のことから、樹脂モールドゲート部１
dの周辺部に位置するリード部３，３，・・・に施され
る実装のための厚膜半田めっきの膜厚にばらつきが生じ
るという欠点があった。本発明は、このような背景の下
になされたもので、樹脂モールドゲート部の周辺部に位
置するリード部に施される半田めっきの膜厚を均一にす
ることができるリードフレームの加工方法を提供するこ
とを目的とする。From the above, the resin mold gate portion 1
lead portions 3 located on the periphery of the d, has a drawback that variations in the thickness of the thick film solder plating for mounting to be performed on ... occurs. The present invention has been made under such a background, and provides a method for processing a lead frame, which can make the film thickness of the solder plating applied to the lead portion located in the peripheral portion of the resin mold gate portion uniform. The purpose is to provide.
【０００７】[0007]
【課題を解決するための手段】請求項１記載の発明は、
半導体チップ搭載部の周辺の少なくとも１つの隅部に樹
脂モールドゲート部が形成されたリードフレームの、前
記半導体チップ搭載部に半導体チップをダイボンディン
グする第１の工程と、前記半導体チップの各ボンディン
グパッドと、前記半導体チップ搭載部の周辺に形成され
た複数のリード部の基部とをそれぞれワイヤーボンディ
ングする第２の工程と、前記半導体チップおよび前記複
数のリード部の基部を樹脂によりモールディングする第
３の工程と、余分なモールド材を落とす第４の工程と、
前記複数のリード部の基部をともに接続するダムを切断
する第５の工程と、前記複数のリード部の略中央をそれ
ぞれ折り曲げる第６の工程と、前記複数のリード部に所
定の膜厚のめっきを施す第７の工程とを有するリードフ
レームの加工方法において、前記第３の工程と前記第７
の工程との間に、前記樹脂モールドゲート部を所定の形
状に打ちぬく第８の工程を実施することを特徴としてい
る。The invention according to claim 1 is
A first step of die-bonding a semiconductor chip to the semiconductor chip mounting portion of a lead frame in which a resin mold gate portion is formed in at least one corner around the semiconductor chip mounting portion, and bonding pads of the semiconductor chip And a second step of wire-bonding the base portions of the plurality of lead portions formed around the semiconductor chip mounting portion, and a third step of molding the semiconductor chip and the base portions of the plurality of lead portions with resin. Process, and the fourth process of dropping excess molding material,
A fifth step of cutting a dam that connects the bases of the plurality of lead portions together, a sixth step of bending substantially the centers of the plurality of lead portions, and a plating of a predetermined film thickness on the plurality of lead portions. In the method for processing a lead frame, the method further comprises the step of:
An eighth step of punching the resin-molded gate portion into a predetermined shape is performed between the step and the step.
【０００８】請求項２記載の発明は、請求項１記載の発
明において、前記リードフレームの前記樹脂モールドゲ
ート部が形成された隅部を除く他の３つの隅部に略同一
形状の支持ステイが形成され、前記第８の工程におい
て、前記樹脂モールドゲート部を前記他の３つの隅部と
同一形状、あるいは近似する形状に打ちぬくことを特徴
としている。According to a second aspect of the present invention, in the first aspect of the invention, support stays of substantially the same shape are provided at three other corners of the lead frame except the corner where the resin mold gate is formed. It is characterized in that, in the eighth step, the resin molded gate portion is stamped into the same shape as or similar to the other three corner portions.
【０００９】[0009]
【作用】本発明によれば、第７の工程において、複数の
リード部に均一の膜厚のめっきが施される。According to the present invention, in the seventh step, the plurality of lead portions are plated with a uniform film thickness.
【００１０】[0010]
【実施例】以下、本発明の一実施例によるリードフレー
ムの加工方法について図１および図２を参照して説明す
る。まず、図１のステップＳＰ１では、図示せぬ半導体
チップ搭載部、図２に示すリード部３，３，・・および
図示せぬ隅部８a〜８cが打ちぬかれたリードフレーム８
の半導体チップ搭載部に半導体チップをダイボンディン
グした後、ステップＳＰ２へ進む。なお、この工程にお
いては、樹脂モールドゲート部８dは、図３に示すリー
ドフレーム１の樹脂モールドゲート部１dと同様、平面
形状のままである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of processing a lead frame according to an embodiment of the present invention will be described below with reference to FIGS. First, at step SP1 in FIG. 1, a semiconductor chip mounting portion (not shown), leads 3 and 3 shown in FIG. 2, the lead ... and not shown corners 8 a to 8 c is bran out frame 8
After the semiconductor chip is die-bonded to the semiconductor chip mounting portion of, the process proceeds to step SP2. In this step, the resin molded gate portion 8 d remains in the same planar shape as the resin molded gate portion 1 d of the lead frame 1 shown in FIG.
【００１１】ステップＳＰ２では、半導体チップの各ボ
ンディングパッドと、半導体チップ搭載部の周辺に形成
されたリード部３，３，・・の基部とをそれぞれワイヤ
ーボンディングにより接続した後、ステップＳＰ３へ進
む。ステップＳＰ３では、半導体チップおよびリード部
３，３，・・の基部を樹脂によりモールディングしてモ
ールドレジン部２を成形した後、ステップＳＰ４へ進
む。この際、樹脂モールドゲート部８dが平面形状のま
まである。樹脂は、この樹脂モールドゲート部８dより
入り、半導体チップ搭載部の周辺のリード部３，３，・
・・間などより裏面へ容易に流れる。In step SP2, each bonding pad of the semiconductor chip and the bases of the lead portions 3, 3, ... Formed around the semiconductor chip mounting portion are connected by wire bonding, respectively, and then the process proceeds to step SP3. In step SP3, the semiconductor chip and the bases of the lead portions 3, 3, ... Are molded with resin to mold the molded resin portion 2, and then the process proceeds to step SP4. At this time, the resin mold gate portion 8 d remains in the planar shape. The resin enters from the resin mold gate portion 8 d , and the lead portions 3, 3 ,.
..Easily flows to the back side from the gap.
【００１２】ステップＳＰ４では、余分なモールド材を
落とすレジンカッティングを行った後、ステップＳＰ５
へ進む。ステップＳＰ５では、リード部３，３，・・の
基部をともに接続するダム（図示略）を切断するダムバ
ーカッティングを行った後、ステップＳＰ６へ進む。ス
テップＳＰ６では、樹脂モールドゲート部８dを、図２
に示すような所定の略正方形状に打ちぬく樹脂モールド
ゲート部カッティングを行った後、ステップＳＰ７へ進
む。なお、他の図示せぬ隅部８a〜８cは、図３に示す隅
部１a〜１cとそれぞれ略同一形状に打ちぬかれている。In step SP4, resin cutting is performed to remove excess molding material, and then step SP5.
Go to. In step SP5, dam bar cutting is performed to cut a dam (not shown) that connects the bases of the lead portions 3, 3, ... Together, and then the operation proceeds to step SP6. In step SP6, the resin mold gate section 8 d, 2
After performing the resin mold gate portion cutting by punching into a predetermined substantially square shape as shown in, the process proceeds to step SP7. Incidentally, the corners 8 a to 8 c, not other illustrated is bran out a corner portion 1 a to 1 c and each substantially the same shape shown in FIG.
【００１３】ステップＳＰ７では、後述する外装めっき
工程およびセルフソルダーめっき工程においてリード部
３，３，・・等の各部に半田、スズ、あるいは貴金属等
のめっきをしやすくするために、ホーニング粒子が混入
された液体中に浸してリード部３，３，・・等の各部を
研磨するホーニングを行った後、ステップＳＰ８へ進
む。ステップＳＰ８では、リード部３，３，・・の略中
央を折り曲げるベンディングを行った後、ステップＳＰ
９へ進む。In step SP7, honing particles are mixed to facilitate plating of solder, tin, precious metal or the like on the lead parts 3, 3, ... In the exterior plating process and self-solder plating process described later. After honing is performed by immersing in the liquid thus prepared and polishing the respective parts such as the lead parts 3, 3, ..., Then, the operation proceeds to step SP8. In step SP8, bending is performed to bend the lead portions 3, 3 ,.
Proceed to 9.
【００１４】ステップＳＰ９では、リード部３，３，・
・全体に所定の膜厚の薄膜の外装めっきを施すために、
リード部３，３，・・の基部まで半田、スズ、あるいは
貴金属等のめっき液浴に浸す。この際、樹脂モールドゲ
ート部８dは、図２に示す形状を有しているので、この
樹脂モールドゲート部８dにおいてめっき析出が発生せ
ず、その周辺部においてもめっきすべき金属の陽イオン
が減少することはない。したがって、樹脂モールドゲー
ト部８dおよびその周辺部におけるめっき析出量は、図
示せぬ隅部８a〜８cおよびそれぞれの周辺部におけるめ
っき析出量にほぼ等しい。したがって、すべてのリード
部３，３，・・・に施されているめっきの膜厚は均一
（５〜１５μｍ）である。At step SP9, the lead portions 3, 3, ...
・ In order to coat the whole body with a thin film of a predetermined thickness,
Immerse the bases of the leads 3, 3, ... In a plating solution bath of solder, tin, or noble metal. At this time, since the resin mold gate portion 8 d has the shape shown in FIG. 2, plating precipitation does not occur in the resin mold gate portion 8 d , and the cation of the metal to be plated is also formed in the peripheral portion thereof. Will never decrease. Therefore, plating deposition amount in the resin mold gate portion 8 d and its peripheral portion is approximately equal to the plating deposition amount in the corner portion 8 a to 8 c and a respective peripheral portion (not shown). Therefore, the film thickness of the plating applied to all the lead portions 3, 3, ... Is uniform (5 to 15 μm).
【００１５】次に、ステップＳＰ１０では、半導体装置
を基板に実装する際に必要な半田を実装に必要な量だけ
あらかじめリード部３，３，・・の先端に厚膜めっきす
るセルフソルダーめっきを行うために、リード部３，
３，・・の先端に半田めっき液の噴流を当てる。この
際、樹脂モールドゲート部８dは、図２に示す形状を有
しているので、この樹脂モールドゲート部８dにおいて
めっき析出が発生せず、その周辺部に位置するリード部
３，３，・・・においてもめっきすべき半田の陽イオン
が減少することはない。したがって、樹脂モールドゲー
ト部８dの周辺部に位置するリード部３，３，・・・に
おけるめっき析出量は、図示せぬ隅部８a〜８cの周辺部
に位置するリード部３，３，・・・におけるめっき析出
量にほぼ等しい。 また、樹脂モールドゲート部８dに
めっき液の噴流が当たってもめっき液の乱流が発生しな
いため、樹脂モールドゲート部８dの周辺部に位置する
リード部３，３，・・・のめっきの析出の状態が他の隅
部８a〜８cの周辺部に位置するリード部３，３，・・・
と異なることはない。したがって、すべてのリード部
３，３，・・・に施されている厚膜半田めっきの膜厚は
均一（１５〜６０μｍ）である。Next, in step SP10, self-solder plating for thick-film plating is preliminarily performed on the tips of the lead portions 3, 3, ... In advance, in an amount required for mounting the semiconductor device on the substrate. For the lead part 3,
Apply a jet of solder plating solution to the tip of 3 ,. At this time, since the resin mold gate portion 8 d has the shape shown in FIG. 2, plating deposition does not occur in the resin mold gate portion 8 d , and the lead portions 3, 3, located in the peripheral portion thereof. Also, the cations of the solder to be plated do not decrease. Therefore, the amount of plating deposited on the lead portions 3, 3, ... Located on the periphery of the resin mold gate portion 8 d is the same as the lead portions 3, 3 located on the periphery of the corners 8 a to 8 c (not shown). It is almost equal to the plating deposition amount in. Further, since the turbulence of the plating solution be hit by the jet of plating solution in the resin mold gate portion 8 d is not generated, leads 3 and 3 positioned on the periphery of the resin mold gate section 8 d, · · · of the plating lead portions 3 and 3 the state of precipitation are located at the periphery of the other corner 8 a ~8 c, ···
Is no different. Therefore, the film thickness of the thick film solder plating applied to all the lead parts 3, 3, ... Is uniform (15 to 60 μm).
【００１６】次に、ステップＳＰ１１では、リード部
３，３，・・の先端を切断するリード先端カッティング
を行った後、ステップＳＰ１２へ進む。ステップＳＰ１
２では、各半導体装置を１つ１つ取り出すために、図示
せぬ隅部８a〜８cの図示せぬ支持ステイおよび樹脂モー
ルドゲート部８dを切断する個片カッティングを行った
後、ステップＳＰ１３へ進む。ステップＳＰ１３では、
取り出された個々の半導体装置の性能をチェックするテ
ストを行った後、全工程を終了する。Next, in step SP11, lead tip cutting for cutting the tips of the lead portions 3, 3, ... Is performed, and then the process proceeds to step SP12. Step SP1
In 2, the semiconductor devices in order to take out one by one, after singulation cutting for cutting the support stay and the resin mold gate portion 8 d (not shown) of the corner portion 8 a to 8 c, not shown, step Proceed to SP13. In step SP13,
After performing a test for checking the performance of each semiconductor device taken out, all steps are completed.
【００１７】以上、本発明の実施例を図面を参照して詳
述してきたが、具体的な構成はこの実施例に限られるも
のではなく、本発明の要旨を逸脱しない範囲の設計の変
更等があっても本発明に含まれる。たとえば、上述した
一実施例においては、ステップＳＰ６の樹脂モールドゲ
ート部カッティング工程において、樹脂モールドゲート
部８dを図２に示す形状に打ちぬいた例を示したが、こ
れに限定されず、たとえば、リード部３，３，・・とリ
ードフレーム８の周辺部とを電気的に接続するためにス
テイ部を残して打ちぬいたり、図３に示す隅部１a〜１c
と同一形状、あるいは近似した形状に打ちぬいてもよ
い。The embodiment of the present invention has been described in detail above with reference to the drawings. However, the specific structure is not limited to this embodiment, and changes in design within the scope not departing from the gist of the present invention. Even so, it is included in the present invention. For example, in one embodiment described above, the resin mold gate portion cutting step of the step SP6, an example is shown in which punched a resin mold gate portion 8 d into the shape shown in FIG. 2 is not limited to this, for example, , leads 3,3, ... and or punched leaving the stay portion for electrically connecting the peripheral portion of the lead frame 8, corners 1 a to 1 c shown in FIG. 3
It may be punched out into the same shape as or a similar shape.
【００１８】また、上述した一実施例においては、樹脂
モールドゲート部カッティング工程は、ステップＳＰ５
のダムバーカッティング工程の後に行う例を示したが、
これに限定されず、ステップＳＰ４のレジンカッティン
グ工程の後からステップＳＰ９の外装めっき工程の前ま
での間であれば、いつ行ってもよい。さらに、樹脂モー
ルドゲート部カッティング工程において用いる金型とし
ては、ステップＳＰ４のレジンカッティング工程、ステ
ップＳＰ５のダムバーカッティング工程、あるいはステ
ップＳＰ８のベンディング工程においてそれぞれ用いら
れる金型と共通化を計ったり、組み合わせたりしてもよ
い。Further, in the above-mentioned embodiment, the resin mold gate portion cutting step is performed in step SP5.
I showed an example of doing after the dam bar cutting process of
The invention is not limited to this, and may be performed at any time after the resin cutting step of step SP4 and before the exterior plating step of step SP9. Further, as a mold used in the resin mold gate part cutting process, the mold used in the resin cutting process of step SP4, the dam bar cutting process of step SP5, or the bending process of step SP8 is commonly used or combined. You may.
【００１９】[0019]
【発明の効果】以上説明したように、本発明によれば、
樹脂モールドゲート部の周辺部に位置するリード部に施
されるめっきの膜厚を均一にすることができるという効
果がある。As described above, according to the present invention,
There is an effect that the film thickness of the plating applied to the lead portion located in the peripheral portion of the resin mold gate portion can be made uniform.
【図１】 本発明の一実施例によるリードフレームの加
工方法を表す工程図である。FIG. 1 is a process drawing showing a method of processing a lead frame according to an embodiment of the present invention.
【図２】 本発明の一実施例によるリードフレームの加
工方法によって加工されたリードフレーム８の樹脂モー
ルドゲート部８dの構成の一例を示す平面図である。FIG. 2 is a plan view showing an example of the configuration of a resin mold gate portion 8 d of the lead frame 8 processed by the lead frame processing method according to the embodiment of the present invention.
【図３】 従来のリードフレーム１の一部の構成例を示
す平面図である。FIG. 3 is a plan view showing a configuration example of a part of a conventional lead frame 1.
１，８……リードフレーム、１a〜１c……隅部、１d，
８d……樹脂モールドゲート部、２……モールドレジン
部、３，３，・・・……リード部、４，４，・・・……
タイバー、５〜７……支持ステイ。1,8 ...... lead frame, 1 a ~1 c ...... corners, 1 d,
8 d ...... Resin mold gate part, 2 ...... mold resin part, 3, 3, ... ...... Lead part, 4, 4, ...
Tie bar, 5-7 ... Support stay.
Claims (2)
１つの隅部に樹脂モールドゲート部が形成されたリード
フレームの、前記半導体チップ搭載部に半導体チップを
ダイボンディングする第１の工程と、前記半導体チップ
の各ボンディングパッドと、前記半導体チップ搭載部の
周辺に形成された複数のリード部の基部とをそれぞれワ
イヤーボンディングする第２の工程と、前記半導体チッ
プおよび前記複数のリード部の基部を樹脂によりモール
ディングする第３の工程と、余分なモールド材を落とす
第４の工程と、前記複数のリード部の基部をともに接続
するダムを切断する第５の工程と、前記複数のリード部
の略中央をそれぞれ折り曲げる第６の工程と、前記複数
のリード部に所定の膜厚のめっきを施す第７の工程とを
有するリードフレームの加工方法において、 前記第３の工程と前記第７の工程との間に、前記樹脂モ
ールドゲート部を所定の形状に打ちぬく第８の工程を実
施することを特徴とするリードフレームの加工方法。1. A first step of die bonding a semiconductor chip to the semiconductor chip mounting portion of a lead frame having a resin mold gate portion formed at least at one corner around the semiconductor chip mounting portion, and the semiconductor. A second step of wire-bonding each bonding pad of the chip and a base of a plurality of leads formed around the semiconductor chip mounting part, and a step of resin-bonding the semiconductor chip and the bases of the plurality of leads. A third step of molding, a fourth step of dropping excess molding material, a fifth step of cutting a dam connecting the bases of the plurality of lead portions together, and a substantially central portion of the plurality of lead portions. Lead flare including a sixth step of bending each and a seventh step of plating the plurality of lead portions with a predetermined film thickness In the method of processing a lead frame, an eighth step of punching the resin-molded gate portion into a predetermined shape is performed between the third step and the seventh step. Method.
ゲート部が形成された隅部を除く他の３つの隅部に略同
一形状の支持ステイが形成され、 前記第８の工程において、前記樹脂モールドゲート部を
前記他の３つの隅部と同一形状、あるいは近似する形状
に打ちぬくことを特徴とする請求項１記載のリードフレ
ームの加工方法。2. A support stay of substantially the same shape is formed in three other corners of the lead frame except for the corner where the resin mold gate is formed. In the eighth step, the resin mold gate is formed. 2. The method for processing a lead frame according to claim 1, wherein the part is stamped into the same shape as or similar to the other three corners.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5024530A JP2720743B2 (en) | 1993-02-12 | 1993-02-12 | Lead frame processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5024530A JP2720743B2 (en) | 1993-02-12 | 1993-02-12 | Lead frame processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236950A true JPH06236950A (en) | 1994-08-23 |
| JP2720743B2 JP2720743B2 (en) | 1998-03-04 |
Family
ID=12140715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5024530A Expired - Fee Related JP2720743B2 (en) | 1993-02-12 | 1993-02-12 | Lead frame processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720743B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204112A (en) * | 1995-01-30 | 1996-08-09 | Nec Corp | Manufacture of semiconductor device |
| JPH08213533A (en) * | 1995-02-01 | 1996-08-20 | Nec Corp | Manufacture of semiconductor device lead frame and semiconductor device |
| KR100325291B1 (en) * | 1999-03-22 | 2002-02-21 | 김영환 | structure for LEAD in stack type semiconductor-package and method of manufacture in stack type semiconductor-package use to this LEAD |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360049A (en) * | 1989-07-27 | 1991-03-15 | Fujitsu Ltd | Manufacture of integrated circuit device |
| JPH04171971A (en) * | 1990-11-06 | 1992-06-19 | Yamaha Corp | Working method of lead frame |
-
1993
- 1993-02-12 JP JP5024530A patent/JP2720743B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360049A (en) * | 1989-07-27 | 1991-03-15 | Fujitsu Ltd | Manufacture of integrated circuit device |
| JPH04171971A (en) * | 1990-11-06 | 1992-06-19 | Yamaha Corp | Working method of lead frame |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204112A (en) * | 1995-01-30 | 1996-08-09 | Nec Corp | Manufacture of semiconductor device |
| JPH08213533A (en) * | 1995-02-01 | 1996-08-20 | Nec Corp | Manufacture of semiconductor device lead frame and semiconductor device |
| KR100325291B1 (en) * | 1999-03-22 | 2002-02-21 | 김영환 | structure for LEAD in stack type semiconductor-package and method of manufacture in stack type semiconductor-package use to this LEAD |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2720743B2 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100680668B1 (en) | Semiconductor integrated circuit device | |
| JP3207738B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP3169919B2 (en) | Ball grid array type semiconductor device and method of manufacturing the same | |
| US6107690A (en) | Coated semiconductor die/leadframe assembly and method for coating the assembly | |
| US5882955A (en) | Leadframe for integrated circuit package and method of manufacturing the same | |
| JP3150926B2 (en) | Lead frame for integrated circuit package and method of manufacturing the same | |
| JPH07321280A (en) | Structure of lead frame for integrated circuit device | |
| US5994767A (en) | Leadframe for integrated circuit package and method of manufacturing the same | |
| JP2003133499A (en) | Lead frame, its manufacturing method, and method for manufacturing semiconductor device using the same | |
| JPH0394431A (en) | Manufacture of semiconductor device | |
| JP2720743B2 (en) | Lead frame processing method | |
| JP3683696B2 (en) | Manufacturing method of semiconductor device | |
| JPS5817646A (en) | Manufacture of semiconductor device | |
| JP4033969B2 (en) | Semiconductor package, manufacturing method thereof and wafer carrier | |
| JPS5854507B2 (en) | Lead frame manufacturing method | |
| US11018078B2 (en) | Method of producing electronic components, corresponding electronic component | |
| JPH0697353A (en) | Semiconductor device and manufacture thereof | |
| JPH06268153A (en) | Semiconductor device | |
| JPS62208651A (en) | Semiconductor package | |
| JPH06232326A (en) | Package for semiconductor device and its preparation | |
| JPH10270597A (en) | Bga semiconductor package and its manufacture | |
| JPS59208764A (en) | Semiconductor device | |
| JPH05102207A (en) | Lead frame | |
| JPH06310652A (en) | Manufacture of lead frame with resin tiebar | |
| JPH07176673A (en) | Lead frame and manufacture of semiconductor device employing lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971021 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |